数字电路逻辑设计数字竞赛抢答器
数字电路逻辑设计数字竞赛抢答器
数字电路逻辑设计数字竞赛抢答器数字电路逻辑设计数字竞赛抢答器是一种运用数字电路逻辑设计技术进行设计的一种设备，主要用于数字竞赛中抢答题目的工具。
抢答器是一种用于计分和判断答题先后顺序的设备，它可以快速而准确地确定哪一个选手先按下按钮进行抢答。
抢答器通常由两部分组成，即抢答按钮和显示屏。
当主持人提出问题后，选手可以按下按钮进行抢答，抢答器会通过显示屏显示哪一名选手先抢答成功。
在数字电路逻辑设计中，设计一个抢答器可以极大地增加抢答的公平性、效率和可靠性。
在数字电路逻辑设计过程中，首先需要确定需要使用的器件和电路图。
常用的器件包括电容、电阻、晶体管、门电路、计数器等。
通过组合不同的器件设计出适合抢答器的电路图，并进行仿真分析和实验验证。
在电路图设计的基础上，需要使用电路板进行布线和焊接，完成抢答器的硬件组装。
在抢答器的控制程序设计过程中，需要考虑到抢答器的各个功能模块及其之间的协作关系。
主要包括抢答计时器、选手编号显示及判断是否超时等功能。
程序控制的逻辑过程如下：首先，通过按下抢答按钮，触发抢答计时器开始计时；根据选手编号，显示选手编号；如果抢答成功，则通过闪烁信号或音乐提示方式告知主持人和其他选手，并计时结束；如果抢答超时，则根据超时者，显示超时选手的编号。
数字电路逻辑设计数字竞赛抢答器的性能稳定、操作简便、响应迅速、显示判断准确性高，非常适合用于各类比赛和考试中，如家庭智力大赛，校内校外比赛等。
随着数字电路逻辑设计技术的不断发展，抢答器将会更加多样化和精细化，为各类比赛活动提供更加智能、高效、创新的竞赛体验。
数字电路设计---四人抢答器
一、设计任务与要求1. 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。
2. 设置一个系统清除和抢答控制开关S，该开关由主持人控制。
3. 抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。
当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。
5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
6. 如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。
二、预习要求1．复习编码器、十进制加/减计数器的工作原理。
2．设计可预置时间的定时电路。
3．分析与设计时序控制电路。
4. 画出定时抢答器的整机逻辑电路图三、设计原理与参考电路1．数字抢答器总体方框图如图所示为总体方框图。
其工作原理为：接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置?quot;开始"状态，宣布"开始"抢答器工作。
定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
2．单元电路设计(1) 抢答器电路参考电路如图所示。
该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。
数字电路课程设计-抢答器课程设计课件
实际应用中的改进方案
改进方案
01
在调试过程中，应更加耐心细致，逐步排 查问题，提高解决问题的效率。
03
02
在设计过程中，应更加注重元件参数的选择 和匹配，以提高设计的准确性。
04
具体实施
在选择元件时，应仔细阅读元件手册，确 保参数符合设计要求。
05
06
在调试过程中，可以采用分步调试的方法 ，逐步排查问题，找到问题的根源。
调试步骤和方法
步骤三：功能测试 逐个测试抢答器的各个功能，如抢答、显示等。
检查是否存在逻辑错误或功能异常。
调试步骤和方法
方法：分块调试 将电路分成若干模块，分别进行调试，以确定问题所在。
使用示波器、逻辑分析仪等工具辅助调试。
测试方案和结果分析
方案一：正常情况下的功能测 试
按照使用说明书的操作步骤进 行测试。
阐述电路板布线的技巧和规范，包括 线宽、间距、转角等，以确保电路板 的可制造性和稳定性。
03
抢答器软件设计
控制逻辑设计
控制逻辑电路
采用逻辑门电路（如与门、或门、非门等）实现控制逻辑，确保抢答器在主持 人按下开始按钮后开始工作。
状态机设计
设计状态机来管理抢答器的不同工作状态，如等待状态、抢答状态、违规状态 等，以便根据不同状态执行相应的操作。
数字电路课程设计抢答器课程设计课件
目录
• 引言 • 抢答器电路设计 • 抢答器软件设计 • 调试与测试 • 总结与展望
01
引言
课程设计的目的和意义
01
02
03
实践应用
通过设计抢答器，学生可 以实际应用数字电路的知 识，加深对理论知识的理 解。
问题解决
设计过程中会遇到各种问 题，需要学生运用所学知 识进行解决，提高解决问 题的能力。
数字电路课程设计四路抢答器
数字电路课程设计——四路抢答器专业：班级：姓名：学号：组员：指导教师：一、二、 1、 2、三、 1、数字电子技术课设—— 四路抢答器设计题目四路竞赛抢答器设计目标掌握四路竞赛抢答器电路的设计、组装与调试方法。
熟悉数字集成电路的设计和使用方法。
设计任务抢答器参赛者分为 4 组， 每组序号分别为 1、2、3、4，按键 SB0~SB3 分别对应 4 个组， 抢答者按动本组按键， 组号立即在 LED 显示器上 显示，同时封锁其他组的按键信号。
系统设置外部清除键，按动清除键， LED 显示器自动清零灭灯。
抢答器具有数据锁存和显示的功能。
抢答开始后， 若有选手按动抢 答按钮， 该选手编号立即锁存， 并在抢答显示器上显示该编号 (LED 显示)， 同时扬声器给出音响提示， 封锁输入编码电路， 禁止其他 选手抢答。
抢答选手的编号一直保持到主持人将系统清零为止。
抢答器具有定时(30 秒)抢答的功能。
当主持人按下开始按钮后， 定时器开始计时，显示时间，若无人抢答，计时到 30 秒的时候， 扬声器发出声响， 声响持续 1 秒。
若参赛选手在 30 秒内有人抢答， 扬声器响，同时 LED 灯亮，并保持到主持人将系统清零为止。
可用 555 定时器和一定数值的电阻和电容产生频率为 1KHz 的脉冲， 作为触发器的 CLK 信号。
再经分频器输出秒脉冲作为定时器的 CLK 信号。
四 、 进度安排序号 内容 时间1 课题介绍 0.5 学时2 查找资料理论设计并仿真 2 学时3 安装、调试电路 2 学时4 技术指标测试 1 学时5 答辩 0.5 学时五 、 设计方案1 、 所需电路元器件：74LS74×2 555 定时器× 1 74LS160×54、5、2、 3、74LS20×174LS00×274LS04×12 、各芯片的引脚图及功能表74LS74 引脚图及其功能真值表555 定时器的引脚排列图74LS160 引脚图管脚图74LS160 的功能真值表74LS20 引脚图及其功能真值表74LS00 引脚图及其功能真值表74LS04 引脚图及其功能真值表六、各部分电路设计原理1 、判别电路：需要 74LS74 两个芯片， 74LS20,74LS00,74LS04 各一个，开关 5 个 K1,K2,K3,K4,K5， 1KHZ 的脉冲，指示灯等，按照总体设计电路图 (见七、总体电路分析设计四路及过程) 连接，首先使每个芯片都正常工作，在第一个 D 触发器中， 2 接 K1,12 接 K2， 5 和9 分别接指示灯， 6、8 接到四输入的非门上，第二个 D 触发器中，2 接 K3， 12 接 K4， 5 和 9 分别接指示灯， 6、8 也接到四输入的非门上，而两个 D 触发器中的 1 和 13 共四个口分别连在一起接开关K5，两个 D 触发器中 3 和 11 都连在一起，接出一根红线 L1，然后在将 74LS20 的输出端接在 74LS04 的输入端，其中的输出端接74LS00 输入一端，另一个输入端接 1KHZ 的脉冲，它的输出正好接在红线 L1 上，此时完成了抢答器。
数字式竞赛抢答器数电课程设计
摘要数字式竞赛抢答器是有抢答、提前抢答警报、倒计时、数码管显示等组成。
抢答的部分需要的时序频率高，整个系统需要一个时序提供，中间需要很多的逻辑门电路，还需要555定时器提供时序。
根据抢答器的功能，分成几部分进行模块化设计，更加容易调试和设计。
有抢答模块、时序模块、显示模块、倒计时模块。
在抢答的模块需要考虑竞争关系，还要有锁存抢答的组别，555定时器模块要搭配好电阻和电容，因为他们的比值决定了周期。
在设计电路时，首先是软件模拟mutisim并在软件上进行优化，以达到线路交叉最少，最后买零器件进行焊接工作，焊接完成后进行试验测试和修改。
这个抢答器还可以扩展其他高级功能。
目录●分析问题 (3)●查阅资料 (4)●模块设计 (9)●组合优化 (12)●软件模拟 (12)●器件选择 (13)●电路焊接 (13)●实验调试 (15)●实验总结 (16)分析问题：我们共同协商最终选择了抢答器方案。
根据抢答器的要求：1）设计制作一个可容纳四组参赛的数字式抢答器，每组设置一个抢答按钮供抢答时使用且电路具有第一抢答信号的鉴别和锁存功能。
2）在主持人将系统复位并发出抢答指令后，用数码管显示倒计时和第一抢答组别且该组别对应指示灯亮，同时电路的自锁功能使别的抢答开关不起作用。
3）对提前抢答和超时作答的组别鸣喇叭示警，并由组别电路显示出犯规组别。
扩展要求：设置对应的计分（含加分与扣分）电路。
首先是要有抢答功能，这里用非锁死的按键进行抢答，还涉及到了优先编码器，抢答之后要把抢到的组号锁存，这就用到了锁存器，然后通过led灯显示抢答到的组。
回答问题需要倒计时，用计数器设计倒计时，然后通过数码管显示。
这里需要时钟信号，选用555定时器产生方波信号为整个系统提供时序。
用蜂鸣器提示提前抢答和超时发言，并用数码管显示组别。
中间还需要大量的逻辑的运算，这里就一一的罗列，因为比较繁琐。
这就是大致的方案，接下来就是查资料，实现每个模块。
查阅资料查相关的芯片资料，方便后面的设计：74148：首先是在优先编码器电路中，允许同时输入两个以上编码信号。
数字逻辑电路课程设计——抢答器
西安邮电学院数字电路课程设计报告书——数字抢答器学院名称：电子工程学院学生姓名：专业名称：班级：实习时间：数字电路课程设计------------数字抢答器一、课程设计题目数字式抢答器二、设计任务和要求1．抢答器同时可供4路参赛选手同时抢答，分别用4个按钮S0~S3来控制。
2. 设置一个主持人开关，用来控制抢答的开始和结束。
3. 抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在数码管上显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
4. 抢答器具有定时抢答功能，且一次抢答的时间为10秒。
当主持人启动"开始"键后，定时器采用倒计时计数到0。
5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，绿灯亮，数码管上显示选手的编号和剩余抢答的时间，并保持到主持人将系统清除为止。
6. 如果定时时间已到（计数至0），有人抢答，则为超时抢答。
红灯亮，并在数码管管上显示该抢答选手。
7.如果主持人未启动“开始”键，有人抢答，为提前抢答。
显示其号码，此时红灯亮提示。
三、数字抢答器总体方案1. 接通电源后，主持人将开关拨到"高电平"状态，抢答器处于禁止状态，编号显示器显示为0,定时器显示为0。
此时, 若有人抢答, 为违规抢答数码管显示其编号,并红灯警告.定时器显示不变。
2.主持人将开关置于”开始”状态，宣布"开始"抢答，抢答器工作, 定时器倒计时, 选手在定时时间内抢答时，抢答器完成, 编号锁存, 编号显示, 绿灯亮表示抢答有效。
3.若在10秒内无人抢答，10秒后抢答器自动锁定，计数器停止计数，抢答无效。
如果再次抢答必须由主持人再次操作"开始"状态开关。
四、单元电路设计1.抢答器电路的设计 (即完成锁存和显示功能)（1）抢答, 锁存电路:在这一部分，最主要的是锁存电路，锁存电路主要由74LS75来实现,当74LS75的4，13号管角的信号为使能端，当为“0”时，它将保持原来的状态：74LS75的管脚图和真值表：7475功能表D0Q0D1Q3Vcc有一组队员按下开关后，Q1，Q2，Q3，Q4中有一个信号为0，则它们四个通过与门后的信号为0，接入E12和E34,7475实现锁存功能，保持状态不变。
数字电子课程设计 智力竞赛抢答器
电子课程设计报告题目：智力竞赛抢答器学生姓名专业学号指导教师日期一、完成课题的工作基础和实验条件【工作基础】LPS305直流稳压电源提供5V固定电压TFG2006V-6MHz信号发生器提供峰峰值1V、频率1Hz的方波【实验条件】各类CMOS器件器件列表如下：【4518】1个【4013】2个【4072】3片【4069】3片二、设计任务和要求【智力竞赛抢答器】电路简介：智力竞赛抢答器是为智力竞赛参赛选手答题时进行抢答而设计的一种优先判决电路。
参赛选手可以分为若干组，抢答时每组选手对主持人提出的问题要在最短的时间内作出判断，并按下抢答键回答问题。
竞赛规则：主持人宣布答题开始时，选手可以选择抢答或放弃，如果选手提前抢答视为犯规。
【设计要求】1、计时功能：主持按下启动键后，秒时钟计时开始。
2、正常抢答：在规定时间40s之内某选手按下抢答键时，显示席位号，表示正常抢答，秒时钟自动停止；3、放弃抢答：主持按下启动键后，秒时钟计时开始，40s还没有选手按下抢答键，表示放弃抢答，秒时钟自动停止；4、提前抢答：主持人未按下启动键时，某选手就按下抢答键，显示对应席位号，并发出响声，表示抢答犯规；5、封锁功能：当第一个选手按下抢答键后，电路将其他各组按键封锁，使其不起作用；6、复位功能：电路具有复位功能。
【主要技术性能指标】1、选手席位数量：4个主持人：1个2、席位指示灯显示：LED数码管，1个正常抢答时显示席位号（1～4），犯规抢答时显示席位号并发出响声提示。
3、抢答时间范围：0s～40s。
4、时间显示方式：LED数码管，两个。
5、复位方式：手动，按钮复位。
注：按钮可由开关代替。
三、电路基本原理该电路设计中共包括三部门主要电路：1、抢答器电路2、计时电路3、报警电路下面分别加以说明：【抢答器电路】主要功能：在规定时间40s之内某选手按下抢答键时，显示席位号，表示正常抢答【计时电路】主要功能：主持按下启动键后，秒时钟计时开始，40秒后停止【报警电路】主要功能：主持人未按下启动键时，某选手就按下抢答键，显示对应席位号，并发出响声，表示抢答犯规四、实验与调试【仿真完成后根据具体实验过程对电路图所作修改】1、连接显示选手席位号的译码器的四输入或门由于所发4072只有三片，器件不够，因而改成非门加与非门2、测试计时器功能时可适当加快信号发生器所提供的信号频率，以加快计时所用时间，方便观测【实验过程中注意事项】1、各部门主要电路分别测试，例如首先连接好计时电路并检测4518性能2、电路连接过程中注意不要带电改电路，切断电源后再插拔线路3、插拔芯片时须小心管脚，勿折断4、注意芯片接地与接电源端，切勿接反五、设计体会通过本次四路抢答器的电路设计，我对电子电路的设计过程有了更清楚的认识。
数字逻辑课程设计报告数字式竞赛抢答器
数字逻辑课程设计报告--数字式竞赛抢答器课程设计课程名称电子技术综合设计与实践题目名称数字式竞赛抢答器学生学院专业班级学号学生姓名指导教师2013年6 月14日广东工业大学课程设计任务书题目名称数字式竞赛抢答器学生学院专业班级姓名学号一、课程设计的内容数字式竞赛抢答器。
二、课程设计的要求与数据设计要求包括：1. 设计1个可容纳6组参赛队的数字式抢答器，每组设1个按钮，供抢答者使用；2. 当1个抢答者抢答后，其他抢答者的按钮不起作用；3. 设置1个主持人复位按键；4. 主持人复位后，开始抢答，由数码管显示其组别；5. 设置1个计分电路，每组开始预置10分，由主持人计分，答对1次计1分，打错1次扣1分。
6. 主持人复位开始抢答后，设置一个9s的倒计时显示。
若9s内有某组抢答，则计时器停止计时，显示当前计数值；若9s到时仍无人抢答，计时停止显示0s，此时不可抢答。
回复抢答需要主持人复位。
注：由于DE2板数码管数量有限，由于有6组的分值均需要显示，所以有一部分组别的分值可以用指示灯来模拟显示。
三、课程设计应完成的工作1. 利用各种电子器件设计数字式竞赛抢答器；2. 利用DE2板对所设计的电路进行验证；3. 总结电路设计结果，撰写课程设计报告。
四、课程设计进程安排五、应收集的资料及主要参考文献[1] 欧阳星明. 数字逻辑（第四版）[M]. 武汉：华中科技大学出版社, 2009.2: 194-195.[2] 陈永甫. 数字电路基础及快速识图[M]. 北京：人民邮电出版社, 2003.5: 275-279.[3] 张锁良. 数字电子技术基础[M]. 北京：北京邮电大学出版社, 2011.8: 329-334.[4] 荀殿栋等. 数字电路设计实用手册[M]. 北京：电子工业出版社, 2003.7: 105-107.发出任务书日期：2013 年 6 月 4 日指导教师签名：计划完成日期：2013 年6 月14 日基层教学单位责任人签章：主管院长签章：摘要数字式竞赛抢答器是由一个互锁电路构成的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路逻辑设计课程设计
设计名称数字竞赛抢答器
专业班级
学号
姓名
指导教师
太原理工大学现代科技学院
课程设计任务书
注：1.课程设计完成后，学生提交的归档文件应按照：封面—任务书—说明书—图纸的顺序进行装订上交（大张图纸不必装订）
2.可根据实际内容需要续表，但应保持原格式不变。
指导教师签名：日期：
专业班级 学号 姓名 成绩 1.1设计目的
有许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。
同时，还可以设置记分、犯规及奖惩记录功能。
(1). 了解抢答器的设计原理
(2). 掌握其外围电路的设计与主要性能参数测试方法 (3). 掌握抢答器的设计方法与电子线路系统的装调技术
1.2设计要求内容和步骤
1.2.1设计要求
设计竞赛抢答器，要求：
（1）设计制造一个可容纳六组参赛的数字式抢答器，每组设置一个抢答按钮供抢答者使用。
（2）电路具有第一抢答信号的鉴别和锁存功能。
（3）设置记分电路。
每组在开始预置成100分，抢答后由主持人记分，答对一次加10分，否则减10分。
（选做）
（4）设置犯规电路。
对提前抢答和超时抢答的组别鸣喇叭示警，并由组别电路显示出犯规组别。
（选做） 1.2.2设计步骤
1、根据选题要求，进行方案比较，画出系统框图，进行初步设计。
2、设计单元电路，计算参数，选择元器件。
3、画出系统电路原理图。
4、利用EWB 软件对原理图进行仿真，修改设计中的疏漏。
5、现场安装调试。
6、撰写课程设计说明书。
2.1 电路的基本功能要求及原理方框图 2.1.1基本功能要求
1：设计一个智力抢答器抢答器，能同时供6名选手或6个代表队比赛，他们的编号分别是1，2，3，4，5，6各用一个按纽，按纽编号与选手的编号相对应，分别用6个按钮S1-S6表示。
2: 给主持人设置一个系统清除和抢答开始的控制开关S 。
3：抢答器具有锁存与显示功能。
即抢答开始后，若选手按动按钮，锁存器立即锁存相应的选手编号，并在LED 数码管上显示选手的编号（1-6），同时扬声器发出声响提示。
选手抢答实行优先锁存，禁止其他选手抢答，优先抢答选手的编号一直保持到主持人将系统清除为止。
4：抢答器具有定时抢答功能，且一次抢答的时间为30秒，当主持人启动"开始"键后，定时器立刻倒计时，若30秒时间内有选手抢答，则显示器显示倒计时时间，并显示，保持到主持人将系统清除为止。
5：参赛选手在设定的时间内进行抢答有效，超过时间抢答无效，定时器停止工作，定时显示器显示00。
……………………………………装………………………………………订…………………………………………线………………………………………
6：计分电路，与抢答电路相互独立，每组在开始时预置成100分，答对一次加10分，否则减10分，由主持人计分。
2.1.2原理框图
图2.1 原理框图
工作原理：接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示00；主持人将开关闭合即“开始”状态，宣布"开始"抢答器工作。
定时器计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示时间。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
3.1 抢答器电路
当电路接上电源后，整个电路都处于工作状态．当主持人开关打开时，电路处于清零状态．此时，各个触发器的Q非端输出都为１，假设芯片编码器74LS148处于工作状态，此时，输入的都是高电平，而两输出使能端EO和GS的输出状态分别为0和１，GS端与个JK触发器的JK端相连，即各输入端均为1，所以只要当R端为无效电平“1”时，同时有效脉冲边沿过来时触发器就能翻转。
当主持人闭合开关，宣布可以抢答后，主线灯亮，此时电路为可抢答状态，当选手按下开关时，CP脉冲由高电平变为低电平，即有一个有效地脉冲边沿过来，触发器发生反转，此时Q端为1，同时对应的灯亮，Q非端输出为0，此时74LS148的其中一个输入端输入信号“0”，OE与GS发生翻转，OE=1，GS=0。
使得触发器的JK输入端输入“0”，就算其他选手把开关合上，其对应的触发器也不会翻转。
3.2 显示电路
图3.2显示电路
当其中一个选手按下抢答器后，74LS148编码器其中一个输入端为0，例如，当1号选手按下开关，则Q1输入为0，此时Q6Q5Q4Q3Q2Q1为111110，输出Y2Y1Y0为110经过74LS48译码器为001,则在七段数码管上显示“1”
表3.1 74LS148芯片真值表
Q1 Q2 Q3 Q4 Q5 Q6 Y1 Y2 Y3 EO GS
0 1 1 1 1 1 1 1 0 1 0
X 0 1 1 1 1 1 0 1 1 0
X X 0 1 1 1 1 0 0 1 0
X X X 0 1 1 0 1 1 1 0
X X X X 0 1 0 1 0 1 0
X X X X X 0 0 0 1 1 0
表3.2七段数码管真值表
A B C D a b c d e f g 字形
0 0 0 0 1 1 1 1 1 1 0 0
1 0 0 0 0 1 1 0 0 0 0 1
1 1 0 0 1 1 0 1 1 0 1 2
0 0 1 0 1 1 1 1 0 0 1 3
1 0 1 0 0 1 1 0 0 1 1 4
0 1 1 0 1 0 1 1 0 1 1 5
1 1 1 0 0 0 1 1 1 1 1 6
3.3 报警电路
图3.3报警电路
报警电路由两个555定时器构成。
由图中可以看到,接上电源后,当信号输入为高电平时,第一个555连接成的单稳态触发器的输出为低电平,处于稳定状态,这时,右边的多谐振荡器的复位输入为低电平,所以其输出也为低电平.扬声器不发音.当信号输入为低电平时,单稳态触发器被触发,处于暂稳态,此时其输出为高电平,输入到多谐振荡器的复位端,多谐振荡工作,输出为频率为 1.2KHz的脉冲波形.这样扬声器就会以1.2KHz的频率发出间歇式声响。
要求持续2~3秒，可调节电阻和电容实现。
假设t=3s，电阻分别为20k、273k、0.61k、2.4k，电容分别为100pf、100pf、0.22uf、0.01uf。
3.4 定时电路
图3.4定时电路
定时电路由两片74LS160构成，其本身为十进制同步计数器，真值表如下所示：
表3.3
CLK MR PE S1 S2 Q
X X 1 X X 全0
↑ 1 0 X X 预置数
↑0 0 1 1 计数
X 0 0 0 X 保持
X 0 0 X 0 保持
当有效脉冲边沿过来时，有两片74LS160构成的31进制加计数器，当片1输出为0001，片二输出为1100，即转换为十进制时是30，此时片1Q0输出和片二Q0、Q1输出经过三输入与非门后为“0”，使片1的CET、CEP输入为0，片1停止工作，所以数码管显示30。
3.5 秒脉冲发生电路
图3.5秒脉冲发生电路
由555定时器构成的多谐振荡器经过调整电阻电容能改变秒冲周期。
当R1=15K，R2=68K，C1=10uF时，T=1s。
3.6 计分电路
图3.6计分电路
预置分数为100分，最小变量为10，则各位数保持0不变，所以低位74LS48输入均为零不变。
由于
74LS192为BCD十进制可逆同步计数器，真值表如下表所示：
表3.4
UP DWN RST LD Q0Q1Q2Q3
X X 1 X 0000
X X 0 1 ABCD
↑ 1 0 0 加法计算
1 ↑0 0 减法计算
1 1 0 0 保持
当选手答对问题时，拨动开关S1，则系统给十位进1，当要进位时，则向高位进位。
答错时拨动开关S2，系统给十位减1，若十位为0时，系统会向高位借位。
四、总电路及分析
图4.1 总电路
图4.2 计分电路
五、元器件
元器件名称数量
74LS148 1个
74LS48 6个
74LS192 2个
74LS160 2个
74LS126 1个
CD4023BCM 1个
DM7402N 1个
555定时器 3个
扬声器 1个
七段数码显示器 6个
六、设计心得和体会
通过这次课程设计，加深了对课程概念的理解，锻炼了自己的动手能力。
在做实验设计的最开始阶段，本小组完全处于迷茫的状态。
本设计需要实现的功能较多，需要用到的电路知识也比较全面，但是通过在网上搜索近似功能电路，查看老师给的部分电路参考以及尽心设计，基本完成了实验要求的基本内容，并尽可能做到用较少的元件完成设计。
在设计电路的过程中，通过翻看课本，网络查询等方式加深对很多知识的理解，同时通过这次实践认识到自己的不足之处虽然遇到很多难以解决的问题，但通过努力解决后获得很大的成就感.
参考文献
[1]贾秀美, 《数字电路硬件设计实践》. 高等教育出版社, 2008
[2] 邹延《数字电路设计与实用电路》广州：华南理工大学出版社，1989。