微电子综合实验报告
微电子实验报告2
集成电路设计（版图部分）实验报告学生姓名：周嫄学号：2011029170009 指导教师：曾洁实验地点：科B4532014年 5 月10 日电子科技大学实验：使用L-Edit编辑单元电路布局图一、实验学时：4学时二、实验目的1、熟悉版图设计工具L-Edit的使用环境；2、掌握L-Edit的使用技巧；三、实验内容：利用L-Edit绘制一个反相器的版图，并利用提取工具将反相器布局图转化为T-Spice 文件。
四、实验结果：1、本次版图设计中的设计技术参数、格点设定、图层设定、设计规则采用的是（morbn20.tdb）文件的。
9.1 Metal2 Minimum Width Minimum Width Metall2 3 lambda9.2 Metal2 to Metal2 Spacing 9.3 Metal2 Overlap of Via1 SpacingsurroundMetall2Via Metall24 lambda1 lambda2、绘制一个L=2u，W由学号确定的PMOS管掩膜版图。
先确定W。
W等于学号的最后一位乘以2，若学号最后一位 4，则先加10后再乘以2。
所以，要绘制的是一个L=2u，W=（ 18u ）的PMOS管掩膜版图。
所完成的经DRC检查无错误的PMOS版图为：该PMOS管的截面图为：3、绘制一个L、W和上面的PMOS管相同的NMOS管掩膜版图。
所完成的DRC检查无错误的NMOS版图为：该NMOS管的截面图为：4、运用前面绘制好的nmos 组件与pmos 组件绘制反相器inv的版图。
加入电源Vdd，地Gnd，输入A和输出B的标号。
所完成的DRC检查无错误的版图为：5、将反相器布局图转化为T-Spice 文件，该文件的内容为：五、实验总结与体会：1.通过本次实验，能够把理论与实际结合起来，利用软件将课本所学运用到实际的版图设计中，加深了对知识的理解与巩固；2.当第一次接触一个新软件时，应该怎样学习使用它，这是在实验中应该学习的技能；3.版图设计时需要考虑的因素有哪些，以及他们的相关性和重要程度对结果的影响。
毕业微电子实习报告
一、实习目的与意义随着科技的飞速发展，微电子技术已成为现代社会的重要支撑。
为了更好地将理论知识与实际应用相结合，提高自身的实践能力，我选择了微电子技术作为毕业实习的专业方向。
本次实习旨在通过实际操作，深入了解微电子技术的原理、应用及发展趋势，培养自身的动手能力和创新能力，为将来的职业发展打下坚实基础。
二、实习单位及环境本次实习单位为我国一家知名微电子企业——XX科技有限公司。
公司位于我国某高新技术产业园区，占地面积广阔，环境优美。
公司主要从事微电子器件的研发、生产和销售，产品广泛应用于通信、消费电子、汽车电子等领域。
实习期间，我所在的部门为研发部，主要负责新型微电子器件的研发工作。
部门内设有多个实验室，包括集成电路设计实验室、封装测试实验室等，设备先进，技术力量雄厚。
三、实习内容与过程1. 集成电路设计实习初期，我在导师的指导下，学习了集成电路设计的基本原理和流程。
通过查阅相关资料，了解了模拟电路、数字电路、混合信号电路等设计方法。
在导师的指导下，我参与了某款新型微电子器件的设计工作，从电路设计、仿真验证到版图设计，亲身体验了整个设计过程。
2. 封装与测试在完成集成电路设计后，我学习了封装与测试的相关知识。
了解了不同封装形式的特点、工艺流程及测试方法。
在导师的带领下，我参与了器件的封装与测试工作，学习了如何使用测试仪器对器件进行性能测试。
3. 项目实践实习期间，我还参与了多个项目实践。
其中包括某款无线通信模块的研发、某款汽车电子产品的升级等。
在项目实践中，我学会了如何将理论知识应用于实际，解决了项目过程中遇到的问题，提高了自己的实际操作能力。
4. 学术交流与培训实习期间，公司定期组织学术交流活动，邀请行业专家进行讲座。
我积极参加这些活动，拓宽了视野，了解了微电子领域的最新发展趋势。
此外，公司还为我提供了相关的培训课程，如EDA工具使用、半导体材料等，使我受益匪浅。
四、实习收获与体会1. 提高了实践能力通过本次实习，我掌握了微电子技术的实际操作技能，学会了如何将理论知识应用于实际，提高了自己的动手能力。
微电子综合实验报告
微电子综合实验报告实验题目：⒚同或门电路仿真班级：电子科学与技术1201姓名：XXX学号：XXX时间：2015.5—2015.6一、电路图。
OUTA B(IN1) （IN2）分别给上图中的每个管子和结点标注，如下所述：P管分别标记为：MP1、MP2、MP3;N管分别标记为：MN1、MN2、MP3;A、B端分别标记为：IN1、IN2;输出端标记为：OUT；N 管之间连接点标记为：1；连接反相器的点标记为：2；如上图所示。
其真值表如下所示：二、电路仿真表。
*dounandMN1 1 IN1 0 0 NMOS L=0.6U W=2.4UMN2 2 IN2 1 0 NMOS L=0.6U W=2.4UMN3 OUT 2 0 0 NMOS L=0.6U W=2.4UMP1 IN2 IN1 2 VDD PMOS L=0.6U W=4.4UMP2 IN1 IN2 2 VDD PMOS L=0.6U W=4.4UMP3 OUT 2 VDD VDD PMOS L=0.6U W=4.4UVDD VDD 0 DC 5VVIN1 IN1 0 PULSE(0 5 0 0.1N 0.1N 5N 10N)VIN2 IN2 0 PULSE(0 5 0 0.1N 0.1N 10N 20N).TRAN 1N 100N UIC.LIB './HJ.L' TT.END下图为无负载电容，IN1=10ns，IN2=20ns时的波形图。
从图中可以发现，本来输出应该是5v，实际输出只有4.8v，可见输出有阈值损失。
原因是N管传高电平、P管传低电平时，输出半幅，所以存在阈值损失。
三、输出加负载电容。
1、C=0.2p ；IN1=10ns ；IN2=20ns 时波形如下：电路仿真表如下：*dounandMN1 1 IN1 0 0 NMOS L=0.6U W=2.4UMN2 2 IN2 1 0 NMOS L=0.6U W=2.4UMN3 OUT 2 0 0 NMOS L=0.6U W=2.4UMP1 IN2 IN1 2 VDD PMOS L=0.6U W=4.4UMP2 IN1 IN2 2 VDD PMOS L=0.6U W=4.4UMP3 OUT 2 VDD VDD PMOS L=0.6U W=4.4U cloadf OUT 0 0.2pVDD VDD 0 DC 5VVIN1 IN1 0 PULSE(0 5 0 0.1N 0.1N 5N 10N)VIN2 IN2 0 PULSE(0 5 0 0.1N 0.1N 10N 20N) .TRAN 1N 100N UIC.LIB './HJ.L' TT.END2、C=0.2p ；IN1=20ns ；IN2=40ns时波形如下：电路仿真表如下：*dounandMN1 1 IN1 0 0 NMOS L=0.6U W=2.4UMN2 2 IN2 1 0 NMOS L=0.6U W=2.4UMN3 OUT 2 0 0 NMOS L=0.6U W=2.4UMP1 IN2 IN1 2 VDD PMOS L=0.6U W=4.4UMP2 IN1 IN2 2 VDD PMOS L=0.6U W=4.4UMP3 OUT 2 VDD VDD PMOS L=0.6U W=4.4U cloadf OUT 0 0.2pVDD VDD 0 DC 5VVIN1 IN1 0 PULSE(0 5 0 0.1N 0.1N 10N 20N)VIN2 IN2 0 PULSE(0 5 0 0.1N 0.1N 20N 40N).TRAN 1N 100N UIC.LIB './HJ.L' TT.END3、C=0.5p ; IN1=10ns ；IN2=20ns时波形如下：电路仿真表如下：*dounandMN1 1 IN1 0 0 NMOS L=0.6U W=2.4UMN2 2 IN2 1 0 NMOS L=0.6U W=2.4UMN3 OUT 2 0 0 NMOS L=0.6U W=2.4UMP1 IN2 IN1 2 VDD PMOS L=0.6U W=4.4UMP2 IN1 IN2 2 VDD PMOS L=0.6U W=4.4UMP3 OUT 2 VDD VDD PMOS L=0.6U W=4.4U cloadf OUT 0 0.5pVDD VDD 0 DC 5VVIN1 IN1 0 PULSE(0 5 0 0.1N 0.1N 5N 10N)VIN2 IN2 0 PULSE(0 5 0 0.1N 0.1N 10N 20N).TRAN 1N 100N UIC.LIB './HJ.L' TT.END4、C=0.5p ; IN1=20ns ；IN2=40ns时波形如下：电路仿真表如下：*dounandMN1 1 IN1 0 0 NMOS L=0.6U W=2.4UMN2 2 IN2 1 0 NMOS L=0.6U W=2.4UMN3 OUT 2 0 0 NMOS L=0.6U W=2.4UMP1 IN2 IN1 2 VDD PMOS L=0.6U W=4.4UMP2 IN1 IN2 2 VDD PMOS L=0.6U W=4.4UMP3 OUT 2 VDD VDD PMOS L=0.6U W=4.4U cloadf OUT 0 0.5pVDD VDD 0 DC 5VVIN1 IN1 0 PULSE(0 5 0 0.1N 0.1N 10N 20N)VIN2 IN2 0 PULSE(0 5 0 0.1N 0.1N 20N 40N).TRAN 1N 100N UIC.LIB './HJ.L' TT.END四、实验结果分析。
微电子参考实验报告1-9
实验1 硅片氧化层性能测试预习报告实验调研1：新型氧化工艺调研实验报告●氧化层性能测试1质量要求: 二氧化硅薄膜质量好坏，对器件的成品率和性能影响很大。
因此要求薄膜表面无斑点、裂纹、白雾、发花和针孔等缺陷。
厚度达到规定指标并保持均匀，结构致密。
对薄膜中可动带电离子，特别是钠离子的含量要有明确的要求。
2检验方法●厚度的检查测量二氧化硅薄膜厚度的方法很多。
如精度不高的比色法，腐蚀法，京都要求稍高的双光干涉法，电容电压法，还有精度高达10埃的椭圆偏振光法等。
1）比色法利用不同厚度氧化膜，在白色垂直照射下会呈现出不同颜色的干涉色彩这一现象，用金相显微镜观察并对照标准的比色样品，直接从颜色的比较来得出氧化层的厚度。
其相应的关系如下表所示：2）双光干涉法[测试仪器与装置][实验原理]干涉显微镜可用来检测经过精加工后工件的表面粗糙度，也可用来检测薄膜厚度。
精加工后，工件表面的微观不平度很小，实际上工件表面存在许多极细的“沟槽”。
检测时，首先通过显微系统将“沟槽”放大，然后利用干涉原理再将微观不平度显示出来。
常用的干涉显微镜是以迈克耳逊干涉仪为原型的双物镜干涉显微镜系统。
它的典型光路如上图所示。
光源1(白织灯)由聚光镜2成象在孔径光阑16上，插入滤光片3可以获得单色光。
视场光阑17位于准直物镜4的前焦面上。
由物镜4射出的平行光束在分光板5处分为两部分：一束向上反射，经显微镜7会聚在被测工件表面M 2上，M 2与显微镜7的焦面重合。
由M 2返回的光束依次通过显微物镜7、分光板5后被辅助物镜9会聚在测微目镜12的分划板111—白织灯 2—聚光镜 3—滤光片 4—准直物镜 5—分光板 6—补偿板7、8—显微物镜 M 2—被测工件 M 1—参考反射镜 9—辅助物镜 10、14—反射镜 11—分划板 12—测微目镜 13—摄影物镜 15—照相底版或观察屏 16—孔径光阑 17—视场光阑处，分划板11与物镜9的焦平面重合。
微电子实验报告三
实验三触发器的电路结构与仿真班级姓名学号指导老师袁文澹一、实验目的1、掌握时序电路基本特点；2、掌握D触发器的结构、原理及特性；二、实验内容及要求1、分析并仿真晶体管级CMOS D触发器（不带复位端）；（不带复位端的D触发器）2、分析并仿真晶体管级CMOS D触发器（带复位端）；（带复位端的D触发器）三、实验原理1、不带复位端的D触发器如图所示为不带复位端的始终CMOS结构的D触发器，该电路利用时钟CMOS反相器构成动态锁存器，由两个动态锁存器构成时钟上升沿有效的D触发器。
1）当clk处于低电平时，M P2与M N2都导通，主锁存器采样数据，D端数据反相后传递到节点X的电容C1上，而M P4和M N4截止，从锁存器保持数据，Q端电容C2保持旧数据；2）当clk处于高电平时，M P2与M N2都截止，主锁存器保持数据，D端数据反相后传递到节点Q的电容C2上，而M P4和M N4导通，从锁存器采样数据，X端电容C1保持旧数据.2、带复位端的D触发器为确保时序数字电路稳定可靠地工作，复位电路是必不可少的一部分。
本次试验设计的是高电平复位，即加上一个复位信号，电路会自动清零，即输出Q=0。
当复位信号消失时，电路能够恢复正常工作，其原理与不带复位端D触发器原理一致，此处不再重述。
四、实验方法与步骤实验方法：计算机平台：（在戴尔计算机平台、Windows XP操作系统。
）软件仿真平台：（在VMware和Hspice软件仿真平台上。
）实验步骤：1、编写源代码。
按照实验要求，在记事本上编写相应代码，并以相应的文件扩展名存储文件。
2、打开Hspice软件平台，点击File中的一个文件。
3、编译与调试。
确定源代码文件为当前工程文件，点击Complier进行文件编译。
编译结果有错误或警告，则将要调试修改直至文件编译成功。
4、软件仿真运行及验证。
在编译成功后，点击simulate开始仿真运行。
点击Edit LL单步运行查看结果,无错误后点击Avanwaves按照程序所述对比仿真结果。
微电子技术实验报告
微电子技术实验报告一、实验目的本实验旨在通过实际操作，加深对微电子技术的理解，掌握基本的电路设计和实验技能，提高学生的实践能力和动手能力。
二、实验原理微电子技术是一门研究电子器件、电路和系统中微观器件的制造工艺、物理特性、器件特性及其应用技术的学科。
本实验涉及到微电子技术中的基本器件，如二极管、场效应管等。
三、实验内容1. 利用示波器和信号源等工具，对二极管的正向和反向特性曲线进行测量。
2. 利用基本电路元件，如电阻、电容、电感等，设计并搭建一个简单的电路。
3. 使用场效应管并对其进行测试，掌握其工作原理和特性。
四、实验步骤1. 准备工作：连接示波器和信号源。
2. 测量二极管的正向特性曲线：在示波器上设置适当的参数，连接二极管并记录电压-电流特性曲线。
3. 测量二极管的反向特性曲线：更改示波器参数，连接二极管并记录反向漏电流。
4. 搭建简单电路：根据设计要求，选取合适的元件，进行电路搭建。
5. 测试场效应管：通过实验测试场效应管的工作状态，并记录相关数据。
五、实验数据及图表1. 二极管正向特性曲线图（插入图表）2. 二极管反向特性曲线图（插入图表）3. 搭建的简单电路图（插入图表）4. 场效应管测试数据（数据表）六、实验分析通过本次实验，我深刻理解了二极管的正反向特性曲线，掌握了电路设计和搭建的基本技能，并对场效应管有了更深入的了解。
实验过程中，通过数据的分析和曲线的对比，我得出了一些结论，并发现了一些问题需要进一步探讨和解决。
七、实验结论本实验通过对微电子技术中的基本器件进行实际操作，增强了我对电子器件特性的认识，提高了我的实验技能。
通过本次实验，我不仅学到了理论知识，还掌握了实践技能，为将来的学习和工作打下了坚实的基础。
八、参考文献1. 《微电子技术基础》2. 《电子技术实验指导》（以上为实验报告内容，供参考。
）。
微电子实习报告
微电子实习报告第一篇：微电子实习报告课程名称认识实习课程编号A200001A实习地点光电学院1101微电子工艺实验室实习时间2020年11月14日校外指导教师校内指导教师王智鹏、周围评阅人签字王智鹏成绩实习内容微电子工艺认识实习一、实习目的和意义学习光刻机原理，硅片的制作和加工，简单MOS器件的制备二、实习单位和岗位重庆邮电大学三、实习内容和过程实验内容：在2020年11月14日的下午我们班聚集在实验室门口等待，在老师的带领下我们进入实验室并且按规矩穿好实验服。
在将近半小时的参观下我们了解到半导体的制作原理。
半导体制作原理：图1.1半导体构造组成制造流程半导体工业所使用之材料包含单一组成的半导体元素，如硅(Si)、锗(Ge)(属化学周期表上第四族元素)及多成分组成的半导体含二至三种元素，如镓砷(GaAs)半导体是由第三族的镓与第五族的砷所组成。
在1950年代早期，锗为主要半导体材料，但锗制品在不甚高温情况下，有高漏失电流现象。
因此，1960年代起硅晶制品取代锗成为半导体制造主要材料。
半导体产业结构可区分为材料加工制造、晶圆之集成电路制造(wafer fabrication)(中游)及晶圆切割、构装(wafer package)等三大类完整制造流程，如图1.2所示。
其中材料加工制造，是指从硅晶石原料提炼硅多晶体(polycrystalline silicon)直到晶圆(wafer)产出，此为半导体之上游工业。
此类硅芯片再经过研磨加工及多次磊晶炉(Epitaxial reactor)则可制成研磨晶圆成长成为磊晶晶圆，其用途更为特殊，且附加价值极高。
其次晶圆之体积电路制造，则由上述各种规格晶圆，经由电路设计、光罩设计、蚀刻、扩散等制程，生产各种用途之晶圆，此为中游工业。
而晶圆切割、构装业系将制造完成的晶圆，切割成片状的晶粒(dice)，再经焊接、电镀、包装及测试后即为半导体成品。
图1.2 半导体产业结构上、中、下游完整制造流程制程单元集成电路的制造过程主要以晶圆为基本材料，经过表面氧化膜的形成和感光剂的涂布后，结合光罩进行曝光、显像，使晶圆上形成各类型的电路，再经蚀刻、光阻液的去除及不纯物的添加后，进行金属蒸发，使各元件的线路及电极得以形成，最后进行晶圆探针检测;然后切割成芯片，再经粘着、连线及包装等组配工程而成电子产品。
微电子技术综合实践
《微电子技术综合实践》设计报告题目：P阱CMOS芯片制作工艺设计院系：自动化学院电子工程系专业班级：微电111学生学号：3100433031学生姓名：王刚指导教师姓名：王彩琳职称：教授起止时间：6月27日—7月8日成绩：目录目录一、设计要求1、设计任务2、特性指标要求 03、结构参数参考值 04、设计内容 0二、MOS管的器件特性设计 01、PMOS管参数设计与计算 02、NMOS管参数设计与计算 1三、工艺流程分析 31、衬底制备 32、初始氧化 33、阱区光刻 44、P阱注入 45、剥离阱区的氧化层 46、热生长二氧化硅缓冲层 47、LPCVD制备Si3N4介质 48、有源区光刻：即第二次光刻 49、N沟MOS管场区光刻 510、N沟MOS管场区P+注入 511、局部氧化 512、剥离Si3N4层及SiO2缓冲层 513、热氧化生长栅氧化层 614、P沟MOS管沟道区光刻 615、P沟MOS管沟道区注入 616、生长多晶硅 617、刻蚀多晶硅栅 618、涂覆光刻胶 619、刻蚀P沟MOS管区域的胶膜 620、注入参杂P沟MOS管区域 621、涂覆光刻胶 722、刻蚀N沟MOS管区域的胶膜 723、注入参杂N沟MOS管区域 724、生长PSG 725、引线孔光刻 826、真空蒸铝 827、铝电极反刻 8四、光刻示意图 91.刻P阱掩膜板 102.刻有源区 103.光刻多晶硅 104.P+区光刻 115.N+区光刻 116.光刻接触孔 117.光刻铝线 128.刻钝化孔 12五、薄膜加工工艺计算12六、P阱CMOS芯片制作工艺实施方案框图 14七、心得体会 16八、参考资料 17一．设计要求：1、设计任务：N 阱CMOS 芯片制作工艺设计2、特性指标要求n 沟多晶硅栅MOSFET ：阈值电压V Tn =0.5V, 漏极饱和电流I Dsat ≥1mA, 漏源饱和电压V Dsat ≤3V ，漏源击穿电压BV DS =35V, 栅源击穿电压BV GS ≥25V, 跨导g m ≥2mS, 截止频率f max ≥3GHz （迁移率µn =600cm 2/V ·s ）p 沟多晶硅栅MOSFET ：阈值电压V Tp = -1V, 漏极饱和电流I Dsat ≥1mA, 漏源饱和电压V Dsat ≤3V ，漏源击穿电压BV DS =35V, 栅源击穿电压BV GS ≥25V, 跨导g m ≥0.5mS, 截止频率f max ≥1GHz （迁移率µp =220cm 2/V ·s ） 3、结构参数参考值：N 型硅衬底的电阻率为20cm ∙Ω；垫氧化层厚度约为600 Å；氮化硅膜厚约为1000 Å； P 阱掺杂后的方块电阻为3300Ω/ ，结深为5~6m μ；NMOS 管的源、漏区磷掺杂后的方块电阻为25Ω/ ，结深为1.0~1.2m μ； PMOS 管的源、漏区硼掺杂后的方块电阻为25Ω/ ，结深为1.0~1.2m μ； 场氧化层厚度为1m μ；栅氧化层厚度为500 Å；多晶硅栅厚度为4000 ~5000 Å。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
微电子综合实验报告实验题目：⒚同或门电路仿真
班级：电子科学与技术1201
姓名：XXX
学号：XXX
时间：2015.5—2015.6
一、电路图。
OUT
A B
(IN1) （IN2）
分别给上图中的每个管子和结点标注，如下所述：
P管分别标记为：MP1、MP2、MP3;N管分别标记为：MN1、MN2、MP3;A、B端分别标记为：IN1、IN2;输出端标记为：OUT；N 管之间连接点标记为：1；连接反相器的点标记为：2；如上图所示。
其真值表如下所示：
二、电路仿真表。
*dounand
MN1 1 IN1 0 0 NMOS L=0.6U W=2.4U
MN2 2 IN2 1 0 NMOS L=0.6U W=2.4U
MN3 OUT 2 0 0 NMOS L=0.6U W=2.4U
MP1 IN2 IN1 2 VDD PMOS L=0.6U W=4.4U
MP2 IN1 IN2 2 VDD PMOS L=0.6U W=4.4U
MP3 OUT 2 VDD VDD PMOS L=0.6U W=4.4U
VDD VDD 0 DC 5V
VIN1 IN1 0 PULSE(0 5 0 0.1N 0.1N 5N 10N)
VIN2 IN2 0 PULSE(0 5 0 0.1N 0.1N 10N 20N)
.TRAN 1N 100N UIC
.LIB './HJ.L' TT
.END
下图为无负载电容，IN1=10ns，IN2=20ns时的波形图。
从图中可以发现，本来输出应该是5v，实际输出只有4.8v，可见输出有阈值损失。
原因是N管传高电平、P管传低电平时，输出半幅，所以存在阈值损失。
三、输出加负载电容。
1、C=0.2p ；IN1=10ns ；IN2=20ns 时波形如下：
电路仿真表如下：
*dounand
MN1 1 IN1 0 0 NMOS L=0.6U W=2.4U
MN2 2 IN2 1 0 NMOS L=0.6U W=2.4U
MN3 OUT 2 0 0 NMOS L=0.6U W=2.4U
MP1 IN2 IN1 2 VDD PMOS L=0.6U W=4.4U
MP2 IN1 IN2 2 VDD PMOS L=0.6U W=4.4U
MP3 OUT 2 VDD VDD PMOS L=0.6U W=4.4U cloadf OUT 0 0.2p
VDD VDD 0 DC 5V
VIN1 IN1 0 PULSE(0 5 0 0.1N 0.1N 5N 10N)
VIN2 IN2 0 PULSE(0 5 0 0.1N 0.1N 10N 20N) .TRAN 1N 100N UIC
.LIB './HJ.L' TT
.END
2、C=0.2p ；IN1=20ns ；IN2=40ns时波形如下：
电路仿真表如下：
*dounand
MN1 1 IN1 0 0 NMOS L=0.6U W=2.4U
MN2 2 IN2 1 0 NMOS L=0.6U W=2.4U
MN3 OUT 2 0 0 NMOS L=0.6U W=2.4U
MP1 IN2 IN1 2 VDD PMOS L=0.6U W=4.4U
MP2 IN1 IN2 2 VDD PMOS L=0.6U W=4.4U
MP3 OUT 2 VDD VDD PMOS L=0.6U W=4.4U cloadf OUT 0 0.2p
VDD VDD 0 DC 5V
VIN1 IN1 0 PULSE(0 5 0 0.1N 0.1N 10N 20N)
VIN2 IN2 0 PULSE(0 5 0 0.1N 0.1N 20N 40N)
.TRAN 1N 100N UIC
.LIB './HJ.L' TT
.END
3、C=0.5p ; IN1=10ns ；IN2=20ns时波形如下：
电路仿真表如下：
*dounand
MN1 1 IN1 0 0 NMOS L=0.6U W=2.4U
MN2 2 IN2 1 0 NMOS L=0.6U W=2.4U
MN3 OUT 2 0 0 NMOS L=0.6U W=2.4U
MP1 IN2 IN1 2 VDD PMOS L=0.6U W=4.4U
MP2 IN1 IN2 2 VDD PMOS L=0.6U W=4.4U
MP3 OUT 2 VDD VDD PMOS L=0.6U W=4.4U cloadf OUT 0 0.5p
VDD VDD 0 DC 5V
VIN1 IN1 0 PULSE(0 5 0 0.1N 0.1N 5N 10N)
VIN2 IN2 0 PULSE(0 5 0 0.1N 0.1N 10N 20N)
.TRAN 1N 100N UIC
.LIB './HJ.L' TT
.END
4、C=0.5p ; IN1=20ns ；IN2=40ns时波形如下：
电路仿真表如下：
*dounand
MN1 1 IN1 0 0 NMOS L=0.6U W=2.4U
MN2 2 IN2 1 0 NMOS L=0.6U W=2.4U
MN3 OUT 2 0 0 NMOS L=0.6U W=2.4U
MP1 IN2 IN1 2 VDD PMOS L=0.6U W=4.4U
MP2 IN1 IN2 2 VDD PMOS L=0.6U W=4.4U
MP3 OUT 2 VDD VDD PMOS L=0.6U W=4.4U cloadf OUT 0 0.5p
VDD VDD 0 DC 5V
VIN1 IN1 0 PULSE(0 5 0 0.1N 0.1N 10N 20N)
VIN2 IN2 0 PULSE(0 5 0 0.1N 0.1N 20N 40N)
.TRAN 1N 100N UIC
.LIB './HJ.L' TT
.END
四、实验结果分析。
从仿真波形图可以看出：1、在无负载电容时，若A、B输入相同电平时，则输出为高电平；若A、B输入不相同的电平时，则输出为低电平。
实验结果与理论（真值表）相符。
2、加负载电容时，当A、B 输入相同电平时，电容充电；当A、B输入不相同电平时，电容放电。
且当电容值较小时，电容充放电时间较短；电容值较大时，电容充放电时间较长。
五、课程总结与体会。
通过本次实验，验证了晶体管的特性，自己也进一步了解了晶体管的特性。
学会了如何使用电子电路仿真软件SPICE、知道如何看电路图、怎么合理的设置器件参数等。
了解了电路仿真表应该按照管子名称、漏极、栅极、源极、衬底、管子特性的顺序来写。
在本次实验中，感觉自己收获了许多课本上没有的东西，扩充了知识面。
物理与电子信息学院-微电子综合实验-成绩评定表
专业：电子科学与技术班级：12电子学号：120803021 姓名：李思思。