第7章 时序逻辑设计原理(5)
第7章 RTL设计原则及技巧
7.2.2 流水线操作
图 7–2 串行多任务示意图 流水线操作，在每个组合逻辑块之间加入寄存器簇，所有的寄存 器采用一个公共的时钟信号来驱动，一旦时钟的有效沿到来，寄 存器就会把前一阶段所得出来的结果输出下一级组合逻辑块，否 则就一直等待。 当流水线刚开始加载的时候，数据会有一个等待时间，因此第一 个数据从输入到输出所经历的时间和非流水线操作的时间几乎相 等，第一个时间时产生的任务a1从开始到结束用时与有没有采用 流水线操作没有关系。
7.1.4同步原则
同步化设计，就是核心逻辑采用触发器来实现，电路的主要信号 都使用触发器来触动，尽量采用同一个时钟域的时钟进行驱动。 同步原则的好处在于它不仅可以很好的避免毛刺的产生，而且有 利于器件的移植，而最重要的是它可以产生较好的静态时延分析 报告。 进行同步设计的关键就是认真了解和掌握并且设计好整个系统的 时钟域的划分。
图 7–5 未采用资源共享的RTL线路图
图 7–6 未采用资源共享的资源利用报告
图 7–7 采用资源共享的R用报告
7.2.4逻辑复用操作
逻辑复用操作跟资源共享操作是一个相反过程。 逻辑复用是通过增加面积来改善时序条件的优化手段。 逻辑复用最常用的场合就是调整信号的扇出。 资源共享操作中的实现方法一就是一个逻辑复用的逆操作。 香农扩展定律则可以清楚地表明怎样把一个逻辑组合来实现逻辑 复用、提高频率。而卡诺图化简则相当于香农扩展的逆操作，相 当于资源共享操作。
7.1.3系统原则
CPLD/FPGA本身就一个系统的集合，需要以系统的眼光来看待和 设计CPLD/FPGA，以最优的设计方案来实现。 FPGA速度快、内部寄存器资源和布局布线丰富，因此适合于那些 实时性要求很高、频率又要快、寄存器消耗多的功能模块设计； 另外现在很多FPGA都内嵌DSP模块，因此适合于嵌入式DSP设计 。对于那些速度要求不是很高的功能模块，或者组合逻辑要求相 对丰富、输入输出管脚要求比较多的功能单元，则可以采用CPLD 来完成。 系统原则其实就是自顶向下的方式的具体化。CPLD/FPGA设计工 程师只有清楚了这些系统级的定义和规范才能开始芯片选型、具 体的逻辑模块的划分以及子模块的RTL设计。
2023年大学_EDA技术与VHDL第二版(潘松著)课后习题答案下载
2023年EDA技术与VHDL第二版（潘松著）课后习题答案下载EDA技术与VHDL第二版（潘松著）课后答案下载第1章 EDA技术概述1.1 EDA技术及其发展1.1.1 EDA技术的发展1.1.2 EDA技术的涵义1.1.3 EDA技术的基本特征1.2 EDA技术的主要内容及主要的EDA厂商1.2.1 EDA技术的主要内容1.2.2 主要EDA厂商概述1.3 EDA技术实现目标1.3.1 超大规模可编程逻辑器件1.3.2 半定制或全定制ASIC1.3.3 混合ASIC1.4 EDA技术应用1.4.1 EDA技术应用形式1.4.2 EDA技术应用场合1.5 EDA技术的发展趋势1.5.1 可编程器件的发展趋势1.5.2 软件开发工具的发展趋势1.5.3 输入方式的发展趋势__小结思考题和习题第2章大规模可编程逻辑器件2.1 可编程逻辑器件概述2.1.1 PLD的'发展进程2.1.2 PLD的种类及分类方法2.2 简单可编程逻辑器件2.2.1 PLD电路的表示方法及有关符号 2.2.2 PROM基本结构2.2.3 PLA基本结构2.2.4 PAL基本结构2.2.5 GAL基本结构2.3 复杂可编程逻辑器件2.3.1 CPLD基本结构2.3.2 Altera公司器件2.4 现场可编程逻辑器件2.4.1 FPGA整体结构2.4.2 Xilinx公司FPGA器件2.5 在系统可编程逻辑器件2.5.1 ispLSl/pLSl的结构2.5.2 Lattice公司ispLSI系列器件 2.6 FPGA和CPLD的开发应用2.6.1 CPLD和FPGA的编程与配置2.6.2 FPGA和CPLD的性能比较2.6.3 FPGA和CPLD的应用选择__小结思考题和习题第3章 EDA设计流程与开发3.1 EDA设计流程3.1.1 设计输入3.1.2 综合3.1.3 适配3.1.4 时序仿真与功能仿真3.1.5 编程下载3.1.6 硬件测试3.2 ASIC及其设计流程3.2.1 ASIC设计方法3.2.2 一般的ASIC设计流程3.3 可编程逻辑器件的开发环境 3.4 硬件描述语言3.5 IP核__小结思考题和习题第4章硬件描述语言VHDL4.1 VHDL概述4.1.1 VHDL的发展历程4.1.2 VHDL的特点4.2 VHDL程序基本结构4.2.1 实体4.2.2 结构体4.2.3 库4.2.4 程序包4.2.5 配置4.3 VHDL基本要素4.3.1 文字规则4.3.2 数据对象4.3.3 数据类型4.3.4 运算操作符4.3.5 VHDL结构体描述方式 4.4 VHDL顺序语句4.4.1 赋值语句4.4.2 IF语句4.4.3 等待和断言语句4.4.4 cASE语句4.4.5 LOOP语句4.4.6 RETIARN语句4.4.7 过程调用语句4.4.8 REPORT语句4.5 VHDL并行语句4.5.1 进程语句4.5.2 块语句4.5.3 并行信号代人语句4.5.4 并行过程调用语句4.5.5 并行断言语句4.5.6 参数传递语句4.5.7 元件例化语句__小结思考题和习题第5章 QuartusⅡ软件及其应用5.1 基本设计流程5.1.1 建立工作库文件夹和编辑设计文件 5.1.2 创建工程5.1.3 编译前设计5.1.4 全程编译5.1.5 时序仿真5.1.6 应用RTL电路图观察器5.2 引脚设置和下载5.2.1 引脚锁定5.2.2 配置文件下载5.2.3 AS模式编程配置器件5.2.4 JTAG间接模式编程配置器件5.2.5 USBBlaster编程配置器件使用方法 __小结思考题和习题第6章 VHDL应用实例6.1 组合逻辑电路设计6.1.1 基本门电路设计6.1.2 译码器设计6.1.3 数据选择器设计6.1.4 三态门设计6.1.5 编码器设计6.1.6 数值比较器设计6.2 时序逻辑电路设计6.2.1 时钟信号和复位信号6.2.2 触发器设计6.2.3 寄存器和移位寄存器设计6.2.4 计数器设计6.2.5 存储器设计6.3 综合实例——数字秒表的设计__小结思考题和习题第7章状态机设计7.1 一般有限状态机7.1.1 数据类型定义语句7.1.2 为什么要使用状态机 7.1.3 一般有限状态机的设计 7.2 Moore型有限状态机设计 7.2.1 多进程有限状态机7.2.2 单进程有限状态机7.3 Mealy型有限状态机7.4 状态编码7.4.1 状态位直接输出型编码 7.4.2 顺序编码7.4.3 一位热码编码7.5 状态机处理__小结思考题和习题第8章 EDlA实验开发系统8.1 GW48型实验开发系统原理与应用8.1.1 系统性能及使用注意事项8.1.2 GW48系统主板结构与使用方法8.2 实验电路结构图8.2.1 实验电路信号资源符号图说明8.2.2 各实验电路结构图特点与适用范围简述8.3 GW48CK/GK/EK/PK2系统信号名与芯片引脚对照表 __小结思考题和习题第9章 EnA技术实验实验一：全加器的设计实验二：4位加减法器的设计实验三：基本D触发器的设计实验四：同步清零计数器的设计实验五：基本移位寄存器的设计串人/串出移位寄存器实验六：同步预置数串行输出移位寄存器的设计实验七：半整数分频器的设计实验八：音乐发生器的设计实验九：交通灯控制器的设计实验十：数字时钟的设计EDA技术与VHDL第二版（潘松著）：内容简介《EDA技术与VHDL》主要内容有Altera公司可编程器件及器件的选用、QuartusⅡ开发工具的使用;VHDL硬件描述语言及丰富的数字电路和电子数字系统EDA设计实例。
第七章 时序逻辑电路题库
1.JK触发器可完成：保持、置0、置1、翻转四种功能。
（对）2、JK触发器只有置0、置1两种功能。
（错）3、JK触发器只有保持、翻转两种功能。
（错）4、JK触发器可完成：保持、置0、置1、计数四种功能。
（错）5、RS触发器没有不确定的输出状态。
（错）6、RS触发器有不确定的输出状态。
（对）7、仅具有保持和翻转功能的触发器是RS触发器。
（错）8、仅具有保持和翻转功能的触发器是T触发器。
（对）9、仅具有保持和翻转功能的触发器是T’触发器。
（错）10、仅具有翻转功能的触发器是T’触发器。
（对）11、同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。
（对）12、同步时序逻辑电路中各触发器的时钟脉冲CP不是同一个信号。
（错）13、异步时序逻辑电路中各触发器的时钟脉冲CP不是同一个信号。
（对）14、异步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。
（错）15、触发器在某一时刻的输出状态，不仅取决于当时输入信号的状态，还与电路的原始状态有关。
（对）16、触发器进行复位后，其两个输出端均为0.（错）17、触发器进行复位后，其两个输出端均为1.（错）18、触发器与组合电路两者都没有记忆能力。
（错）19、基本RS触发器要受时钟脉冲的控制。
（错）20、Qn+1表示触发器原来所处的状态，即现态。
（错）21、Qn表示触发器原来所处的状态，即现态。
（对）22、当CP处于下降沿时，触发器的状态一定发生翻转。
（错）23、当CP处于上升沿时，触发器的状态一定发生翻转。
（错）24、所谓单稳态触发器，只有一个稳定状态，而不具有其他的状态。
（错）25、JK触发器能够克服RS触发器存在的缺点。
（对）26、寄存器具有记忆功能，可用于暂存数据。
（对）27、74LS194可执行左移、右移、保持等几种功能。
（对）28、在异步计数器中，当时钟脉冲到达时，各触发器的翻转是同时发生的。
（错）29、可逆计数器既能作加法计数，又能作减法计数。
（对）30、 计数器计数前不需要先清零。
数字电子技术基础习题册答案
第7章 时序逻辑电路【7-1】已知时序逻辑电路如图所示，假设触发器的初始状态均为0。
(1 )写出电路的状态方程和输出方程。
(2) 分别列出X =0和X =1两种情况下的状态转换表，说明其逻辑功能。
(3) 画出X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形。
1J 1KC11J 1KC1Q 1Q 2CPXZ1图解：1．电路的状态方程和输出方程n 1n2n 11n 1Q Q Q X Q +=+n 2n 11n 2Q Q Q ⊕=+ CP Q Q Z 21=2．分别列出X =0和X =1两种情况下的状态转换表，见题表所示。
逻辑功能为 当X =0时，为2位二进制减法计数器；当X =1时，为3进制减法计数器。
3．X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形如图(b)所示。
题表Q Q Z图(b)【7-2】电路如图所示，假设初始状态Q a Q b Q c =000。
(1) 写出驱动方程、列出状态转换表、画出完整的状态转换图。
(2) 试分析该电路构成的是几进制的计数器。
Q c图解：1．写出驱动方程1a a ==K J ncn a b b Q Q K J ⋅== n b n a c Q Q J = n a c Q K = 2．写出状态方程n a 1n a Q Q =+ n a n a n a n a n c n a 1n b Q Q Q QQ Q Q +=+ nc n a n c n b n a 1n b Q Q Q Q Q Q +=+3．列出状态转换表见题表，状态转换图如图(b)所示。
图7.2(b)表7.2状态转换表CP na nbc Q Q Q 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 16 0 0 0n4．由FF a 、FF b 和FF c 构成的是六进制的计数器。
【7-3】在二进制异步计数器中，请将正确的进位端或借位端（Q 或Q ）填入下表解：题表7-3下降沿触发 由 Q 端引出进位 由Q 端引出借位触发方式 加法计数器 减法计数器上升沿触发 由Q 端引出进位 由Q 端引出借位【7-4】电路如图(a)所示，假设初始状态Q 2Q 1Q 0=000。
电路基础原理数字电路中的组合逻辑与时序逻辑
电路基础原理数字电路中的组合逻辑与时序逻辑数字电路作为电子电路中的重要分支，涉及到了很多基础原理和概念，其中包括组合逻辑和时序逻辑。
这两者在数字电路的设计和实现中起着重要的作用。
在本文中，我们将探索数字电路中的组合逻辑和时序逻辑的基本原理和应用。
一、组合逻辑组合逻辑是指数字电路的输出只依赖于输入的当前状态，而不依赖于输入的之前的历史状态。
组合逻辑电路一般由逻辑门构成，包括与门、或门、非门等。
逻辑门可以根据输入的逻辑状态产生相应的输出。
组合逻辑的设计和实现中，最常见的是使用布尔代数进行逻辑分析和运算。
布尔代数使用逻辑运算符号来表示逻辑关系，如与（AND）、或（OR）、非（NOT）等。
通过对输入信号进行布尔运算，可以得到输出信号的逻辑关系。
组合逻辑电路的设计离不开真值表和卡诺图的运用。
这些工具可以帮助我们实现更高效的电路设计和优化。
组合逻辑的应用非常广泛，比如在计算机的内部电路和逻辑运算中，组合逻辑起到了至关重要的作用。
另外，在数字电子系统中，还有很多设备和模块都是通过组合逻辑来实现控制和数据处理的功能。
二、时序逻辑时序逻辑是指数字电路的输出不仅仅依赖于输入的当前状态，还可能受到输入的历史状态的影响。
时序逻辑电路一般由触发器、计数器、状态机等构成。
触发器是时序逻辑电路的基本单元，可以用来存储和传递信号。
时序逻辑电路的设计和实现中，需要考虑时序关系和时钟信号的影响。
时钟信号被认为是时序逻辑电路中最关键的信号，它用来同步和控制时序逻辑电路的运行。
通过时序逻辑的设计，可以实现更复杂的逻辑功能，如数据存储、状态切换和时序控制等。
时序逻辑的应用广泛存在于数字系统中，比如在计算机的控制和时序同步等方面。
此外，时序逻辑还被广泛应用于通信领域、嵌入式系统和数字信号处理中。
三、组合逻辑和时序逻辑的联系与区别组合逻辑和时序逻辑都是数字电路中重要的概念和技术，它们相互依存，共同构成了数字电路的基础。
组合逻辑是由逻辑门构成的，输出只依赖于当前输入的状态；而时序逻辑则以触发器为基础，能够存储和传递信号，输出受到原始输入和历史输入的共同影响。
时序逻辑设计原理
21
Chapter 7
frequency divider with D f-fs
(frequency, fin) input
DQ CLK Q
(frequency, fout)
output
fout
fin 2
divide-by-2 divider
22
Chapter 7
7、scan flip-flop
the time of active level of S or R must be keeping longer than minimum pulse width, or else the
latch may be go into metastable.
11
Chapter 7
(3) characteristic equation
input, S=R=1).
Q*=J·Q’+K’ ·Q •But, 1s catching and 0s catching
are exist.
29
Chapter 7
1s catching
• C=1， last Q=0 • there be JK=0×, if J changes to 1, then the
2
Chapter 7
Some important concepts
• state and state variable
state : collection of state variable, contain all the
information about the past necessary to account for the circuit’s future behaviors.
数字电路系统设计中英文课件教程 07 时序逻辑电路原理-Sequential Logic Design Principles (1)
metastable 亚稳态
stable
稳态
stable
稳态
7.2 Latches and Flip-Flops (锁存器与触发器)
—— The Basic Building Blocks of most Sequential Circuits. (大多数时序电路的基本构件)
Clock Frequency: The Reciprocal of the Clock Period
(时钟频率：时钟周期的倒数。）
Clock Tick: The First Edge of Pulse in a clock period or sometimes the period itself.
DIGITAL SYSTEM DESIGN
ESHINE
eshine.li@
Chapter 7 Sequential Logic Design Principles ( 时序逻辑设计原理 )
Latches and Flip-Flops (锁存器和触发器 ) Clocked Synchronous State-Machine Analysis (同步时序分析) Clocked Synchronous State-Machine Design (同步时序设计)
Basic Concepts (基本概念)
Sequential Logic Circuit （时序逻辑电路） Clock Period: The Time between Successive transitions in the same direction.
(时钟周期：两次连续同向转换之间的时间。）
Latches（锁存器）
数字电路 第七章 时序逻辑电路
/0 001
/0
010 /0
101
100 /1 /0
011
结论:该电路是一个同步五进制( ⑥ 结论:该电路是一个同步五进制(模5)的加 法计数器,能够自动启动, 为进位端. 法计数器,能够自动启动,C为进位端.
§7.3 计数器
7.3.1 计数器的功能和分类
1. 计数器的作用
记忆输入脉冲的个数;用于定时,分频, 记忆输入脉冲的个数;用于定时,分频,产 生节拍脉冲及进行数字运算等等. 生节拍脉冲及进行数字运算等等.
1 0 1 0 1 0 1 0
3. 还可以用波形图显示状态转换表. 还可以用波形图显示状态转换表.
CP Q0 Q1 Q2
思考题: 思考题:试设计一个四位二进制同步加法计数 器电路,并检验其正确性. 器电路,并检验其正确性.
7.3.4 任意进制计数器的分析
例:
Q2 J2 Q2 K2 Q1 J1 Q1 K1 Q0 J0 Q0 K0
第七章 时序逻辑电路
§7.1 概述 §7.2 时序逻辑电路的分析方法 §7.3 计数器 §7.4 寄存器和移位寄存器 §7.5 计数器的应用举例
§7.1Байду номын сангаас概述
在数字电路中, 在数字电路中,凡是任一时刻的稳定 输出不仅决定于该时刻的输入,而且还和 输出不仅决定于该时刻的输入,而且还和 电路原来的状态有关者 电路原来的状态有关者,都叫做时序逻辑 电路,简称时序电路 时序电路. 电路,简称时序电路. 时序电路的特点:具有记忆功能. 时序电路的特点:具有记忆功能.
下面将重点 讨论蓝颜色 电路—移位 电路 移位 寄存器的工 寄存器的工 作原理. 作原理. D0 = 0 D1 = Q0 D2 = Q1 D3 = Q2
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Q2* = Q1·Q3’·A’ + Q1·Q3·A + Q1·Q2·B
= (Q1·Q3’·A’ + Q1·Q3·A)·(Q2’+Q2) + Q1·Q2·B
= (Q1·Q3’·A’ + Q1·Q3·A)·Q2’ + (Q1·Q3’·A’ + Q1·Q3·A + Q1·B)·Q2
K2 = (Q1·Q3’·A’ + Q1·Q3·A + Q1·B)’
激励方程
D2 = Q1·Q3’·A’ + Q1·Q3·A + Q1·Q2·B
D3 = Q2’·Q3’·A + Q1·A
D3
思考：最小成本法D3＝？
D1 = Q2’·Q3’ + Q1
激励方程
D2 = Q1·Q3’·A’ + Q1·Q3·A + Q1·Q2·B
D3 = Q2’·Q3’·A + Q1·A
Q1=0 10 d
11
Q1=1 10
0
1
1
1
1
1
1
0
最小成本，未用状态作为无关项 D2 = Q1·Q3’·A’ + Q3·A+ Q2·B
D1 = Q2’·Q3’ + Q1 D2 = Q1·Q3’·A’ + Q1·Q3·A + Q1·Q2·B
D1
思考：最小成本法D1＝？
D1 = Q2’·Q3’ + Q1
选择复位时容易进入的状态作为初始状态
使每次转移时要发生改变的状态变量数最小化
使一组相关状态中不变化的状态变量数最大化 发现和利用问题描述中的对称性 将状态变量组分解为有明确含义的位或字段，相对 于状态机的输入效果或者输出特性 可以使用多余最小值的状态变量数（便于分解） 未用状态的考虑
0
0 0 0
0
0 0 0
0
0 0 0
AB
Q2Q3
00 01 11
00 01 11 10 1 0 0 1 0 1 0 1 1 0 1 1
Q1=1 10
1
1
1
0
输出方程：Z = Q1·Q2
D2 AB 00 01 11 10 Q2Q3
00 0 01 0 11 0 Q1=0 10 0
最小冒险，未用状态初始状态
S
IDLE
转移表达式
H’·L’·R’ L·H’·R’ R·H’·L’ H+L·R H’·R’ H+R H’·R’ H+R 1 H’·L’ H+L
S*
IDLE L1 R1 LR3 L2 LR3 L3 LR3 IDLE R2 LR3 R3 LR3 IDLE IDLE
Q2*Q1*Q0*
0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 0
R3
1 H’·L’
H+L
R1
1 H’·L’ H+L
R2
1、构造状态图
2、状态编码
IDLE L1 L2 L3 R1 R2 R3 LR3 Q2Q1Q0 0 0 0 0 0 1 0 1 1 0 1 0 1 0 1 1 1 1 1 1 0 1 0 0
3、得到转移列表 P427
合理的状态赋值
1、构造状态图
P408
例: 设计一个具有2个输入（A、B），1个输出（Z） 的时钟同步状态机，Z为1的条件是：
在前2个脉冲触发沿上，A的值相同 或者
从上一次第1个条件为真起，B的值一直为1
1、构造状态转换表
S 初始状态 INIT A上捕获一个0 A0 A上捕获一个1 A1 A上连续两个0 OK0 A上连续两个1 OK1 00 01
方法二
利用状态转移表和激励表得到激励方程
功能表 J K Q 激励表 Q Q* J K
0 0 1 1
0 保持 1 清0 0 置1 1 翻转
0 0 1 1
0 1 0 1
0 1 d d
d d 1 0
方法一:利用状态方程和特征方程设计
J-K触发器特征方程：Q* = J·Q’ + K’·Q Q1* = Q2’·Q3’ + Q1 状态方程 Q2* = Q1·Q3’·A’ + Q1·Q3·A + Q1·Q2·B Q3* = Q2’·Q3’·A + Q1·A J1 = Q2’·Q3’ K1 = 0 Q1* = Q2’·Q3’ + Q1 = Q2’·Q3’·(Q1’+Q1) + Q1 = Q2’·Q3’·Q1’+ Q2’·Q3’·Q1 + Q1
AB 11 10
Z
A0 OK0
A0
A0 OK0
A0
A1
A1
A1
A1
0
0 0 1 1
OK1 OK1
OK0 OK0 OK1B A1 A0 OK0B OK1 OK1
因B而OK，A为1 OK1B
状态含义
A0 OK0B OK1 OK1
S*
1
1
因B而OK，A为0 OK0B OK0 OK0 OK1B A1
方法二:利用激励表进行J-K触发器设计
Q1Q2Q3 000 100 101 110 111 AB 00 100 01 100 110 100 110 11 101 10 101 101 Z 0 0 0 1 1
1d,0d,0d 1d,0d,0d 1d,0d,1d 1d,0d,1d
d0,1d,0d d0,1d,0d d0,0d,1d d0,0d,1d
1、构造状态图 无二义性的
IDLE：全灭 L1：左边1个灯亮 L2：左边2个灯亮 L3：左边3个灯亮 R1：右边1个灯亮
H’·L’·R’ L3
L2 1 1
L1
1 L·H’·R’ L 1
IDLE
1 R R·H’·L’
H+L·R H
LR3
R2：右边2个灯亮
R3：右边3个灯亮 LR3：全亮
R3
1 R2 1
雷鸟车尾灯
输入：左转L、右转R、应急闪烁H（hazard）、时钟 输出：控制6个灯亮或灭 —— 可以完全由状态控制
LC
LB
LA
RA
RB
RC
直接利用状态控制输出 输 出 IDLE：全灭 L1：左边1个灯亮 L2：左边2个灯亮 L3：左边3个灯亮 R1：右边1个灯亮
状态
R2：右边2个灯亮
R3：右边3个灯亮 LR3：全亮
利用卡诺图化简，教材P418
Q1Q2Q3 000 100 101 110 111 AB 00 01 11 10 100 100 101 101 1d,0d,0d 1d,0d,0d 1d,0d,1d 1d,0d,1d 110 110 101 101 d0,1d,0d d0,1d,0d d0,0d,1d d0,0d,1d 100 100 111 111 d0,0d,d1 d0,0d,d1 d0,1d,d0 d0,1d,d0 110 110 111 101 d0,d0,0d d0,d0,0d d0,d0,1d d0,d1,1d 100 110 111 111 d0,d1,d1 d0,d0,d1 d0,d0,d0 d0,d0,d0 J1K1 , J2K2 , J3K3 Q1*Q2*Q3* Z 0 0 0 1 1
d0,0d,d1 d0,0d,d1 d0,1d,d0 d0,1d,d0 d0,d0,0d d0,d0,0d d0,d0,1d d0,d1,1d d0,d1,d1 d0,d0,d1 d0,d0,d0 d0,d0,d0
110 1Байду номын сангаас0
101 111
111 101
110
111 111
100
110
111
J1K1 , J2K2 , J3K3 Q1*Q2*Q3*
3
8!
OK0
OK0
单热点的
A1 OK1
A1 A1
0 1 1
A上捕获一个1 A1 A0 最简单的 分解的 OK，A值为1 OK1
000 100
A0
OK1 OK1 0 准单热点的 OK1 OK1
OK0 OK0 A0 OK0
101
110 111
S*
真的需要一一尝试吗？合理的状态赋值（P412）
合理的状态赋值
101 A1
OK0 110 OK1 111
100 A0
100 A0
OK1 OK1 111 111
OK1 101 111 A1 111 OK1 OK1 111
0
1 1
Z,D1,D2,D3
使用D触发器
OK0 OK0 110 110 100 OK0 A0 110
Q1*Q2*Q3* D1 D2 D3 S*
转移/激励表
4、根据状态表和状态编码构造转移/输出表
Q1Q2Q3 S 5个“输入”变量： AB 00 100 A0 OK0 110 01 100 A0 11 101 A1 10 101 A1 101 A1 Z 0 0
A,B,Q1,Q2,Q3
4个“输出”变量：
INIT 000 100 A0
OK0 A1 110 101
= Q2’·Q3’·Q1’ + Q1
利用状态方程和特征方程设计
J-K触发器特征方程：Q* = J·Q’ + K’·Q Q1* = Q2’·Q3’ + Q1 状态方程 Q2* = Q1·Q3’·A’ + Q1·Q3·A + Q1·Q2·B Q3* = Q2’·Q3’·A + Q1·A J1 = Q2’·Q3’ K1 = 0 J3 = Q2’·A + Q1·A K3 = Q1’ + A’ Q3* = Q2’·Q3’·A + Q1·A = Q2’·Q3’·A + Q1·A·(Q3’+Q3) = (Q2’·A + Q1·A)·Q3’+ Q1·A·Q3