TTL门电路和集电极开路门
TTL门电路和集电极开路门(基础知识复习)
2008-07-14 20:42
双极性数字集成电路中应用最广的为TTL电路
（Transister-Transister-Logic的缩写）
TTL反相器的电路结构和工作原理
一、电路结构
TTL反相器电路结构如图2.4.1示，由三部分组成：T1、R1，D1构成的输入级；T2、R2、R3组成的倒相级，T4、T5、D2、R4组成输出级。
输入端和输出端都是三极管结构。
设电源电压Ec=+5v， A,B输入信号的高、低电平分别为：VIH=3.4v，VIL=0.2v，PN结的开启电压为VoN=0.7v。
1. A为低电平时，T1的发射结导通，并将T1的集电极电位钳在VIL+VoN=0.9v，由于T1的集电极回路电阻为R2和T2的b-c结反向电阻之和，阻值非常大?，所以T1工作在深度饱和区，Vces1 ~= 0。
显然，T2的发射结不导通，T2截止，Vc2为高电平，Ve2为低电平，使T5截止，故 R2上的压降很小，Vc2~=Vcc，T4管导通。
因此，输出为高电平VOH=3.6v。
??
2. 当输入信号为高电平VIH=
3.6v，假设暂不考虑T1管的集电极支路，则T1管的发射结均应导通，可能使Vb1=VIH+0.7=
4.3v。
但是，由于Vcc经R1作用于T1管的集电极、T2和T5管的发射结，使三个PN结必定导通，Tb1=Vbc1+Vbe2+Vbe5=2.1v，使T1管的所有发射结均反偏，T1管处于截止工作状态，T1、T2和T5管饱和导通，Vo=VoL=Vces5=0.3v，
Vc2=Vces2+Vbe5=0.3+0.7=1v，T4管截止。
综上所述，TTL非门输入端输入低电平，输出即为高电平；当输入端输入高电平时，输出为低电平，实现了非逻辑功能.
什么是OC门？什么是OD门？
匠人手记
什么是集电极开路（OC）？
我们先来说说集电极开路输出的结构。
集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为"0"时，输出也为"0"）。
对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极C跟发射极E之间相当于断开），所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。
我们将图1简化成图2的样子。
图2中的开关受软件控制，“1”时断开，“0”时闭合。
很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。
而当开关断开时，则输出端悬空了，即高阻态。
这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
再看图三。
图三中那个1K的电阻即是上拉电阻。
如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭和时电阻为0（方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0。
如果开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1K电阻上的压降也为0，所以输出端的电压就是5V了，这样就能输出高电平了。
但是这个输出的内阻是比较大的（即1KΩ），如果接一个电阻为R的负载，通过分压计算，就可以算得最后的输出电压为5*R/(R+1000)伏，即5/(1+1000/R)伏。
所以，如果要达到一定的电压的话，R就不能太小。
如果R真的太小，而导致输出电压不够的话，那我们只有通过减小那个1K的上拉电阻来增加驱动能力。
但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。
如果我们将一个读数据用的输入端接在输出端，这样就是一个IO口了（51的IO口就是这样的结构，其中P0口内部不带上拉，而其它三个口带内部上拉），当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于P0口来说，就是高阻态了。
什么是漏极开路（OD）？
对于漏极开路（OD）输出，跟集电极开路输出是十分类似的。
将上面的三极管换成场效应管即可。
这样集电极就变成了漏极，OC就变成了OD，原理分析是一样的。
另一种输出结构是推挽输出。
推挽输出的结构就是把上面的上拉电阻也换成一个开关，当要输出高电平时，上面的开关通，下面的开关断；而要输出低电平时，则刚好相反。
比起OC 或者OD来说，这样的推挽结构高、低电平驱动能力都很强。
如果两个输出不同电平的输出口接在一起的话，就会产生很大的电流，有可能将输出口烧坏。
而上面说的OC或OD输出则不会有这样的情况，因为上拉电阻提供的电流比较小。
如果是推挽输出的要设置为高阻态时，则两个开关必须同时断开（或者在输出口上使用一个传输门），这样可作为输入状态，AVR 单片机的一些IO口就是这种结构。
晶体管-晶体管逻辑门(TTL)
TSL门中控制端E除高电平有效外，还有为低电平有效的，
三态门，是指逻辑门的输出除有高、低电平两种状态外， 还有第三种状态——高阻状态（或称禁止状态）的门 电路，简称TSL (Tristate Logic)门。
＋UCC
R1
R3
D
R5 T3
E
T4
A
T1
T2
YBT5源自R2R4(a)
A
&
Y
B
EN
E (b)
A
输出除高电平、低电平之外，还 有一个高阻状态，故将这种电路 称为三态输出门，简称TSL
（Three State Logic）门。
高低电电平平使使能能三三态态门门符符号号
E为控制端或称使能端。
当E＝1时，二极管D截止，TSL门与TTL门功能一样：
Y AB
当E＝0时，T1
T2、T5截止，
同时, 通过二极管D使T3基极电位钳制在１V左右，致使T4 也截止。这样T4、T5都截止，输出端呈现高阻状态。
晶体管-晶体管逻辑门(TTL) 2．4．1 TTL与非门 2．4．2 其它TTL门电路
或非门、与或非门、与门、或门、异或门、三态门、 集电极开路门（OC门） 。
1、TTL或非门 2、集电极开路TTL门（OC门）
在实际使用中，可直接将几个逻辑
门的输出端相连，这种输出直接相
连，实现输出与功能的方式称为线
与。实现线与功能的电路。即
A
Y = Y 1 ·Y 2
B
但是普通TTL与非门的输出端是不
允许直接相连的， 因为当一个门 C
的输出为高电平（Y1），另一个为 低电平（Y2）时， 将有一个很大
D
的电流从UCC经T3到R4，到导通门
TTL逻辑门电路
TTL逻辑门电路原文TTL逻辑门电路以双极型半导体管为基本元件，集成在一块硅片上，并具有一定的逻辑功能的电路称为双极型逻辑集成电路，简称TTL逻辑门电路。
计算机/外设下面首先讨论基本的BJT反相器的开关速度不高的原因，再讨论改进的TTL反相器和TTL逻辑门电路。
一、基本的BJT反相器的动态性能BJT开关速度受到限制的原因主要是由于BJT基区内存储电荷的影响，电荷的存进和消散需要一定的时间。
考虑到负载电容CL的影响后基本反相器将成为如下图所示的电路。
图中CL包含了门电路之间的接线电容以及门电路的输进电容。
当反相器输出电压vO由低向高过渡时，电路由VCC通过Rc对CL充电。
当vO由高向低过渡时，CL又将通过BJT放电。
这样，CL的充、放电过程均需经历一定的时间，这必然会增加输出电压vO 波形的上升时间和下降时间。
特别是CL充电回路的时间常数RcCL较大时，vO 上升较慢，即增加了上升时间。
基于器件内部和负载电容的影响，导致基本BJT反相器的开关速度不高。
寻求更为实用的TTL电路结构，是下面所要讨论的题目。
二、TTL反相器的基本电路由前面的分析已知，带电阻负载的BJT反相器，其动态性能不理想。
在保持逻辑功能不变的条件下，可以另外增加若干元器以改善其动态性能，如减少由于BJT基区电荷存储效应和负载电容所引起的时延。
这需改变反相器输进电路和输出电路的结构，以形成TTL反相器的基本电路。
下图就是一个TTL反相器的基本电路。
该电路由三部分组成：由三极管T1组成电路的输进级；由T3、T4和二极管D组成输出级；由T2组成的中间级作为输出级的驱动电路，将T2的单端输进信号vI2转换为互补的双端输出信号vI3和vI4，以驱动T3和T4。
1.TTL反相器的工作原理这里主要分析TTL反相器的逻辑关系,并估算电路中有关各点的电压，以得到简单的定量概念。
(1)当输进为高电平，如vI=3.6V时，电源VCC通过Rbl和T1的集电结向T2、T3提供基极电流，使T2、T3饱和，输出为低电平，如vO=0.2V。
集电极开路TT门(OC门)
集电极开路TTL门（OC门）⑴TTL与非门输出端并联后出现的问题在实际应用与非门时，某些场合希望能将多个门的输出端连在同一根导线上。
在数字系统中，称公共导线为总线（BUS）,为传输各门信息的公共通道。
但是对于推拉输出的TTL与非门，当各个门的输出不是相同的逻辑状态时不能这样使用。
有两个推拉输出的TTL与非门，若在一个门输出为高电平（即该门关门），另一个门输出为低电平（即该门开门）时，图1 两个TTL与非门输出端直接相连的错误接法将两个门的输出端并联成图1所示电路。
由于在具有推拉式输出级的电路中，无论输出是高电平还是低电平，输出电阻都很小，输出端并接后将有很大的电流i同时流过两个门的输出级，该电流远远超过了与非门的正常工作电流，足以使V3、V4 过载而损坏，更为严重的是并联后的输出电压既非逻辑1亦非逻辑0，这种不确定状态是不允许出现的。
因此，推拉输出的TTL与非门输出端是不允许并联使用的。
⑵集电极开路的与非门结构和符号避开低阻通路，把输出级改为集电极开路的结构就可以解决推拉输出的TTL与非门的输出不允许接至同一总线上的问题。
如图2（a）所示，这种门称为集电极开路的与非门（OC门）。
它与推拉输出的与非门的区别是用外接电阻RC代替R4、V3、VD3，电源VC与VCC可以不是同一个。
这种门电路在工作时需要外接负载电阻和电源。
只要电阻的阻值和电源电压的数值选择得当，就能够做到既保证输出的高、低电平符合要求，输出端三极管的负载电流又不过大。
图2 TTL开路门（a）电路结构；（b）符号。
当几个OC门的输出端相连时，一般可共用一个电阻RC和电源VC，如图3(a)、（b）分别给出它们的符号和电路结构。
图3 OC门的线与连接图4 OC门上拉电阻的计算图3中Y1输出高电平，Y2输出低电平时，负载电流同样会通过RC 流向Y2的输出管V4。
但可以把外接电阻RC选得足够大，使得电流很小，确保Y1的输出管能可靠饱和，输出Y为低电平。
TTL门电路简单小结
TTL门电路简单⼩结以基集b和发射极e之间的发射结作为输⼊回路。
以集电极c和发射极e之间的回路作为输出回路。
V ON为开启电压。
硅三极管的开启电压V ON为0.5~0.7V，锗三极管的开启电压V ON为0.2~0.3V。
V BE为输⼊电压，i B为输⼊电流。
V CE为输出电压，i C为输出电流。
集电极电流i C不仅受V CE 影响，还受基极电流i B影响。
输出特性曲线分三个区：1、曲线右边的⽔平部分为放⼤区（线性区），特点是：i C随i B成正⽐变化，⼏乎不受V CE变化的影响。
2、靠近纵轴部分为饱和区，特点是：i C不随i B贝塔的⽐例增加，⽽是趋向饱和。
硅三极管饱和区的V CE值约为0.6~0.7V，深度饱和状态下的饱和压降在0.2V以下。
3、i B的⼀条输出特性曲线以下的区域为截⾄区。
截⽌区特点是i C⼏乎为0.双极型三极管的基本开关电路当V I=0，或者V I当V I>V ON时，三极管导通状态，输出电压为低电平V OL.硅三极管的深度饱和压降为0.3V，V CE（sat）饱和导通压降。
R CE（sat）饱和导通内阻。
锗三极管的深度饱和压降为0.1V 综上述，保证当V I=V IL时V BEV I=V IH时i B>I BS，三极管⼯作在深度饱和状态，相当于开关接通,在开关电路的输出端V O=V OL输出低电平。
则Y=Aˊ则三极管的c-e间就相当于⼀个受V I控制的开关。
晶体管⼯作在放⼤状态的外部条件是发射结正向偏置,且集电节反向偏置.PN结加正向电压时,空间电荷区将变窄.(幻灯⽚第114张和115张不明⽩).稳压管的稳压区是其⼯作在反向击穿.β=⊿i C/⊿i B ,β是交流电流的放⼤系数。
α=β/(1+β)当三极管截⽌时,发射结反偏,i C=0,相当于开关断开;当三极管饱和时,发射结正偏,V CE=V CE（sat）≈0.相当于开关闭合.图3.5.10 TTL反相器的TTL反相器的电压的传输特性1、 A~B 段：截⽌区：V I <0.6V, V B1<1.3VT 1导通，T 2，T 5截⽌，T 4导通→V OH =V CC —V R2—V BE4—V D2=3.4V 。
第三章TTL门电路讲解
5
IB2 80uA
三极管工作在饱和状态的电流条件为：
4
3
放大区 IB1 40uA
2
IB＞ IBS 电压条件为：
发射结正 0 截止区
集电结正偏：VBC 0,VB VC
0
2468
VCE /V
截止区：IC接近零的区域，IB=0的曲线的下方。
放大区：IC平行于VCE轴的区域，曲线基本 平行等距。 IC IB
T2、T2′截止， T5截止 ， T4导通 Y=1
Y=(A+B) ′
其他类型的TTL门电路
1、其他逻辑功能的门电路
1
0
0
1
A=B=1 T2、T5导通， T4截止 Y=0
C=D=1 T2 ′ 、T5导通， T4截止 Y=0
1
0
仅当A、B和C、D每组输
入都不同时为1
1
0
0
(例A=0B=1C=1D=0， T2、T2′截止，T5截止，T4 导通)
线性区
饱和区 转折区（CD）
中点的输入电压称为
阈值电压(门槛电压)VTH
饱和区 (DE)
截止区（AB） VI =0 T2、T5截止， T4导通 VO=1
线性区（BC） VI升高 T2导通， T5截止 VO降低
转折区（CD） VI=1
v
T2、T5导通
VO=0
中点的输入电压VTH
称为阈值电压（门槛电压）
的输出电平，并说明电路参数的设计是否合理。
vB vI vI VEE R1 (vI vI 8 3.3)V
R1 R2
13.3
RB R1 R2 3.310 2.5 KΩ
R1 R2 3.3 10
2.4 TTL门电路
截止区 线性区
uI
R1 4k T1
R2 R4 6k 130 T3 T2 D R3 1k
+VCC
uo
T5
转折区
饱和区
阈值电压U 门槛电平） 阈值电压UTH（门槛电平） UOFF 通常U 通常UTH≈1.4V 在保证输出为额定低电平的条件下， 在保证输出为额定低电平的条件下，允许的最小输入高电 平的数值，称为开门电平U 平的数值，称为开门电平UON。 UON ≥ 1.8V 在保证输出为额定高电平的条件下， 在保证输出为额定高电平的条件下，允许的最大输入低电 平的数值，称为关门电平 称为关门电平U 平的数值 称为关门电平UOFF。 UOFF ≤ 0.8V
0
图 推拉式输出级并联的情况
其次，在采用推拉式输出级的门电路中，电 源一经确定（通常规定为5V），输出的高电平也 就固定了（不可能高于电源电压5V），因而无法 满足对不同输出高电平的需要。 集电极开路门（简称OC门）就是为克服以上 局限性而设计的一种TTL门电路。
1．集电极开路门的电路结构 (1)电路结构：输出级是集电极开路的。 (2)逻辑符号：用“◇”表示集电极开路。 ◇ 集电极 开路
逻辑电平关系
A/V B/V Y/V
0.3 0.3 3.6 3.6 0.3 3.6 0.3 3.6 3.6 3.6 3.6 0.3 正逻辑
A B
0 0 1 1 0 1 0 1
Y
1 1 1 0
逻辑关系
Y = A• B
三、 TTL与非门的电气特性及参数 与非门的电气特性及参数
1.电压传输特性：uO与uI的关系曲线 电压传输特性： 电压传输特性
2.4.1 TTL与非门 与非门
反相器(非门 一、TTL反相器 非门 反相器 非门)
TTL集成门电路
TTL集成门电路⼀、TTL集成门电路的结构1.总体结构所谓TTL就是transistor transistor logic，就是说是由晶体管和晶体管之间构成电路。
2. TTL集成门电路典型输⼊级形式1）⼆极管与门输⼊2）⼆极管或门输⼊3）单发射级输⼊跟随输⼊的同相关系钳位⼆极管VD：左下⾓并有⼆极管，既抑制输⼊端可能出现的负极性⼲扰脉冲，⼜可以防⽌输⼊电压为负时，VT的发射极电流过⼤，起保护作⽤。
电路中经常有⼲扰信号，当A端出现了⼀个⽐较⼤的负极性脉冲的⼲扰信号，假设有-20V，那么压降Vcc-(-20V)就有25V了，晶体管的发射结会烧坏。
然鹅并联⼆极管之后，由于⼆极管电阻很⼩会迅速导通，将A点电压钳位在-0.7V.4）多发射级输⼊3. TTL集成门电路典型中间级形式1）单变量分相器三极管基极输⼊，发射极和集电极作为输出。
A=0.3V，三极管截⽌，F1=Vcc=12V，F2=0V.A=3.0V，三极管导通，F2=3.0-0.7=2.3V；F1-F2范围是0.1~0.3V，F1是2.4~2.6V.F1称为反相输出端，F2称为同相输出端。
2）两个变量相或的分相器两个三极管的基极分别作为输⼊，发射极相连，集电极相连作为两个输出3）多个变量相或的分相器4. TTL集成门电路典型输出级形式1）图腾柱输出电路A’为⾼电平，A为低电平，VT1导通，VT2截⽌，Vo=A'-0.7-0.7为⾼电平；A 为⾼电平，A'为低电平，VT2导通，饱和导通，VT1截⽌，Vo是ce间压降，约为0.1~0.3V，为低电平；所以结论就是 —— 输出和A'（前提：A’是上⾯的变量）⼀致。
VD这个⼆极管作⽤，使得VT1⾄少要1.4V才能导通，保证了只有⼀管导通的可靠性，在下⾯TTL⾮门（反相器）那⾥还有说明。
2）图腾柱和复合管输出电路3）集电极开路（OC）门输出电路4）三态（TS）门输出电路⼆、⼏种典型的TTL集成复合门电路1. TTL⾮门（反相器）分析：由上⾯单个的分析（翻到上⾯回忆⼀下.......），输⼊级是跟随的，A是低电平，集电极输出低电平A；A是⾼电平，集电极输出⾼电平A。
电路实验TTL集电极开路门与
二.实验原理
2.三态门
A﹠
B
EN
Y
EN 1 Y AB
A﹠
Y B
EN 0
EN
Y AB
• 控制端（使能端）
• 当控制端加有效电平， 为工作态，输出为0或1 。
• 当控制端加无效电平时 ，三态门的输出端呈高 阻态。
二.实验原理
• 三态门的基本用途是实现总线传输，逻辑功能表。
输出
EN1 EN2 EN3
74LS01
三.实验内容
2. 三态门的应用——实现总线传输
用三态门74LS125设计一个二路信号总线传输电路（要求自 己画出电路）。 74LS125为四总线缓冲门，使能端是低电平有效，引脚排列 图见附录。 1）静态实验 ①输入A1、A2、EN 1、EN 2 分别接至数据开关， ②输出Y接指示灯， ③在不同输入状态下，观察指示灯，将实验结果填入表2—3 中。
OC门主要应用
线与 电平转换 总线传输
三态门主要应用：总线传输
二.实验原理 1.TTL集电极开路门（OC门）
OC门的逻辑符号和使用方法。 外接电源 Vc'c :5~15V 集电极负载电阻RC
二.实验原理
1）实现线与：
电路图
可用集电极开路与非门实 现线与（即与或非逻辑功 能）
Y A1 A2 B1B2 A1 A2 B1B2
TTL集电极开路门与 三态门
一. 实验目的
1．掌握TTL集电极开路门（OC门）的逻辑功能 和应 用。
2．了解集电极开路门外接集电极负载电阻RC的 数值 选择方法。
3．掌握TTL三态门（TS门）的逻辑功能和应用 。
二.实验原理
• 集电极开路门和三态门是两种特殊的TTL门 电路，它们允许输出端并接在一起使用。
oc门和三态门实验
oc门和三态门实验
TTL三态门和OC门（也可以称为集电极开路门或漏极开路门）都是集成电路门电路的输出类型，它们之间的主要区别在于输出电压的处理方式和用途。
TTL三态门：
TTL三态门是一种具有三个工作状态的门电路，即高电平、低电平和高阻态。
在高阻态时，输出晶体管是断开的，因此输出端对地和电源电压来说都是高阻抗的，即相当于输出端与输入端完全断开。
这种门电路通常用于多路复用和双向总线应用，以及需要避免线与（线路上的电位冲突）的应用。
OC门：
OC门是一种具有推挽输出的门电路，其输出晶体管在饱和时具有较低的电阻，使得输出电压可以接近电源电压。
与TTL三态门不同的是，OC门的输出端在饱和时是低阻抗的。
因此，OC门通常用于需要高电流输出的应用，如驱动LED、电机等。
此外，OC门还可以通过将多个门的输出并联起来，实现“线与”逻辑。
在这种配置下，当所有门的输出都为高电平时，输出为低电平；而当至少一个门的输出为低电平时，输出也为低电平。
这种特性在实现多路复用、解码器等功能时非常有用。
总结来说，TTL三态门和OC门的主要区别在于输出电路的处理方式和用途。
TTL三态门适用于需要高阻态的三态输出的应用，如多路复用和双向总线；而OC门适用于需要高电流输出的应用，如驱
动LED、电机等，并可以通过并联实现“线与”逻辑。
TTL门电路和集电极开路门
TTL门电路和集电极开路门(基础知识复习2008-07-14 20:42双极性数字集成电路中应用最广的为TTL电路（Transister-Transister-Logic的缩写）TTL反相器的电路结构和工作原理一、电路结构TTL反相器电路结构如图2.4.1示，由三部分组成：T1、R1，D1构成的输入级；T2、R2、R3组成的倒相级，T4、T5、D2、R4组成输出级。
输入端和输出端都是三极管结构。
设电源电压Ec=+5v， A,B输入信号的高、低电平分别为：VIH=3.4v，VIL=0.2v，PN结的开启电压为VoN=0.7v。
1. A为低电平时，T1的发射结导通，并将T1的集电极电位钳在VIL+VoN=0.9v，由于T1的集电极回路电阻为R2和T2的b-c结反向电阻之和，阻值非常大?，所以T1工作在深度饱和区，Vces1 ~= 0。
显然，T2的发射结不导通，T2截止，Vc2为高电平，Ve2为低电平，使T5截止，故 R2上的压降很小，Vc2~=Vcc，T4管导通。
因此，输出为高电平VOH=3.6v。
??2. 当输入信号为高电平VIH=3.6v，假设暂不考虑T1管的集电极支路，则T1管的发射结均应导通，可能使Vb1=VIH+0.7=4.3v。
但是，由于Vcc经R1作用于T1管的集电极、T2和T5管的发射结，使三个PN结必定导通，Tb1=Vbc1+Vbe2+Vbe5=2.1v，使T1管的所有发射结均反偏，T1管处于截止工作状态，T1、T2和T5管饱和导通，Vo=VoL=Vces5=0.3v，Vc2=Vces2+Vbe5=0.3+0.7=1v，T4管截止。
综上所述，TTL非门输入端输入低电平，输出即为高电平；当输入端输入高电平时，输出为低电平，实现了非逻辑功能.什么是OC门？什么是OD门？匠人手记什么是集电极开路（OC）？我们先来说说集电极开路输出的结构。
集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为"0"时，输出也为"0"）。