集电极开路门与三态输出门的应用
集电极开路门与三态输出门的应用
三、实验内容
1. OC门的特性及其应用
① 用OC门74LS03验证 OC门的“线与”功能。 通过K1K2设置AB改变第1个与非门输出，通过K3K4设置CD改
变第2个与非门输出，观测两个与非门输出并联信号（当 VL=5V时可用实验箱逻辑电平指示）。 RL为1kΩ时，输出F的表达式：
FAB C D A BCD
② 验证OC门74LS03的特性， 输入 A 、B接逻辑电平输出信号，输 出端Y接直流电压表。VCC2接 +5V,电阻为4.7K, 观测输出与输入 信号的逻辑关系，如果去掉R, 观 测输出信号的变化。VCC2改接 +15V， 检测输出信号的高电平 和低电平电压。
③测量上拉电阻的取值（选作）
OC门上拉电阻过大，高电平输 出电流小;上拉电阻过小，低电平 输出电流小, 当OC门高电平和低 电平负载固定值时，通过实验测 量出上拉电阻的取值范围。
多个三态输出门可并联构成一条总线，但必有控制使能
端电路，在任一时刻只能有一个三态输出门使能有效，其
他都无效。总线的信号由有效的三态输出门输入确定。
控制端 、三态门的输入A 、B接 逻辑电平输出信号，输出端Y接逻辑 电平显示电路，观测输出与输入及
控制信号的逻辑关系。
控制端 接1kHz(100kHz)信号，一 个三态门的输入A接100kHz(1MHz) 信号，另一个三态门B的输入接 10kHz(500KHz)信号,用示波器观察
输出Y与控制端 的波形。
三态门TL Gate）
输出门 电路结构
输出特性
应用
普通的 TTL门 OC门
三态门
推拉式输出电 路
集电极开路门
（内部输出管集电 极没接其他电路）
有控制两开关 管都不导通电 路
集电极开路、漏极开路、推挽、上拉电阻、弱上拉、三态门、准双向口
集电极开路、漏极开路、推挽、上拉电阻、弱上拉、三态门、准双向口集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路；左边的三极管为反相之用，使输入为“0”时，输出也为“0”。
对于图 1，当左端的输入为“0”时，前面的三极管截止，所以5v电源通过1k电阻加到右边的三极管上，右边的三极管导通；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止。
我们将图1简化成图2的样子，很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。
而当开关断开时，则输出端悬空了，即高阻态。
这时电平状态未知，如果后面一个电阻负载到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
图3中那个1k的电阻即是上拉电阻。
如果开关闭合，则有电流从1k电阻及开关上流过，但由于开关闭和时电阻为0（方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0。
如果开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1k 电阻上的压降也为0，所以输出端的电压就是5v了，这样就能输出高电平了。
但是这个输出的内阻是比较大的——即1k，如果接一个电阻为r的负载，通过分压计算，就可以算得最后的输出电压为5*r/(r+1000)伏，所以，如果要达到一定的电压的话，r就不能太小。
如果r 真的太小，而导致输出电压不够的话，那我们只有通过减小那个1k的上拉电阻来增加驱动能力。
但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值。
另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。
如果我们将一个读数据用的输入端接在输出端，这样就是一个IO口了，51的IO口就是这样的结构，其中P0口内部不带上拉，而其它三个口带内部上拉。
实验四集电极开路门与三态门输出的应用
集电极开路门与三态门输出的应用一．实验内容与目的实验目的：进一步了解逻辑门的结构，熟悉OC 门和三态门的逻辑功能和用途，特别是集电极负载电阻R L 对OC 门的影响。
实验内容：1.用OC门74LS03验证OC门的“线与”功能。
2.测试输出电平的转换得出结论3.验证三态门74LS125的逻辑功能。
当E拔无效为高电平，三态门输出为高阻态时，输出Y对应开关K的状态（接+5V或地）为高电平或低电平；当E 拔有效为低电平时，Y=A。
4.测试上拉电阻的取值范围。
实验仪器：HBE硬件基础电路实验箱，数字万用表元器件：74LS00，74LS03,74LS06,74LS125二．实验过程与数据分析1.用OC门74LS03验证OC门的“线与”功能步骤：了解74LS03的引脚排列图：定位标志下的引脚1，然后逆时针开始引脚2,3…13,14共十四的引脚，其中下行为引脚1到引脚7，上行为引脚8到引脚14，引脚7接地，引脚14接点语言正极，引脚1引脚2为逻辑与非门的输入端，引脚3为其逻辑输出端，依次引脚4,5,6，引脚13,12,11，引脚10,9,8为一个独立的逻辑与非门，其中引脚6,11,8为各自的输出端。
然后按照引脚内部排列的各自功能接线：打开实验箱电源，找到实验箱上已经固定好的74LS03（这里在实验箱的IC15 DIP14），用导线把引脚7 接实验箱的接地插孔，引脚14用导线接实验箱的直流5V电源插孔。
然后在实验箱的十六位逻辑电平输出中选择两位用导线各自连接74LS03的引脚1，引脚2作为与非门的输入端，把74LS03的引脚3输出端用导线连接到十六位逻辑电平显示中的一个插孔中。
然后按下5V直流电源的开关。
开始测试。
实验连接的电路图如下：OC门74LS03的测量结果如下：分析：2.输出电平的转换测试OC门74LS03的输出电压，参考下图，输入A、B接逻辑电平输出信号，输出端Y接直流电压表。
VL接+5V，电阻RL为4.7千欧，观测输出与输入信号的逻辑关系，如果去掉RL，观测输出信号的变化。
三态门和集电极开路(OC)门实验报告
4、验证 74LS03 集成电机开路门的逻辑功能
接上拉电阻
不接上拉电阻
A/V
B/V
Y/V
A/V
B/V
Y/V
4.93
4.93
0.17
4.93
4.93
0
4.93
0
12.15
0
0
0
0
4.93
12.15
0
4.93
0
0
0
12.15
4.93
0
0
由上表可得，当不接上拉电阻时，Y 端始终为 0；当接上拉电阻时，Y 当且仅
当 A、B 同时为高电压时取低电压，74LS03 集成电机开路门实现了与非门的功能。
5、74LS03 实现线与、电平转换功能
VB
VA
VF
4.93
4.93
0.12
4.93
0
4.93
0
4.93
4.93
0
0
4.93
由上表和电路图可得，只要 A、B 中有一个低电平那么输出端就为低电平，
逻辑上实现了线与的关系。
示：
数据选择器
e）三态门构成双向数据收发器及总线数据传输 :
• DIR1 = 1 且 DIR2 = 0 时，数据传送方向从 X → Y • DIR1 = 0 且 DIR2 = 1 时，数据传送方向从 Y → X
三态门和集电极开路(OC)门
2010-10-15
Page 4 of 9
f)集电极开路门总线数据收发传输: 电路图和功能表如下
如下图表所示：
三态门和集电极开路ge 2 of 9
74LS125 芯片
3、集电极开路（OC）门：
a）对 TTL 逻辑门，将逻辑门电路输出级的三极管 T4 去掉， 此时 T5 的集电极直接输出，T5 集电极呈开路状态，其输 出驱动电源由外部提供。
实验三、TTL集电极开路门与三态输出门的应用
实验三、TTL集电极开路门与三态输出门的应用一、实验目的1、掌握TTL集电极开路门（OC门）的逻辑功能及应用。
R对集电极开路门的影响。
2、了解集电极负载电阻L3、掌握TTL三态输出门（TSL门）的逻辑功能及应用。
二、仪器和用具OL iH I —负载门高电平输入电流（<50uA ） iL I —负载门低电平输入电流（<1.6mA ）C E —L R 外接电源电压n —OC 门个数 N —负载门个数m —接入电路的负载门输入端总个数L R 值须小于max L R ，否则OH U 将下降，L R 值须大于min L R ，否则L R OL U 将上升，又由于LR 的大小会影响输出波形的边沿时间，在工作速度较高时，L R 应尽量选取接近min L R . 2. TTL 三态输出门（TSL 门）TTL 三态输出门是一种特殊的门电路，它与普通的TTL 门电路结构不同，它的输出端除了通常的高电平、低电平两种状态外（这两种状态均为低阻状态），还有第三种输出状态—高阻状态，处于高阻状态时，电路与负载之间相当于开路。
图2.3－4是三态输出四总线缓冲器的逻辑符号，它有一个控制端（又称禁止端或使能端）E ，E ＝0为正常工作状态，实现Y=A 的逻辑功能；E =1为禁止状态，输出Y 呈高阻状态。
这种在控制端加低电平电路才能正常工作的工作方式称低电平使能。
三态输出门按逻辑功能及控制方式分有各种不同的类型，在实验中所用的三态门的型号是74LS125，引脚图如图2.3－5所示。
三态电路主要用途之一是实现总线传输，即用一个传输通道以选通方式传送多路信息。
图3－6所示，电路把若干个三态TTL 电路输出端直接连接在一起构成三态门总线，使用时，要求只有需要传输信息的三态控制端处于使能态，其余各门都处于禁止状态。
四、实验内容1. TTL 集电极开路与非门74LS03负载电阻L R 的确定用两个集电极开路与非门“线与”使用驱动一个TTL 非门，负载电阻由一个200Ω电阻和一个470k Ω电位器串接而成，取C E ＝5V ，OH U ＝3.6V ，OL U ＝0.3V ，OL U 按图3－7连接实验电路，接通电源，用逻辑开关改变两个OC 门的输入状态，先使OC 门“线与”输出高电平，调节P R 使OH U ＝3.5V ，测得此时的L R 即为max L R ，再使电路输出低电平用两个集电极开路与非门“线与”使用驱动一个TTL 非门，负载电阻由一个200Ω电阻和一个470k Ω电位器串接而成，取C E ＝5V ，OH U ＝3.6V ，OL U ＝0.3V ，OL U 按图3－7连接实验345TitleNum berSize B Date:13-Dec-2003File :F:\T UXIN G\ZSW.ddbYA123443211413121110981234567E3CCU +A 1E1地Y1E2A 2Y2Y3Y4E4A3A4图2.3-4 图2.3-5E321DCBA1413121110981234567ABCD6543TitleNum ber RevisionSize 数 据 总 线nA nE 1E CCU +1A 2A .. .2E 地图2.3-6 图2.3-774LS 04电路，接通电源，用逻辑开关改变两个OC 门的输入状态，先使OC 门“线与”输出高电平，调节P R 使OH U ＝3.5V ，测得此时的L R 即为max L R ，再使电路输出低电平OL U ＝0.3V ，测得此时的L R 即为min L R ，图2.3－8所示。
什么是集电极开路输出_集电极开路输出点的作用
什么是集电极开路输出_集电极开路输出点的作用
什么是集电极开路输出_集电极开路输出点的作用
开路集电极是用三极管导通和截止形成的“开”各“关”控制信号。
输出点与数字公共端子之间，相当于一个微型开关。
可外接电源和负载，由外接电源、负载、端子内部开关形成电流通路。
如外接DC24V与小型继电器，一般开关集电极输出点的电流容量为100mA以下，外部负载供电电源电压50V以下。
与无源触点（继电器输出触点）数字端子相比，集电极输出只适应外接直流负载，外供电源也应为直流电源。
可以说，是一个“单向直流开关”，不允许外接交流负载，并且对外供负载类型和电压级别有要求。
开路集电极输出其实就是一个控制三极管工作在截止区或者饱和区这两种状态，相当于一个开关，但是这不能接电流较大的负载，毕竟它是晶体管不是继电器，这个开关是可以编程的，可以设定成变频器的状态或者是其他的一些功能定义。
集电极开路输出端的作用
1、变频器采用集中或远程控制的话，该点可以提供给PLC，表明变频器是否正在运行。
2、也可以应用在和其它设备联锁控制逻辑中，比如某个设备的运行需要另一个设备已经运行。
3、也可以直接连接指示灯，表明变频器是否运行。
注意：运行信号是最重要的控制信号之一，是很多控制的依据，对于控制系统来讲，如果连被控设备的状态都不知道，那样的逻辑是不完整的。
数字逻辑课件——TTL集电极开路的门和三态门
当EN1 = 1而其余为0时，门G2和G3呈 高阻，信号A1的非送到了总线Y上；
1
0
0
图2-2-23 用三态非门构 成单向总线
15
当仅有EN2 = 1时，信号A2的非送到 了总线Y上；
当仅有EN3 = 1时，信号A3的非送到 了总线Y上。
这样，就实现了信号A1，A2，A3向总 线Y的分时传送。见表2-2-3所示，
与非门1：
i
功耗
T4热击穿
与非门2：UOL
不允许输出直接“短
接”
2
（1）输出电平既非“1”（3.6V），也非“0”（0.3V），而 是两者之间的某一值，导致逻辑混乱。 （2）导致输出级电流远大于正常值，导致功耗剧增，可能烧 毁管子。 两种允许输出端连接在一起的TTL电路。 （一）集电极开路门电路—OC门(Open-Collector Gate) 集电极开路与非门的电路结构与逻辑符号示于图2-2-19。它
而当两个门的输出端连在一起，只要其中 有一个输出低电平（即VT5和VT’5中至少 有一个饱和），总的输出Y就是低电平；
7
只有当两个门都输出高电平（即VT5和 VT’5都截止）时，总的输出Y才是高电平， 这相当于“与”逻辑关系：
Y Y1 Y2 A1B1 A2B2
8
由于这个“与”关系是通过将输出线Y1和Y2短接实现的，
27
VD3的作用：VD3经过VT2为VT4提 供了一个低电阻放电回路，使
VT4更快地截止，有利于缩短传 输延迟时间。
VD4的作用：Y由高变低时，VD4经 VT2c、VT5b为CL提供另一条放电回 路，既加快了CL的放电速度，又 为VT5增加了基极驱动电流，加 快了VT5的导通。
(经典)集电极开路,漏极开路,推挽,上拉电阻,弱上拉,三态门,准双向口
查看文章(经典)集电极开路,漏极开路,推挽,上拉电阻,弱上拉,三态门,准双向口我们先来说说集电极开路输出的结构。
集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。
对于图 1，当左端的输入为“0”时，前面的三极管截止（即集电极c跟发射极e之间相当于断开），所以5v电源通过1k电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。
我们将图1简化成图2的样子。
图2中的开关受软件控制，“1”时断开，“0”时闭合。
很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。
而当开关断开时，则输出端悬空了，即高阻态。
这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
再看图3，图3中那个1k的电阻即是上拉电阻。
如果开关闭合，则有电流从1k电阻及开关上流过，但由于开关闭和时电阻为0（方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0。
如果开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1k 电阻上的压降也为0，所以输出端的电压就是5v了，这样就能输出高电平了。
但是这个输出的内阻是比较大的（即1kω），如果接一个电阻为r的负载，通过分压计算，就可以算得最后的输出电压为5*r/(r+1000)伏，即5/(1+1000/r)伏。
所以，如果要达到一定的电压的话，r就不能太小。
如果r 真的太小，而导致输出电压不够的话，那我们只有通过减小那个1k的上拉电阻来增加驱动能力。
但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验 4 集电极开路门与三态输出门的应用
实验目的
1. 掌握 TTL 集电极开路(OC)门的逻辑功能及应用。
2. 掌握 TTL 三态(3S)输出门的逻辑功能及应用。
实验仪器设备与元器件
1．硬件基础电路实验箱，双踪示波器，数字万用表。
2．74LS00，74LS03，CC4011，74LS125 各一块。
实验概述
1.TTL 集电极开路门
图1.4-1所示是一个TTL 二输入集电极开路与非门的逻辑符号和内部电路。
OC 门的使用方法如下：
(1) 利用OC 门“线与”特性完成特定逻辑功能。
图1.4.2所示，输出端实现了线与的逻辑功能： 若有一个门的输出为低电平，则F 输出为低，当所有门的输出为高电平，F 输出为高，即在输出端实现了线与的逻辑功能。
(2) 利用OC 门可实现逻辑电平的转换
改变上拉电阻R L
的电源V L
的电压，输出端的逻辑电平会跟V L
改变。
不同电平的逻辑电
路可以用OC 门连接。
(3) OC 门用于驱动
OC 门的输出电流较大，可驱动工作电流较大的电子器件。
图1.4.3所示是用OC 门驱动发光二级管的低电平驱动电路。
3. TTL 三态门图1.
4.4所示为三态门的逻辑符号和内部结构图，控制端为低有效。
实验内容
1. OC 门的特性及其应用
(1) 参考图1.4.2，用OC 门74LS03验证 OC 门的“线与”功能。
R L
为1k Ω时，写出输出F 的表
达式，观测输出与输入信号的逻辑关系，将数据填入自制表格中。
(2) 参考图1.4.7, 验证OC 门74LS03的特性,输入A 、B 接逻辑电平输出信号，输出端Y 接直流电
压表。
V L 接+5V,电阻R L 为4.7k, 观测输出与输入信号的逻辑关系，如果去掉R L , 观测输出信号 的变化。
V L 改接+15V ， 检测输出信号的高电平和低电平电压。
(3) 参考图1.4-8，用OC 门74LS03驱动COMS 电路与非门CD4011,V L 接+5V ，调节电位器R w
，
观察上拉电阻的取值对输出端Y 的电平的影响。
要求输出信号Y 的高电平不小于3.5V, 低电平不大于0.3V,实验求出上拉电阻的取值范围。
(4) 参考图1.4.3，利用OC 门74LS06驱动一个发光二极管，设发光二极管的工作电压U
D
为2 V ，发光二极管的工作电流I D
为8 mA ，门电路输出低电平的值V oL
为0.3V ，求限流电阻R L
，
然后，通过实验检测。
2. 三态门的特性及其应用
⑴ 参考图1.4.9，验证三态门74LS125的逻辑功能。
控制端E 、三态门的输入A 接逻辑电平输出信号，输出端Y 接逻辑电平显示电路，通过开关K 可使电阻接+5V 或地，当E 无效为高电平，三态门输出为高阻态时，输出Y 对应开关K 的状态（接+5V 或地）为高电平或低电平；当E 有效为低电平时，Y=A 。
⑵参考图1.4.5，用74LS125两个三态门输出构成一条总线。
控制端E 、三态门的输入A 、B 接逻辑电平输出信号，输出端Y 接逻辑电平显示电路，观测输出与输入及控制信号的逻辑关系，控制端E 接1kHz 信号，一个三态门的输入A 接100kHz 信号，另一个三态门B 的
输入接10kHz 信号,用示波器观察输出Y 与控制端E 的波形。
实验数据
1. OC 门的特性及其应用 (1)验证 OC 门的“线与”功能 实验过程表明若有一个门的输出为低电平，则F 输出为低，当所有门的输出为高电平，F 输出为高，即在输出端实现了线与的逻辑功能。
(2)验证不同输入电压时OC 门的输出电压
A B C D F V H H * * L 0.43 * * H H L 0.45 L * L * H 4.9 *
L
*
L
H
5.0
A B F V 0
1
11.8
当接入+5V 时
当接
入+12V 时 A B F V 0 0 1 4.43 0 1 1 4.43 1 0 1 4.43 1
1
0.12
该实验表明改变上拉电阻R L
的电源V L
的电压，输出端的逻辑电平会跟V L
改变。
不同电平的逻辑电路可以用OC 门连接。
2. 三态门的特性及其应用 ⑴ 验证三态门的逻辑功能
该实验表明当E 无效为高电平，三态门输出为高阻态时，输出Y 对应开关K 的状态（接+5V 或地）为高电平或低电平；当E 为有效低电平时，Y=A,由输入决定。
(2)三态门实现总线传输
该实验表明用两个三态门输出构成一条总线，使任意时刻只有一个控制端处于使能状态。
输出由当前工作的三
态门输入决定。
实验心得
当实验中线路出现问题时，主要是接触不良或者芯片烧坏。
判断是否芯片烧坏要采取逐门输入输出判断。
另外实验中要注意电压不能直接加到输出端，以免电路烧坏
思考题
（1） 对74LS03，若上拉电阻的电源为+15V 时，输出能否接到实验箱的指示灯上。
不能，因为这样电流太大有可能把试验箱的指示灯烧掉。
（2） 如何利用三态门实现双向传输，画图说明。
0 1 1 11.8 1 0 1 11.8 1 1
0.12
E A Y
V
1 0 高阻态 0/4.99 1 1 高阻态 0/4.99 0 0 0 0 0
1
1
4.9
E A B Y V 0 0 1 4.97 0 1 0 0.19 1 0 1 4.99 1
1
0.82。