数字电路基础 -阎石第五版-第6章
合集下载
数字电路基础教程
A、B、C都具 备，则F 不发 生。
A
F ABC
B C
&F
（1-24）
或非：条件
A、B、C任一 具备，则F 不 发生。
A
F ABC B
C
异或：条件
A、B有一个具 备，另一个不 具备则F 发生。
F AB AB AB
A
B C
同或：条件
A、B相同，则 F 发生。
F AB A B A
B
A B
0010
0011 0100 0101 0110 0111 1000
1001
1010 1011 1100 1101 1110 1111
0
0
0
0
1
1
1
1
2
2
2
2
3
3
3
3
0
4
4
4
4
1
5
5
6
6
7
7
8
8
2
3
4
5
5
9
9
6
6
10
7
7
11
5
8
8
12
6
9
9
13
7
14
8
15
9
（1-17）
§1.2 基本逻辑关系
基本逻辑关系：与 ( and )、或 (or ) 非 ( not )。
• 信号放大及运算 (信号放大、功率放大） • 信号处理（采样保持、电压比较、有源滤波） • 信号发生（正弦究的问题
基本电路元件 基本数字电路
• 逻辑门电路 • 触发器
• 组合逻辑电路 • 时序电路（寄存器、计数器、脉冲发生器、
A
F ABC
B C
&F
（1-24）
或非：条件
A、B、C任一 具备，则F 不 发生。
A
F ABC B
C
异或：条件
A、B有一个具 备，另一个不 具备则F 发生。
F AB AB AB
A
B C
同或：条件
A、B相同，则 F 发生。
F AB A B A
B
A B
0010
0011 0100 0101 0110 0111 1000
1001
1010 1011 1100 1101 1110 1111
0
0
0
0
1
1
1
1
2
2
2
2
3
3
3
3
0
4
4
4
4
1
5
5
6
6
7
7
8
8
2
3
4
5
5
9
9
6
6
10
7
7
11
5
8
8
12
6
9
9
13
7
14
8
15
9
（1-17）
§1.2 基本逻辑关系
基本逻辑关系：与 ( and )、或 (or ) 非 ( not )。
• 信号放大及运算 (信号放大、功率放大） • 信号处理（采样保持、电压比较、有源滤波） • 信号发生（正弦究的问题
基本电路元件 基本数字电路
• 逻辑门电路 • 触发器
• 组合逻辑电路 • 时序电路（寄存器、计数器、脉冲发生器、
第六章+数字电路基础
每一时刻最多只有一
E2
个三态门接到总线上，
&
其余各门均处于高阻悬
空状态。
E3
返回
第五节 MOS门电路
NMOS门电路 CMOS门电路
返回
一、 NMOS门电路
1. NMOS“非”门电路
+UDD
导通
VF2
F 10
01 A
VF1 截导止通
FA
返回
2. NMOS“与非”门电路
+UDD
10 B 1A
VF3 导通 F 01
0
00
0
0
1
1
11
11
1
11
1
1
0
0
00
00
0
00
0
0
1
1
11
11
1
11
1
1
0
0
00
00
0
00
0
0
1
1
11
11
1
11
1
1
0
0
00
00
0
00
0
0
1
1
11
11
1
11
1
1
0
0
00
00
0
00
0
0
1
1
11
11
1
11
1
1
0
0
00
00
0
00
0
0
1
1
11
11
1
11
1
1
0
0
00
00
数字电子技术基础-第六章_时序逻辑电路(完整版)
T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）
CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0
CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3
数字电子技术基础知识点总结
时序逻辑电路分析的一般步骤 :
1. 观察电路的结构，确定电路是同步时序逻辑电路还是 异步时序逻辑电路，是米里型电路还是莫尔型电路。
2. 根据给定的时序电路图,写出下列各逻辑方程式：
(1) 写出各触发器的时钟方程。 (2) 写出时序逻辑电路的输出方程。 (3) 写出各触发器的驱动方程。 (4) 将各触发器的驱动方程代入其特性方程，求得各触发器的次态方 程.
Rb
1
20kΩ
+VCC（ +12V ） RC 1kΩ
3
VO
β=50
2
（a）
（b）
（c）
R b1
1
15kΩ
R b2 51kΩ
+VCC （+12V ） RC 1kΩ
V
3
O
β=50
2
5V
R b1
1
15kΩ R b2
51kΩ
+VCC （+15V ） RC 2kΩ
V
3
O
β=50
2
-3V （d）
-3V （e）
基本定律和恒等式
第四章 触发器
基本要求 1.熟练掌握各类触发器的逻辑功能（功能表、特性方 程、状态转换图、驱动表）。 2. 熟练掌握各种不同结构的触发器的触发特点，并能 够熟练画出工作波形。 3.熟悉触发器的主要参数。 4.熟悉各类触发器间的相互转换。 5.了解各类触发器的结构和工作原理。
1 写出图示各电路的状态方程。
5. 根据逻辑函数 表达式画出逻辑 电路图。
第三章 组合逻辑模块及其应用
基本要求 1.熟练掌握译码器、编码器、数据选择器、数值比 较器的逻辑功能及常用中规模集成电路的应用。 2.熟练掌握半加器、全加器的逻辑功能，设计方法。 3.正确理解以下基本概念：
数字电路基础
2021/2/4
2
这里的0和1不是十进制数中的数字，而是逻辑0和逻辑1。
产生和处理这类数字信号的电路称为数字电路或逻辑电路。数字电 路的任务是对数字信号进行运算（算术运算和逻辑运算）、计数、存贮、 传递和控制。
2．脉冲信号
t
t
所谓脉冲，是指脉动、短促和不连续的意思。
在数字电子技术中，把作用时间很短的、突变的电压或 电流称为脉冲。 数字信号实质上是一种脉冲信号。
解： ( 10 ) 2 1 1 2 5 1 1 2 3 1 1 2 2 1 1 2 1 1 2 0 ( 4 ) 1 (5 F )1D 65 12 6 1 1 5 1 6 1 1 3 0 6 ( 15 )10 33
（2）十进制数转换成二、十六进制数 十进制数转换成二进制数或十六 进制数，要分整数和小数两部分分别进行转换，这里只介绍整数部分的转 换。通常采取除2或除16取余法，直到商为0止。读数方向由下而上。
1·0=0；1·1=1
Y=A+B 0+0=0；0+1=1；
1+0=1；1+1=1
Y= A
0 1 10
2021/2/4
21
能实现与、或、非三种基本逻辑运算关系的单元电路分别叫做与门、 或门、非门（也称反相器），其对应的逻辑符号如图6.2.2所示。
2021/2/4
22
2．复合逻辑运算
与、或、非是三种最基本的逻辑关系，任何其他的复杂逻辑关系都可 由这三种基本逻辑关系组合而成。
2021/2/4
11
例6.1.5 将十进制数(58)10 分别
转换成二进制数和十六进制数。
先将(58)10转换成二进制数，
采取“除2取余法”，过程如下
《数字电子技术基础》 阎石编著
《数字电子技术根底》阎石编著数字电路教案课程编号授课专业授课教师授课时间课程教学总学时数考核方式0450506 通信工程刘明亮 2022~2022学年第二学期 70 学时课程名称授课对象〔年级〕课程类型教材名称学时分配数字电路 2022 级必修课《数字电子技术根底》阎石编著高等教育出版社课堂教学70学时辅导答疑30学时考试：笔试80%+平时20% 1、本课程要求学生通过系统学习，了解和掌握逻辑代数、门电路的根本原理。
教学目标 2、掌握组合逻辑电路和时序逻辑电路的分析、设计方法，学会一些根本部件的设计。
3、掌握常用脉冲电路的功能和原理。
4、掌握A/D、D/A转换电路的根本知识、原理和方法。
5、培养学生较强的逻辑思维能力及实践技能，从而对数字系统有一个较全面的了解。
6、加强学生的创新能力，能够学为所用，提高学生的学习兴趣，为后续课程奠定良好的根底。
本课程理论课学时数为70，实验24学时。
各章学时分配见下表：课内教学章次一二三四五六七章名理论教学时数绪论数字逻辑根底门电路组合逻辑电路触发器时序逻辑电路脉冲信号产生与整形 A/D 与D/A转换器合计实验时数总学时 3 6 3 6 3 3 24 2 11 10 16 13 21 13 8 94 2 8 10 10 10 15 10 5 70 第一章逻辑代数根底【本周学时分配】本周5学时。
周二1~2节，周四3~5节。
【教学目的与根本要求】1、掌握二进制数、二—十进制数〔主要是8421 BCD码〕2、熟练掌握逻辑代数的假设干根本公式和常用公式。
3、熟练掌握逻辑函数的几种表达形式。
【教学重点与教学难点】本周教学重点：1、绪论：重点讲述数字电路的根本特点、应用状况和课程主要内容。
2、逻辑代数的根本运算：重点讲述各种运算的运算规那么、符号和表达式。
3、逻辑代数的根本公式和常用公式：重点讲述逻辑代数的根本公式与普通代数公式的区别，常用公式的应用背景。
4、逻辑函数的表示方法：重点讲述各种表示方法的特点和相互转换方法。
阎石《数字电子技术基础》(第5版)(名校考研真题 时序逻辑电路)【圣才出品】
第6章 时序逻辑电路一、选择题1．一个六位二进制减法计数器，初始状态为000000，问经过203个输入脉冲后，此计数器的状态为（）。
[电子科技大学2008研]A．110011B．110101C．111000D．110110【答案】B【解析】六位减法器的计数周期为；203%64＝11，即从000000经过11个6264计数周期，输出状态变为110101。
2．为了把串行输入的数据转换为并行输出的数据，可以使用（）。
[北京科技大学2010研]A．寄存器B．移位寄存器C．计数器D．存储器【答案】B【解析】移位寄存器能能够串行输入串行输出，并行输入并行输出，串行输入并行输出。
3．一个四位二进制码加法计数器的起始值为1001，经过100个时钟脉冲后的值为（ ）。
[北京邮电大学2010研]A ．1110B ．1111C ．1101D ．1100【答案】C【解析】1001经过16的倍数个周期后仍为1001，即96个时钟脉冲后计数器显示1001，再经历4个时钟脉冲，即100个时钟脉冲时，计数为1001＋0100（4）＝11014．某计数器的状态转换图如下图所示，该计数器的模为（ ）。
[电子科技大学2010研]A ．三B ．四C ．五D ．八图6-1【答案】C【解析】循环状态的有5个，也就是说当计数器使用的过程中只有这5个状态才能保持一直计数。
二、填空题1．8级扭环计数器的状态转换圈中，无效状态有______个。
[电子科技大学2008研]【答案】240【解析】n 级扭环计数器的无效状态共有：个。
22n n 2．用移位寄存器产生1101010序列，至少需要______位的移位寄存器。
[电子科技大学2010研]【答案】6【解析】共七位序列数，由于采用移位寄存器，而且状态在序列中没有循环，移位寄存器在传输过程中数据是一次传递的，所以需要至少6位移位寄存器。
表6-13．一个三级环形计数器的初始状态是Q2Q1Q0＝001（Q2为高位），则经过40个时钟周期后的状态Q2Q1Q0＝______。
数字电子技术基础_第四版_阎石_课后答案[1-6章]
![数字电子技术基础_第四版_阎石_课后答案[1-6章]](https://img.taocdn.com/s3/m/6d6addfe6294dd88d0d26bcb.png)
R L (min)
=
Vcc − VOL I LM − m′I IL
= 5 − 0.4 8 − 3× 0.4
≈ 0.68K
∴ 0.68K < RL < 5K
2.8 解：
当VI = VIH时，T必须满足截止条件：I B＝0
同时要满足 Vcc − 0.1 − VOL −VBE
R1
R2 + R3
≤ I LM
(1)Y=A+B
(3)Y=1
(2)Y = ABC + A + B +C 解：Y = BC + A + B +C =C + A + B +C =（1 A＋A＝1）
(5)Y=0
(4)Y = ABCD + ABD + ACD 解：Y = AD(BC + B + C ) = AD(B + C + C) = AD
(4)Y = ABCD+ ABCD+ ABCD+ ABC D+ ABCD + ABCD + ABCD + ABCD (5)Y = LM N + LMN + LMN + LMN + L M N + LMN
1.12 将下列各函数式化为最大项之积的形式 (1)Y = ( A + B + C )( A + B + C)( A + B + C )
=
− 10 5.1 + 20
× 5.1 =
−2V
∴T截止 vo ≈ 10V
当
v
i＝5V时，
I
＝
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(a)引脚排列图
异步复位端
预置数控 制端
4位同步二进制计数器74161功能表
74161具有异步清零和同步置数功能.
4位同步二进制计数器74163功能表
74163具有同步清零和同步置数功能.
74LS163的引脚排列和74LS161相同，不同之处是74LS163采用 同步清零方式。
n位二进制同步减法计数器的连接规律：
J 0 K0 1 J1 K1 Q0 J 2 K 2 Q1 Q0 J n 1 K n 1 Qn 2Qn 3 Q1 Q0
1Qn 2 Q1 Q0 B Qn
驱动方程
输出方程
284页图6.3.15
二.一般掌握的内容：
（1）同步、异步的概念，电路现态、次态、有效 状态、无效状态、有效循环、无效循环、自启动的 概念，寄存的概念； （2）同步时序逻辑电路设计方法。
6.1 概述
一、组合电路与时序电路的区别
1. 组合电路： 电路的输出只与电路的输入有关， 与电路的前一时刻的状态无关。 2. 时序电路：
4位集成二进制同步可逆计数器74LS191
使能端
串行时钟输出
加／减控 制端
预置数控 制端
4位同步二进制可逆计数器74LS191功能表
74LS191具有异步置数功能.
0
1 0 1
1
1 0 1 1
0 1 1 1
0 1 0 0
1 0 0 0
双时钟加/减计数器74LS193
74LS193具有异步清零和异步置数功能.
4 位寄存器 0，异步 （1）清零。RD
清零。即有：
Q3 Q2 Q1 Q0 0000
（2）送数。 RD 1 时， CLK 上升沿送数。即有：
* * * * Q3 Q2Q1 Q0 D3 D2 D1D0
1 （3）保持。在 RD
、
CLK 上升沿以外时间，寄 存器内容将保持不变。 同步触发器构成 边沿触发器构成
2. 状态表 反映输出Z、次 态Q*与输入X、 现态Q之间关系 的表格。
3. 状态图 反映时序电路 状态转换规律， 及相应输入、 输出取值关系 的图形。
箭尾： 现态
标注：输入／输出
箭头： 次态
4. 时序图
时序图又叫工作波形图，它用波形的形式形 象地表达了输入信号、输出信号、电路的状态等 的取值在时间上的对应关系。
加法计数器 二进制计数器
同步计数器 计 数 器 异步计数器
十进制计数器
N进制计数器 二进制计数器 十进制计数器 N进制计数器
减法计数器 可逆计数器 加法计数器 减法计数器 可逆计数器
· · · · · ·
一、同步计数器
n位二进制同步加法计数器的电路连接规律：
J 0 K0 1 J1 K1 Q0 驱动方程 J 2 K 2 Q1 Q0 J n 1 K n 1 Qn 2Qn 3 Q1 Q0
第 六 章
时序逻辑电路
教学内容
§6.1 概述
§6.2 时序逻辑电路的分析方法
§6.3 若干常用的时序逻辑电路 §6.4 时序逻辑电路的设计方法
教学要求
一.重点掌握的内容：
（1）时序逻辑电路的概念及电路结构特点； （2）同步时序电路的一般分析方法；
（3）同步计数器的一般分析方法；
（4）会用置零法和置数法构成任意进制计数器。
这四种方法从不同侧面突出了时序电路逻 辑功能的特点，它们在本质上是相同的，可以
互相转换。
6.2 时序逻辑电路的分析方法
时序电路的分析步骤：
电路图
1
时钟方程、 驱动方程和 输出方程
2 将驱动方 程代入特 性方程 4
状态方程
3 计算
判断电路逻 辑功能,检查 自启动
5
时序图
状态图、 状态表
几个概念
有效状态：在时序电路中，凡是被利用了的状态。
有效循环：有效状态构成的循环。 无效状态：在时序电路中，凡是没有被利用的状态。 无效循环：无效状态若形成循环，则称为无效循环。 自启动：在CLK作用下，无效状态能自动地进入到 有效循环中，则称电路能自启动，否则称不能自启 动。
例6.2.1
解: ①写方程组 驱 动 方 程
J1 (Q2 Q3 ) J 2 Q1 J Q Q 1 2 3
画状态转换图
Q3Q2Q1 /Y
000
/1 /1 111
/0
001
/0
010
/0
011 /0
110
/0
101
/0
100
④作时序图
1 0 0 1
1
0 1
1
0 0 1 0 1 0
0 0
0 0 0 0
0 1
0 1
⑤说明电路功能
这是一个同步七进制加法计数器，能自启动。
例6.2.3
解: ①写方程式 驱 D Q 1 1 动 方 D2 A Q1 Q2 程
单向移位寄存器具有以下主要特点：
（ 1 ）单向移位寄存器中的数码，在 CLK 脉冲操
作下，可以依次右移或左移。
（2）n位单向移位寄存器可以寄存n位二进制
代 码 。 n 个 CLK 脉 冲 即 可 完 成 串 行 输 入 工 作 ，
此后可从 Q0 ～ Qn-1 端获得并行的 n 位二进制数码， 再用n个CLK脉冲又可实现串行输出操作。 （ 3 ）若串行输入端状态为 0 ，则 n 个 CLK 脉冲后， 寄存器便被清零。
双向移位寄存器
2片74LS194A接成8位双向移位寄存器
用双向移位寄存器74LS194组成节日彩灯控制电路
1k LED 发光 二极管
RD Q0 Q1 Q2 Q3 S1 74LS194
+5V
Q=0时
LED亮
RD Q0 Q1 D1 Q2 D2 D3 Q3 S1
DIR D0 D1
D2
D3
S0 DIL CLK +5V
电路在某一给定时刻的输出
由触发器保存 取决于该时刻电路的输入
还取决于前一时刻电路的状态
时序电路： 组合电路 + 触发器
电路的状态与时间顺序有关
输 入
X1 Xp
Y1
…
组合电路
…
Ym
输 出
Q1 Qt
W1
…
存储电路
… Wr
时序电路在任何时刻的稳定输出，不仅与
该时刻的输入信号有关，而且还与电路原来的
状态有关。 构成时序逻辑电路的基本单元是触发器。
输出
电路状态
A
0 0 0 0 1 1 1 1
Q2 Q1
0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1
Q Q
0 1 1 0 1 1 0 0
* 2
* 0 0
转换方向 00 0/1 1/1 01 1/0 1/0 10
1/0
11
1 0 1 0 1 0 1 0
④作时序图
二、时序逻辑电路的分类： 按 动 作 特 点 可 分 为
同步时序逻辑电路
所有触发器状态的变化都是在 同一时钟信号操作下同时发生。
异步时序逻辑电路
触发器状态的变化不是同时发生。
按 输 出 特 点 可 分 为
米利型时序逻辑电路
输出不仅取决于存储电路的状态，而且还 决定于电路当前的输入。
穆尔型时序逻辑电路
2、同步十进制计数器
同步十进制加法计数器:在同步二进制加法计数 器基础上修改而来.
同步十进制加法计数器74LS160与74LS161 逻辑图和功能表均相同,所不同的是74LS160是 十进制而74LS161是十六进制。
同步十进制可逆计数器也有单时钟和双时钟
两种结构形式。属于单时钟的有74LS190等，属
输出仅决定于存储电路的状态，与电路 当前的输入无关。
三、时序逻辑电路的功能描述方法 逻辑方程组 状态表 卡诺图 状态图 时序图 逻辑图
1. 逻辑方程组
特性方程：描述触发器逻辑功能的逻辑表达式。 驱动方程：（激励方程）触发器输入信号的逻辑 表达式。 时钟方程：控制时钟CLK的逻辑表达式。 状态方程：（次态方程）次态输出的逻辑表达式。 驱动方程代入特性方程得状态方程。 输出方程：输出变量的逻辑表达式。
二、移位寄存器
单向移位寄存器
* * * * Q0 Di、Q1 Q0、Q2 Q1 、Q3 Q2
0 1 0
1 1 0 0 1
0 1 1 0
1 0 0
0 1
首先将4位数据并行置入移位寄存器的4个触发器中，经 经过 4位代码将从串行输出端依次输出，实现数据的并行 个CLK信号以后，串行输入的4位代码全部移入寄 过4个 CP,4 存器中，同时在 －串行转换。 4个触发器输出端得到并行输出代码。
1 0 1 1 1 0 1 0 1 1
0
0
⑤说明电路功能
A=0时是二位二进制加法计数器；
A=1时是二位二进制减法计数器。
6.3 若干常用的时序逻辑电路
寄存器和移位寄存器
一、寄存器 在数字电路中，用来存放二进制数据或代码 的电路称为寄存器。 寄存器是由具有存储功能的触发器组合起来构成的。 一个触发器可以存储1位二进制代码，存放n位二进制 代码的寄存器，需用n个触发器来构成。
③计算、列状态转换表
Q1* (Q2 Q3 ) Q1 * Q1 Q3 Q2 Q2 Q1 Q2 Q * Q Q Q Q Q 1 2 3 2 3 3
Q1* (Q2 Q3 ) Q1 * Q1 Q3 Q2 Q2 Q1 Q2 Q * Q Q Q Q Q 1 2 3 2 3 3