数电仿真实验报告
数字电路仿真实验实验报告
表（1）逻辑与门输入输出关系
A
B
Y
0
00Biblioteka 1101
1
所以逻辑与门的输入输出关系如式（1）所示。
式（1）
2．测试逻辑与非门的输入输出关系
……
3．测试XXX的输入输出关系
……
数字电路仿真实验实验报告
实验名称
基本逻辑门的使用
学生姓名
学生学号
一、实验目的
1．使用Tina软件测试基本逻辑门电路的输入输出关系，掌握与门、与非门、或门、或非门、非门等常用逻辑门的逻辑关系。
2．熟悉Tina软件的操作环境，掌握逻辑电路的画图和功能测试方法。
二、实验内容
1．测试逻辑与门的输入输出关系
测试电路如图（1）所示，测试结果如表（1）所示。
Multisim数字电路仿真实验报告
低频电子线路实验报告—基于Multisim的电子仿真设计班级：卓越（通信）091班姓名：杨宝宝学号：6100209170辅导教师：陈素华徐晓玲学生姓名：杨宝宝学号：6100209170 专业班级：卓越（通信）091班实验类型：□验证□综合□设计□创新实验日期：实验成绩：实验一基于Multisim数字电路仿真实验一、实验目的1.掌握虚拟仪器库中关于测试数字电路仪器的使用方法，入网数字信号发生器和逻辑分析仪的使用。
2.进一步了解Multisim仿真软件基本操作和分析方法。
二、实验内容用数字信号发生器和逻辑分析仪测试74LS138译码器逻辑功能。
三、实验原理实验原理图如图所示：四、实验步骤1.在Multisim软件中选择逻辑分析仪，字发生器和74LS138译码器；学生姓名：杨宝宝学号：6100209170 专业班级：卓越（通信）091班实验类型：□验证□综合□设计□创新实验日期：实验成绩：2.数字信号发生器接138译码器地址端，逻辑分析仪接138译码器输出端。
并按规定连好译码器的其他端口。
3.点击字发生器，控制方式为循环，设置为加计数，频率设为1KHz，并设置显示为二进制；点击逻辑分析仪设置频率为1KHz。
相关设置如下图学生姓名：杨宝宝学号：6100209170 专业班级：卓越（通信）091班实验类型：□验证□综合□设计□创新实验日期：实验成绩：五、实验数据及结果逻辑分析仪显示图下图实验结果分析：由逻辑分析仪可以看到在同一个时序74LS138译码器的八个输出端口只有一个输出为低电平，其余为高电平.结合字发生器的输入，可知.在译码器的G1=1，G2A=0，G2B=0的情况下，输出与输入的关系如下表所示学生姓名：杨宝宝学号：6100209170 专业班级：卓越（通信）091班实验类型：□验证□综合□设计□创新实验日期：实验成绩：当G1=1，G2A=0，G2B=0中任何一个输入不满足时，八个输出都为1六、实验总结通过本次实验，对Multisim的基本操作方法有了一个简单的了解。
数电仿真实验报告
数电仿真实验报告数字电路仿真实验报告引言：数字电路仿真实验是电子信息类专业学生在学习数字电路原理与设计课程中的一项重要实践环节。
通过仿真实验，学生可以进一步加深对数字电路的理解，掌握数字电路的设计方法和仿真工具的使用。
本文将结合具体的实验案例，介绍数字电路仿真实验的目的、原理、实验步骤和实验结果。
一、实验目的本次实验的目的是通过使用仿真软件，设计并验证一个简单的数字电路电路原理图，了解数字电路仿真的基本流程，掌握仿真软件的使用方法，并通过仿真结果验证设计的正确性。
二、实验原理数字电路仿真实验是通过计算机软件模拟电路的运行过程，以验证电路设计的正确性。
仿真软件可以模拟电路的输入和输出波形，以及电路中各个元件的工作状态。
在数字电路仿真实验中，我们主要使用Verilog HDL（硬件描述语言）来描述电路结构和功能，并通过仿真软件进行仿真。
三、实验步骤1. 确定实验电路的功能和结构，绘制电路原理图；2. 使用Verilog HDL编写电路的结构描述和功能描述；3. 使用仿真软件加载Verilog HDL代码，并设置仿真参数；4. 运行仿真软件，观察并分析仿真结果；5. 根据仿真结果，对电路进行调试和优化，直至达到预期的功能和性能。
四、实验案例以设计一个4位二进制加法器为例，介绍数字电路仿真实验的具体步骤和过程。
1. 确定实验电路的功能和结构：4位二进制加法器是由4个全加器组成的，每个全加器有两个输入和两个输出。
输入包括两个4位二进制数和一个进位信号，输出为一个4位二进制数和一个进位信号。
2. 绘制电路原理图：根据功能和结构确定电路原理图，将4个全加器按照一定的连接方式组合在一起，形成4位二进制加法器的电路原理图。
3. 使用Verilog HDL编写电路的结构描述和功能描述：根据电路原理图，使用Verilog HDL编写电路的结构描述和功能描述。
结构描述包括各个元件的连接方式和引脚定义，功能描述包括各个元件的逻辑运算和信号传递。
数字逻辑 数字电路仿真实验报告
数字电路仿真 实验报告一、实验目的（1）学会组合逻辑电路的特点；（2）利用逻辑转换仪对组合逻辑电路进行分析与设计。
二、实验内容设计一个4人表决电路。
即如果3人＆或3人以上同意，则通过；反正，则被否决。
用与非门实现。
三、实验原理组合逻辑电路是根据给定的逻辑问题，设计出能实现逻辑功能的电路。
用小规模集成电路实现组合逻辑电路，要求是使用的芯片最少，连线最少。
*用途：表决 *逻辑框图： 输入端 输出端*逻辑功能表InputOutputA1A2A3 A4 ＆ YA1 A2 A3 A4Sum 1000 (任意顺序，只在乎最后结果） >30 1100(任意顺序，只在乎最后结果） 1110(任意顺序，只在乎最后结果） >=311111(任意顺序，只在乎最后结果）电平的个数之和，其和小于3则输出0，表决不成功，其和大于或者等于3则输出1，表决成功。
*逻辑框图：*逻辑功能表inputs and sum output A1 sum A2 sum A3 sumA4 sum 1112 1314 1输入端0 3 10 2 1 3 1 0 2 00 1 1 21 3 10 2 00 11 2 00 1 00 0 1 11 21 3 10 2 00 11 2 00 1 00 01 11 2 00 1 00 01 1 00 0 0输入的数据依次相加，若最后和的结果大于等于3则输出1，否则输出0四、实验步棸1、编写源代码。
(1)打开QuartusⅡ软件平台，点击File中得New Project新建工程，将工程名称建得跟文件夹名称一样为ren。
在File 中New建立一个VHDL文件。
VHDL语言设计如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ren ISPORT (A1,A2,A3,A4:IN STD_LOGIC;Y:OUT STD_LOGIC);END;ARCHITECTURE bhv OF ren ISBEGINPROCESS(A1,A2,A3,A4)VARIABLE SUM:INTEGER RANGE 0 TO 4;BEGINSUM:=0;IF A1='1'THEN SUM:=SUM+1;END IF;IF A2='1'THEN SUM:=SUM+1;END IF;IF A3='1'THEN SUM:=SUM+1;END IF;IF A4='1'THEN SUM:=SUM+1;END IF;IF SUM>=3 THEN Y<='1';ELSE Y<='0';END IF;END PROCESS;END;(2)点击File/Save as以“.vhd”为扩展名存盘文件，命名为“ren.vhd”,保存时勾选“Add file to current file”选项。
数字电路仿真实训实验报告
课程设计（大作业）报告课程名称：数字电子技术课程设计设计题目：多功能数字时钟的设计、仿真院系：信息技术学院班级：二班设计者：张三学号：79523指导教师：张延设计时间：2011年12月19日至12月23日信息技术学院昆明学院课程设计（大作业）任务书一、设计目的为了熟悉数字电路课程,学习proteus软件的使用，能够熟练用它进行数字电路的仿真设计，以及锻炼我们平时独立思考、善于动手操作的能力，培养应对问题的实战能力，提高实验技能，熟悉复杂数字电路的安装、测试方法，掌握关于多功能数字时钟的工作原理，掌握基本逻辑们电路、译码器、数据分配器、数据选择器、数值比较器、触发器、计数器、锁存器、555定时器等方面已经学过的知识，并能够将这些熟练应用于实际问题中，我认真的动手学习了数字时钟的基本原理，从实际中再次熟悉了关于本学期数字电路课程中学习的知识，更重要的是熟练掌握了关于proteus软件的使用，收获颇多，增强了自己的工程实践能力。
另外，数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
二、设计要求和设计指标设计一个数字时钟，具有“秒”、“分”、“时”计时和显示功能。
小时以24小时计时制计时；具有校时功能，能够对“分”、“时”进行调整；能够进行整点报时，报时规则为：在59Min51s后隔秒发出500Hz的低音报时信号，在59min59s时发出1kHz的高音报时信号，声响持续1s。
数电仿真课程设计报告
数电仿真课程设计报告一、课程目标知识目标：1. 学生能理解数字电路的基本原理，掌握常见数字电路元件的功能及使用方法。
2. 学生能运用所学知识，分析并设计简单的数字电路系统。
3. 学生了解数电仿真软件的基本操作，能运用软件进行电路搭建、仿真测试及分析。
技能目标：1. 学生掌握数字电路的绘图技巧，能准确绘制电路图。
2. 学生具备运用数电仿真软件进行电路设计和调试的能力。
3. 学生能够通过小组合作，共同分析问题、解决问题，提高团队协作能力。
情感态度价值观目标：1. 学生对数字电路产生兴趣，增强对电子技术的学习热情。
2. 学生在课程学习中，培养严谨的科学态度和良好的工程意识。
3. 学生通过课程实践，体会科技发展对社会进步的推动作用，增强社会责任感。
课程性质：本课程为电子技术课程的一部分，侧重于数字电路的设计与仿真。
学生特点：学生为高中生，具备一定的电子技术基础，具有较强的学习能力和动手能力。
教学要求：结合学生特点，注重理论与实践相结合，提高学生的实际操作能力和创新能力。
在教学过程中，注重培养学生的团队协作能力和解决问题的能力。
通过本课程的学习，使学生能够掌握数字电路的基本知识，具备实际设计和应用能力。
二、教学内容本课程教学内容主要包括以下几部分：1. 数字电路基础知识：介绍数字电路的基本概念、原理，包括逻辑门、触发器、计数器等常见数字电路元件的功能及分类。
教材章节：第1章 数字电路基础内容安排：逻辑门（1课时）、触发器（1课时）、计数器（1课时）2. 数电仿真软件操作：教授如何使用数电仿真软件进行电路搭建、仿真测试及分析。
教材章节：第2章 数电仿真软件内容安排：软件安装与界面介绍（1课时）、电路搭建与仿真（2课时）3. 数字电路设计与分析：通过实例讲解数字电路的设计方法，使学生掌握电路分析技巧。
教材章节：第3章 数字电路设计与分析内容安排：简单电路设计（2课时）、复杂电路分析（2课时）4. 实践项目：组织学生进行小组合作，完成一个具有实际应用价值的数字电路设计项目。
数字电路仿真报告
第二部分、数字电路部分四、组合逻辑电路的设计与测试一、实验目的1、掌握组合逻辑电路的设计的设计与测试方法。
2、熟悉EWB中逻辑转换仪的使用方法。
二、实验内容设计要求：有A、B、C三台电动机，要求A工作B也必须工作，B工作C也必须工作，否者就报警。
用组合逻辑电路实现。
三、操作1、列出真值表，并编写在逻辑转换仪中“真值表”区域内，将其复制到下ABC 输入，输出接彩色指示灯，验证电路的逻辑功能。
将连接的电路图复制到下表中。
五、触发器及其应用一、实验目的1、掌握基本JK、D等触发器的逻辑功能的测试方法。
2、熟悉EWB中逻辑分析仪的使用方法。
二、实验内容1、测试D触发器的逻辑功能。
2、触发器之间的相互转换。
3、用JK触发器组成双向时钟脉冲电路，并测试其波形。
三、操作1、D触发器在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为nn D+1Q=其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器。
图2.5.1为双D 74LS74的引脚排列及逻辑符号。
图2.5.1 74LS74的引脚排列及逻辑符号在EWB中连接电路如图2.5.2所示，记录表2.5.1的功能表。
图2.5.2在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。
但可以利用转换的方法获得具有其它功能的触发器。
在T ′触发器的CP 端每来一个CP 脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中，其状态方程为：1nn Q Q +=。
同样，若将D 触发器Q 端与D 端相连，便转成T ′触发器。
如图2.5.3所示。
QQ图2.5.3 D 转成T ′在EWB 中连接电路如图2.5.4所示，测试其功能。
图2.5.4 D 转成T ′触发器3、双向时钟脉冲电路的测试。
①、按图2.5.5用JK 触发器和与非门组成双向时钟脉冲电路。
图2.5.5Q、CPA、CPB接入逻辑分析仪的输入端，把设②、CP用10Hz时钟源，将CP、Q、③、在逻辑分析仪面板中设置内时钟频率为100Hz，把逻辑分析仪显示波形复制到下六计数器和译码显示电路的应用一、实验验目的1、掌握中规模集成计数器的使用及其功能测试方法。
数电实验仿真报告
数电实验仿真报告实验一 组合逻辑电路设计与分析 一、实验目的（1）学会组合逻辑的特点（2）利用逻辑转换仪对组合逻辑电路进行分析与设计 二、实验原理组合逻辑电路是一种重要的数字逻辑电路：特点是任何时候的输出仅仅取决于同一时刻输入信号的取值组合。
根据电路确定功能，是分析组合逻辑电路的过程。
三、实验内容 （1）、利用逻辑转换仪对已知逻辑电路进行分析。
XLC1A BU1A 74LS136DU2A 74LS136DU3A 74LS04DU4A 74LS04DU5B 74LS04DU6C 74LS136D所以这是一个四位输入信号的奇偶校验电路。
（2）、根据要求利用逻辑转换仪进行逻辑电路分析。
火灾报警系统分析如下：生成的报警控制信号电路如下：A B C44454647484950四、思考题设计一个4人表决器，3人或3人以上同意则通过。
利用逻辑转换仪得真值表和表达式如下：根据真值表和表达式得逻辑电路如下：A B C D6566676869 7071727374757677787980818283 84利用逻辑转换仪对下图所示逻辑电路进行分析。
XLC1A BU1A 74LS04DU2B74LS04D U3C 74LS04DU4A 74LS00D U6B 74LS00DU7B74LS10D U8A74LS10D5623478910分析如下 实验二 编码器、译码器电路仿真实验 一、实验目的（1）掌握编码器、译码器的工作原理。
（2）常见编码器、译码器的作用。
二、实验原理（1）编码是指在选定的一系列二进制数码中，赋予每个二进制数码以某一固定含义。
能完成编码功能的电路统称为编码器。
（2）译码是编码的逆过程，将输入的每个二进制代码赋予的含义翻译出来，给出相应的输出信号。
三、实验内容 （1）、8－3线优先译码器（2）、1型冒险电路仿真实验V11kHz 5 VXSC1A BExt Trig++__+_U2A74LS04DU1A74LS08D（3）、多输入信号同时变化时的冒险电路V11MHz5 VXSC1A B Ext Trig++_ _+_U1A 74LS04DU2B74LS09DU3C74LS09DU4B74LS32DGNDVDD 5V（4）、多输入信号同时变化时的冒险消除电路V11MHz5 V XSC1A B Ext Trig++_ _+_U1A 74LS04DU2B74LS09DU3C74LS09DU4B74LS32DGNDVDD5VU5A74LS09DU6A74LS32D四、思考题如图3-5所示电路是否存在竞争冒险现象，若存在如何消除？U1A74LS04D U2A74LS02D U2B74LS02DU2C74LS02D2341567ABCF图表 1 思考题电路做出该电路所对应的卡诺图如下BC A 00 01 11 10 0 0 1 1 0 111因为卡诺图中填1的格所形成的卡诺图有两个相邻的圈相切，故可知电路存在竞争冒险的可能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数电仿真Multisim实验报告班级：学号：姓名：学院：实验一组合逻辑电路设计与分析一、实验目的1、掌握组合逻辑电路的特点2、利用逻辑转换仪对组合逻辑电路进行分析与设计二、实验原理组合逻辑电路是一种重要的数字逻辑电路：特点是任何时候的输出仅仅取决于同一时刻的输入信号的取值组合。
根据电路确定功能，是分析组合逻辑电路的过程，其步骤如下：组合逻辑电路→推导→逻辑表达式→化简→最简表达式→列表→真值表→分析→确定电路功能。
根据要求求解电路，是设计组合逻辑电路的过程，其步骤如下：问题提出→分析→真值表→归纳→逻辑表达式→化简变换→逻辑图。
逻辑转换仪是Multisim中常用的数字逻辑电路分析和设计仪器。
三、仿真例题1、利用逻辑转换仪对已知逻辑电路进行分析电路图如下：图待分析逻辑电路分析结果如下：图逻辑分析仪输出结果2、根据要求利用逻辑转换仪进行逻辑电路设计问题：有一火灾报警系统，设有烟感、温感和紫外线三种类型的火灾探测器。
为了防止误报警，只有当其中的两种或两种以上的探测器发出火灾探测信号时，报警系统才产生报警控制信号，试设计报警控制信号的电路。
利用逻辑分析仪分析：图经分析得到的真值表和表达式则可以得到如下电路图：A B C141310912118图 最终得到的逻辑电路图四、思考题1、设计一个四人表决电路，即如果3人或3人以上同意，则通过；否则被否决。
用与非门实现。
解：用ABCD 分别表示四人的表决结果，1表示同意，0表示不同意。
则利用逻辑分析仪可以输入如下真值表，并得到如下表达式：L=ACD+ABD+ABC+BCD图 逻辑分析仪得到的真值表和表达式得到如下电路图：A B C1411131123210968754图 利用逻辑分析仪得到的与非门设计的表决电路2、利用逻辑转换仪对下图所示电路进行分析。
XLC1A BU1A74LS04DU1B 74LS04DU1C 74LS04DU2A 74LS00DU2B74LS00D2U3A74LS10DU3B74LS10D1436578910图 待分析的逻辑电路解：通过逻辑分析仪可以得到如下结果：图 逻辑分析仪输出结果=++得到逻辑表达式为：L AC BC ABC实验二 编码器、译码器电路仿真实验一、实验目的1、掌握编码器、译码器的工作原理2、常见编码器、译码器的应用 二、实验原理数字信号既可以表示数，也可以用来表示指令和信息。
编码器是指在选定的一系列二进制数码中，赋予每个二进制数码以某种特定的含义。
能完成编码功能的电路统称为编码器。
74LS148D 是常用的8-3线优先编码器，在8个输入线上可以同时出现几个有效输入信号，但只对其中优先权最高的一个有效输入信号进行编码。
其中7端优先权最高，0端优先权最低。
1E 端是选通输入端，低电平有效，只有当1E =0时，编码器正常工作，当1E =1时，所有的输出端均被封锁，EO 为选通输出端，GS 为优先标志端。
此编码器输入、输出都是低电平有效。
译码是编码的逆过程。
能够完成译码功能的电路叫做译码器。
74LS138属于3-8线译码器，该译码器输入高电平有效，输出低电平有效。
三、仿真例题1、8-3线优先编码器实验仿真按图接线，切换单刀双掷开关进行仿真实验，将结果填入表中。
图 8-3线优先编码器仿真电路实验真值表如下：表 8-3线优先编码器真值表2、3-8线译码器实验仿真按图接线，切换单刀双掷开关进行仿真实验，将结果填入表中。
X7图线译码器实验仿真实验真值表如下：四、思考题线优先编码的逻辑功能。
解：实验电路图如下图图用8-3线优先编码器74LS148D设计16-4线优先编码电路码的逻辑功能。
解：实验电路图如下图图用-8线译码器74LS138D设计4-16线译码电路实验真值表略。
实验三 竞争冒险电路仿真一、实验目的1、掌握组合逻辑电路产生竞争冒险的原因。
2、学会竞争冒险是否可能存在的判断方法。
3、了解常用的消除竞争冒险的方法。
二、实验原理在组合逻辑电路中，由于门电路存在传输延时时间和信号状态变化的速度不一致等原因，使信号的变化出现快慢的差异，这种现象叫做竞争。
竞争的结果是使输出端可能出现错误信号，这种现象叫做冒险。
因此有竞争不一定有冒险，但是有冒险就一定存在竞争。
利用卡诺图可以判断组合逻辑电路是否可能存在竞争冒险现象，具体做法如下：根据逻辑函数表达式，做出其卡诺图，若卡诺图中填1的格所形成的卡诺图有两个相邻的圈相切，则该店路存在竞争冒险的可能性。
既然电路存在竞争就有可能产生冒险，造成输出的错误动作，因此，必须杜绝竞争冒险现象的产生，常用的消除竞争冒险的方法有以下4种：加取样脉冲；修改逻辑设计，增加冗余项；在输出端接滤波电容；加封锁脉冲等。
三、仿真例题1、0型冒险电路仿真实验图是逻辑功能为1F A A =+=的逻辑电路图，图 0型冒险电路得到如下仿真结果：图 0型冒险电路输出波形上图中，下面的波形是输入方波波形，上面的波形是输出波形，从输出波形可以看出，原本应该始终为1的波形，现在出现了短时间的低电平，出现了冒险现象。
我认为，可以通过在输出端加封锁脉冲来消除冒险现象。
2、1型冒险电路仿真图是逻辑功能为0F A A =•=的逻辑电路图XSC1A BExt T rig++__+_V11kHz 5 VU1A74LS05DU2A74LS08D图 1型冒险电路图 1型冒险电路仿真结果由上图可知，根据逻辑表达式可以得到的输出波形应该始终为0，但是上图中的输出波形（上面的波形）出现了短暂的高电平，因此出现了冒险。
我认为消除冒险的方法同0型冒险电路。
3、多输入信号同时变化时产生的冒险电路图是逻辑功能为F AB AC =+的逻辑电路，已知B=C=1时，1F A A =+=，但是由于多输入信号的变化不同时，引起电路出现冒险现象。
V11MHz 5 VGNDVDD5VU2B 74LS09DU2C 74LS09DU3B 74LS32DXSC1U1A 74LS05D图 多输入信号同时变化产生的冒险电路图 多输入信号同时变化时产生的冒险电路根据逻辑表达式分析可知，在已知B=C=1时，1F A A =+=始终成立，但是由上图波形可知，图中出现了低电平，出现了冒险现象。
消除此冒险的方法可以是修改逻辑电路设计，增加冗余项。
可以将F AB AC =+修改为F AB A C BC =++，修改后的逻辑电路如下：V11MHz 5 VGNDVDD5VU2B 74LS09DU2C 74LS09DU3B 74LS32DXSC1U1A 74LS05DU2A74LS09DU3C74LS32D图 修改后的逻辑电路修改后，得到的输出波形：图修改后的电路输出波形通过波形可以看出，修改后就没有了冒险现象。
四、思考题如图所示电路是否存在竞争冒险现象，若存在，如何消除U1A74LS05DU2A74LS02DU2B74LS02DU3A74LS02DV11MHz 5 VVCC 5VXSC1A BExt T rig++__+_图思考题电路解：分析该电路可以知道，其逻辑功能为：F A B A C=+++，分析可知，当B=C=0时，F=0，但是通过仿真可得到如下波形：图思考题电路输出波形由该波形能够看出，该电路是存在冒险现象的。
类似例题3，可以通过加冗余项来消除冒险，具体做法如下：将原函数修改为F A B A C B C=+++++，做出如下电路图：U1A 74S05DU2A74S02DU2B74S02DU2C74S02DU2D74S02DU3A74S02DV11MHz 5 V 213456XSC1A B Ext Trig++__+_7图修改后的电路图通过仿真可以得到如下波形：图修改后电路的输出波形由波形可以看出，冒险想象已经消除。
实验四 触发器电路仿真一、实验目的1、掌握边沿触发器的逻辑功能2、逻辑不同边沿触发器逻辑功能之间的相互切换。
二、实验原理触发器是构成时序电路的基本逻辑元件，具有记忆、存储二进制信息的功能。
从逻辑功能上将触发器分为RS 、JK 、D 、T 、T ’等几种类型，对于逻辑功能的描述有真值表、波形图、特征方程等几种方法。
功能不同的触发器之间可以相互转换。
边沿触发器是指在CP 上升沿或下降沿到来时接受此刻的输入信号，进行状态转换，而其他时刻输入信号状态的变化对其没有影响的电路。
集成触发器通常具有异步置位、复位的功能，74LS74D 是在一片芯片上包含连两个完全独立边沿D 触发器的集成电路。
对它的分析可以分为以下三种情况：1、无论CP 、D 为何值，只要~1CLR=0,1PR=1,触发器置零；只要~1CLR=1,~1PR=0,触发器置1.2、当~1CLR=~1PR=0时为不允许状态。
3、当~1CLR=~1PR=1且CP 处于上升沿时，1n Q+=D 。
74LS112是在一片芯片上包含两个完全独立边沿JK 触发器的集成电路，对它的分析可以分为以下三种情况：1、无论CP 、J 、K 为何值，只要~1CLR=0，~1PR=1，触发器置零；只要~1CLR=1，~1PR=0，触发器置1.2、当~1CLR=~1PR=0时为不允许状态。
3、当~1CLR=~1PR=1且CP 处于下降沿时，1n n n Q JQ KQ +=+。
三、仿真例题1、D 触发器仿真电路如下：5 V图D触发器仿真实验图表D触发器实验真值表2、JK触发器仿真电路如下：图JK触发器仿真电路图利用开关改变输入端的状态，观察输出端的变化，将结果记录于表格中：表JK触发器仿真实验记录表四、思考题由于D触发器使用方便，JK触发器功能最完善，怎样将JK触发器和D触发器分别转换成T触发器。
解：1、将JK触发器转换成T触发器，电路如下：图JK触发器转换成T触发器2、将D触发器转换成T触发器5 V图D触发器转换成T触发器实验五计数器电路仿真实验一、实验目的1、了解计数器的日常应用和分类2、熟悉集成计数器逻辑功能和其各控制端作用3、掌握计数器使用方法二、实验原理统计输入脉冲个数的过程叫计数，能够完成计数工作的电路称作计数器。
计数器的基本功能是统计时钟脉冲的个数，也可以用于分频、定时、产生节拍脉冲等。
计数器的种类很多，根据计数脉冲引入方式的不同，将计数器分为同步计数器和异步计数器；根据计数过程中计数变化趋势，将计数器分为加法计数器、减法计数器、可逆计数器；根据计数器在哦个计数长度的不同，分为二进制计数器和非二进制计数器等。
二进制计数器是构成其他计数器的基础。
按照计数器中的计数值的编码方式，用n表示二进制代码，N表示状态位，满足N=2n的计数器称作二进制计数器。
74LS161D是常见的二进制同步加法计数器。
74LS191D是常见的二进制加/减同步计数器。
若一计数器的计数长度为10，则该计数器是十进制计数器，74LS162是常见的十进制加法计数器。