基于FPGA的图像中值滤波器的硬件实现
基于FPGA的图像预处理算法实现
Ｋｅ ｙ ｗｏｒ ：ｍａ ｅｐｅ ｍｃ ｓｉｇ ｄｓ Ｉ ｇ ｒｐ ｅ ｓｎ ；ｍｅ ｉｎ ｆ ｔｒ ｄａ ｌｅ；ｍｅ ｎ ｆ ｔｒ Ｆ ｉ ａ ｌ ； ＰＧＡ ｉｅ
图像 处 理 技术 如今 被 广泛 应 用于 医学 、军事 、 工
１１ 中值滤 波算 法 ．
业等各个领域中。随着集成电路 、 数字信号处理器、 嵌
时 图像处 理技 术 的需 求 。同时 Ｆ Ｇ Ｐ Ａ设 计可采 用模 块
公式（ ）Ｐ （ ｉ ） ｇ ， 分别为输入与输 出 １￣ｆｘ ， 和 ｙ — ｙ ）
像 素值 ， 为模 板 窗 口， 了 Ｆ Ｇ 为 Ｐ Ａ实 现 ， 本设 计 中采 用 了 ３ ３方形 窗 。该 窗沿 图像数 据方 向滑 动 ， 一次 滑 Ｘ 每 动期 间 ，方形 窗 内 的所有 元 素按 照灰 度 值被 排 序 ， 替 代原来 窗 函数 中心位置 的 图像 像 素 的灰 度值 。 中值 滤 波滤 器 在 平 滑 尖锐 噪声 方 面是 非 常 有 效
入 式 处理 器 以及 大规模 可 编程 逻 辑器 件 的飞 速发 展 ， 图像处 理速 度也 得到 了极大 提 升ｌ。特 别是 图像 处理 Ｉ ］
中值滤波算法可以有效地去除噪声 、平滑图像 ， 是一种最常用的图像预处理算法 。 该算法在去 糊 ， 好 地保 持 图像 的 可 较 清 晰度［ １ ４。中值滤 波 的定 义 如下 ： ， ５
ｇｘｙ＝ ｅ ｉ ｛ｘ ｉｙｊ｝ √ ∈Ｗ （，）ｍ ｄａ ｆ － ，－） ｉ ） ｎ（ （ （） １
中的一些算法 的实现 ， 例如 ： 中值滤波算法 、 图像去噪 算法等 ， 利用 Ｆ Ｇ Ｄ Ｐ以及 Ａ Ｍ等器件来实现具 Ｐ Ａ、 Ｓ Ｒ
有较 高 的时效性 。现 场可 编程 门阵Ｙ （Ｐ Ａ是 运用较 Ｊ ａ Ｇ） Ｆ 为 广 泛 的可 编 程 逻辑 器 件 ， 随着 新 器件 的 出现 ， 其硬 件 资 源 、 成 度 以及 工 作 速度 不 断 提 高 ， 以满 足 实 集 可
基于FPGA的改进型中值滤波研究
巴
２ｏ＇ ． ２ １１
０ 引言
视 频 图像 处 理 技 术应 用 日益 广 泛 ，实 时性 要 求越 来越 高。若单纯 采用软 件的 方法进行 一些前 期 的预处理 ，
ｅ ｖｒｎ ｎ ｆ ａｔｓ ， ｎ ｃｏ ｄｎ ｃ ｍｕａ ｏ ｓ ｅｓ ｉ ｙｈ ｓ ｅｎｔｓｆ ｄ ｎ ｉ ｍｅ ｔ ｒ ｌ ａ ｄａ ｃ ｒｉｇｔ ｓ ｈｓ ｌ ｉｎｉ ａ ｂｌ ａ ｂ ｅ ｔ ｅ ． ｏ ｏ Ｑｕ ｕ Ｉ ｏ ｕ ｉ ｔ ｔｆ ｉ ｉ ｔ ｅｉ ｉ
ｃ ｍｅ ｅ ｉｎ ｍｅｈ ｄ ｂ ｓ ｄ ｏ ｓｅ ｌ ｎ ． ｍｐ ｒ ｄ ｗｉ ｒ ｄｔ ｎ ｅｉ ｓ ｓ ｃ ｅｉ ｎ ｈ ｓ ｒ ａ ｙ ａ ｃ ｌｒ ｔｄ ｏ ｓａ ｄ ｓ ｔ ｏ ａｅ ｎ ａｓｍｂ ｙ ｌ ｅ Ｃｏ ａ ｅ ｔ ｔ ｉ ｏ ａ ｄ ｓ ， ｕ ｈ ｄ ｓ ａ ｅ ｔ ｃ ｅｅ ａｅ ｇ ｉ ｈ ａ ｉ ｌ ｎ ｇ ｇ ｇ ｌ
ｔ ｅ ｕ ｒ ｍｅ ｔ Ａｔｌｓ， ｕ ｈ ｄ ｓ ｎ ｈ ｓｈ ｄ ａ ｉ ｌｔ ｎ ｔ ｈ ｏｅ ｓ ｓ ｍ’ ｉ ｌｍ ｅ ｔｔ ｎ ｍｅｈ ｄ ｗｉ ｈ ｉ ｍｅ ｒ ｑ ｉ ｅ ｎ ． ａｔ ｓ ｃ ｅｉ ａ ａ ｎ ｓ ｇ ｍｕ ａｉ ｏ ｔ ｅ ｗｈ ｌ ｙ ｔ Ｓ ｍｐ ｅ ｎ ａｉ ｔ ｏ ｔ ｔ ｅ ｏ ｅ ｏ ｈ
但 是随 着 电子技术 的发 展 ，特别 是 Ｆ ＧＡ技 术 的迅猛发 Ｐ 之 时 ，该方 法减少 的计算 量是很 可观 的，因此快速 中值 展， 使用 Ｆ Ｇ Ｐ Ａ来对视频信号进行 中值滤波这类运算简单 ， 滤波可 以大大加快处理速度。 但数据量大的处理， 使得系统实时性成为一种现实。
基于FPGA的中值滤波算法研究与硬件设计
编程器件的基础上进一步发展的产物。它是作为专 用集 成 电路 （ Ｉ ） ＡＳＣ 领域 中的一种半 定制 电路 而出现
的 。既解 决 了定制 电路 的不 足 ，又克服 了原有 可编 程器件 门电路 数有 限的 缺点 。根据 面阵 Ｃ Ｄ 器 件 Ｃ 驱 动 要 求 ，采 用 此 项 技 术 进 行 了 图 像 处 理 专 用 Ｆ Ｇ 芯片设 计 ，对完 成 以 Ｆ Ｇ 图像处 理芯 片为 ＰＡ ＰＡ 核心 的实时 图像处 理系 统 的设计 有重 要意 义 。
中值滤波是一种非线性的图像平滑方法 ，与均
值滤 波器 以及 其它线 性 滤波器 相 比 ，它能够很 好地 滤 除脉 冲噪声 ，同时又 能够保 护 目标 图像边缘 。它
是一种邻域运算 ， 类似于卷积 ，但计算的不是加权 求和 ，而是把邻域中的像素按灰度级进行排序 ，然
Ｖ０． １ Ｎｏ １ １ ３ ． Ｍａ ． ｏ ８ ｒ２０
基于fpga的数字图像处理原理及应用
基于FPGA的数字图像处理原理及应用1. 引言数字图像处理作为一项重要的技术，已经被广泛应用于多个领域，例如医疗影像、机器视觉和图像识别等。
而基于FPGA（Field-Programmable Gate Array）的图像处理系统已经成为研究的热点。
本文将介绍基于FPGA的数字图像处理原理及其应用。
2. FPGA的基本原理和特点FPGA是一种可重构的硬件设备，具有可在现场编程的特点，使其适用于不同应用的实时高性能图像处理。
FPGA拥有可配置的逻辑单元和内部存储器，可用于实现各种数字图像处理算法。
3. FPGA在数字图像处理中的应用3.1 图像滤波•FPGA可以实现图像滤波算法，例如均值滤波、中值滤波和高斯滤波等。
•FPGA的并行计算能力使得图像滤波可以以实时高性能的方式进行。
3.2 图像边缘检测•基于FPGA的图像边缘检测算法可以有效地提取图像的边缘信息，用于目标识别和图像分割等应用。
•FPGA的并行处理能力和灵活的逻辑结构使得边缘检测算法可以以高效的方式实现。
3.3 图像增强•FPGA可以用于实现图像增强算法，例如直方图均衡化和灰度级调整等。
•FPGA的硬件并行性使得图像增强算法可以在实时性要求较高的应用中得到广泛应用。
3.4 图像压缩•FPGA可以实现图像压缩算法，例如JPEG压缩算法。
•FPGA的高速并行处理能力使得图像压缩可以以实时高效的方式进行。
4. FPGA在数字图像处理中的优势•FPGA具有硬件并行处理能力，可以实现高效的图像处理算法。
•FPGA具有灵活性，可以根据不同的应用需求进行编程和配置。
•FPGA具有低功耗和低延迟的特点，适用于实时性要求较高的图像处理应用。
•FPGA具有较高的计算性能和吞吐量，可以满足高帧率的图像处理需求。
5. FPGA在数字图像处理中的应用案例5.1 医疗影像处理•基于FPGA的医疗影像处理系统可以用于实时的医学图像分析和诊断。
•FPGA的硬件并行处理能力可以提高医疗图像处理系统的性能和效率。
基于FPGA设计的FIR滤波器的实现与对比
从 ＦＲ 公 式 出发 ， 以得 道 ｍ 滤 波 器 的 输 出 是 输 人 数 Ｉ 可
据 和 系 数相 卷 积 得 到 的 ， 公 式 （ ） 示 。 如 １所
Ｌ Ｉ 波器 分 为两类 ： Ｒ和 Ｆ Ｒ滤波器 。 数据 通讯 ， Ｔ滤 Ｉ Ｉ Ｉ 在 语音 信 号处 理 ， 图像 处理 ， 达信 号处 理 中 ， 能有 明显 的相位 失 真 ， 雷 不 而 有 限长 单 位 冲 激 相 应 Ｆ Ｒ具 有 严 格 的 线 性 相 位 的特 点 ： Ｉ 此 外 ，Ｉ Ｆ Ｒ滤 波器 的单 位抽 样 响 应 序 列是 有 限 长 的 ．因此 是 一 个
法） 。在 文 中是 以 一 ３ ２阶 Ｆ Ｒ滤 波 器 进 行 比较 的 。 Ｉ
＾Ｌ ｌ
∑ｓ） Ⅳ ∑ （ ｓ ） ｏ （ － ＝ ） ） （ （ ＋ （ ） （＝ ０ ）
ｉ０ － ｉ０ －
ｓ １ ｘ １ （ ） ｈ（ ＋…＋ （ １ ￣ Ｎ－１ （ ） ｈ（ ） ２ ｘ ２） ５ ） ｈ（ ）
稳 定 的系 统 ， ＦＲ 滤 波 器 在 上 述 领 域 中 得 到 广 泛 应用 ［。 故 Ｉ ห้องสมุดไป่ตู้ １
ｙｓｎ （） ２ ｓｉ ｈＮ ｉ ＝（） ｎ＝ （ ｘ （ －） ）
（） １
具 有 严 格 线 性 相 位 ＦＲ滤 波 器 具有 对 称 的性 质 ．即 满 足 Ｉ
偶 对称 性 或 奇 对 称 ， 在这 里 介 绍 下 偶 对 称 的 结构 ， 满 足 公 式 即
Ｒｅ ｌｚ ｔｏ ｎｄ ｃ ｍ ｐａ ｉｏ ｆｔ ｅ ＦＩ ｆｔ ｒ ｂ ｓ ｄ ｏ ＦＰＧＡ ａｉａｉ ｎ ａ ｏ ｒｓ ｎ ｏ ｈ Ｒ ｌｅ ａ ｅ ｎ
ＣＵＩＬｉｎ ａ ｇ，ＺＨＡＮＧ — ｉｎ Ｚｈｉｘａ
基于 FPGA 的数字滤波器设计与实现
基于 FPGA 的数字滤波器设计与实现引言：数字滤波器是现代信号处理的重要组成部分。
在实际应用中，为了满足不同信号处理的需求，数字滤波器的设计与实现显得尤为重要。
本文将围绕基于 FPGA的数字滤波器的设计与实现展开讨论，介绍其工作原理、设计方法以及优势。
同时，还将介绍一些实际应用场景和案例，以展示基于 FPGA 的数字滤波器在实际应用中的性能和效果。
一、数字滤波器的基本原理数字滤波器是一种将输入信号进行滤波处理，改变其频谱特性的系统。
可以对频率、幅度和相位进行处理，实现信号的滤波、去噪、增强等功能。
数字滤波器可以分为无限脉冲响应滤波器（IIR）和有限脉冲响应滤波器（FIR）两种类型。
IIR滤波器是通过递归方式实现的滤波器，其输出信号与过去的输入信号和输出信号相关。
FIR滤波器则是通过纯前馈结构实现的，其输出信号仅与过去的输入信号相关。
两种类型的滤波器在性能、复杂度和实现方式上存在一定差异，根据具体的应用需求选择适合的滤波器类型。
二、基于 FPGA 的数字滤波器的设计与实现FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，通过可编程逻辑单元（PLU）、可编程连线（Interconnect）和可编程I/O（Input/Output）实现。
其可编程性使得 FPGA 成为数字滤波器设计与实现的理想平台。
1. FPGA的优势FPGA具有以下几个优势，使得其成为数字滤波器设计与实现的首选平台：灵活性：FPGA可以根据设计需求进行自定义配置，可以通过修改硬件逻辑来满足不同应用场景的需求。
可重构性：FPGA可以重复使用，方便进行修改和优化，减少芯片设计过程中的成本和风险。
高性能：FPGA具有并行处理的能力，可以实现多通道、高速率的实时数据处理，满足对于实时性要求较高的应用场景。
低功耗：FPGA可以进行功耗优化，通过减少冗余逻辑和智能布局布线来降低功耗。
2. 数字滤波器的实现方法基于 FPGA 的数字滤波器的实现方法主要有两种：直接法和间接法。
基于FPGA的FIR数字滤波器设计概要
基于FPGA的FIR数字滤波器设计摘要:文章介绍了CSD编码和流水线技术,将它们运用到VHDL语言编程中,设计了一个16阶8位输入17位输出的线性相位结构FIR数字滤波器,仿真结果符合要求。
最后比较了两种方法的使用在硬件资源和系统处理速度上的优缺点。
有限冲激响应(FIR数字滤波器和无限冲激响应(IIR数字滤波器广泛应用于数字信号处理系统中。
IIR数字滤波器方便简单,但它相位的非线性,要求采用全通网络进行相位校正,且稳定性难以保障。
FIR滤波器具有很好的线性相位特性,使得它越来越受到广泛的重视。
This article introduces CSD coding and production line technique, will they use to VHDL language programming, design of a 16th order 8-bit input 17 output of linear phase FIR digital filters, structural simulation results accord with the requirement. Last two methods were compared, the use of the system hardware resources and processing speed on the advantages and disadvantages. Finite impulse response (FIR digital filters and infinite impulse response (IIR digital filters widely used in digital signal processing system. IIR digital filter convenience simple, but it phase of the nonlinear requirements adopts full ventilation network phase calibration, and stability difficulty safeguards. FIR filters have very good linear phase characteristic, making it more and more extensive attention.关键词:FIR数字滤波器;线性相位;CSD编码;流水线技术1.引言数字滤波在图像处理、语音识别和模式识别等数字信号处理中占有重要地位。
基于FPGA的中值滤波算法的实现
基于FPGA的中值滤波算法的实现1.背景知识中值滤波法是⼀种⾮线性平滑技术，它将每⼀像素点的灰度值设置为该点某邻域窗⼝内的所有像素点灰度值的中值.中值滤波是基于排序统计理论的⼀种能有效抑制噪声的⾮线性信号处理技术，中值滤波的基本原理是把数字图像或数字序列中⼀点的值⽤该点的⼀个邻域中各点值的中值代替，让周围的像素值接近的真实值，从⽽消除孤⽴的噪声点。
⽅法是⽤某种结构的⼆维滑动模板，将板内像素按照像素值的⼤⼩进⾏排序，⽣成单调上升（或下降）的为⼆维数据序列。
⼆维中值滤波输出为g（x,y）=med{f(x-k,y-l),(k,l∈W)} ，其中，f(x,y)，g(x,y)分别为原始图像和处理后图像。
W为⼆维模板，通常为3*3，5*5区域，也可以是不同的的形状，如线状，圆形，⼗字形，圆环形等。
中值滤波法对消除椒盐噪声⾮常有效，在光学测量条纹图象的相位分析处理⽅法中有特殊作⽤，但在条纹中⼼分析⽅法中作⽤不⼤.中值滤波在图像处理中,常⽤于保护边缘信息,是经典的平滑噪声的⽅法。
2.中值滤波理论中值滤波是⼀种⾮线性滤波，在数字图像处理中，对于 N X N (N 为奇数) 中值滤波器，可以滤除⼩于或等于邻域中(N 2- 1)／2 个像素的噪声并且较好地保持图像的边缘[3]。
对图像进⾏中值滤波处理⾸先要确定⼀个模板 N ×N ，⼀般选取 3X 3 或 5 ×5。
中问位置的图像数据的表达式为f (x ，y ) = med{f (x ± k，Y ± Z) ， (K≤ (N -1) /2，Z≤ (N-1) /2) }要得到模板中数据的中间值，⾸先要将数据按⼤⼩排序，然后根据有序的数字序列来找中问值。
中值滤波排序的过程有很多成熟的算法，如冒泡排序、⼆分排序等，⼤多是基于微机平台的软件算法，⽽适合硬件平台的排序算法则⽐较少。
3.FPGA硬件实现⽅法L(1,1) L(1,2) L(1,3)L(2,1) L(2,2) L(2,3)L(3,1) L(3,2) L(3,3)如上所⽰，为⼀个3x3的图像模板，第⼀步：分别对三⾏像素进⾏排序（例：由L11,L12,L13得到L1max，L1mid，L1min）；第⼆步：分别对三⾏像素中的最⼤，中间和最⼩分别进⾏排序（例：由L1max，L2max，L3max得到Lmax_max，Lmax_mid，Lmax_min）；第三步：对最⼤的最⼩，中间的中间以及最⼩的最⼤进⾏排序（例：由Lmax_min，Lmid_mid，Lmin_max得到midian）；FPGA的算法实现步骤基本如此。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于FPGA 的图像中值滤波器的硬件实现李洋波,赵不贿(江苏大学电气学院 江苏镇江 212013)摘 要:为了实现图像的实时处理,常采用现场可编程门列阵FP GA 对采集的数字图像做预处理,在讨论中值滤波算法原理的基础上,利用V HDL 硬件描述语言设计一个中值滤波模块对输入图像进行去噪处理,仿真结果说明该算法满足实时性要求,取得较好的仿真效果,并对中值滤波的改进算法进行了讨论。
关键词:现场可编程门列阵(FP GA );V HDL ;图像处理;中值滤波中图分类号:TP391 文献标识码:B 文章编号:10042373X (2008)222099203H ardw are Implementation of Median Filter B ased on FPG AL I Yangbo ,ZHAO Buhui(School of Electrical and Information Engineering ,Jiangsu University ,Zhenjiang ,212013,China )Abstract :To realize the real 2time image processing ,people often uses FP GA to do image preprocessing with collected dig 2ital image.On basis of discussing the principle of median filter algorithm ,this paper uses V HDL language and designs a module of median filter to remove the impulse in input image and gains a real 2time request and good result.At the end of the paper ,it discusses the improved realization of the algorithm.K eywords :FP GA ;V HDL ;image processing ;median filter收稿日期:2008203218 图像在生成,传输过程中常会受到各种噪声源的干扰和影响,为了抑制噪声,改善图像质量,在对图像进行分析前需要对图像进行滤波、平滑等处理。
底层图像预处理算法的特点是数据量比较大,而运算结构相对较规律,用一般的软件实现会比较慢。
由于FP GA 含有丰富的逻辑单元,很容易实现各种电路设计和完成较复杂的运算,对于不同的图像处理要求,只需要用软件修改FP GA 内部的逻辑功能即可。
故对于实时性要求较高的系统,利用FP GA 实现底层算法是理想选择之一。
本文即以中值滤波算法为例,介绍基于FP GA 的图像处理算法的硬件实现。
1 中值滤波原理中值滤波器是在1971年由J.w.J ukey 首先提出并应用于一维信号处理技术(时间序列分析)中,后来被二维图像信号处理技术所引用。
中值滤波是一种能有效地抑制图像噪声而提高信噪比的非线性滤波技术。
它是把邻域中的像素按灰度级进行排序,然后选择该组的中间值作为输出像素值。
用公式表示为:g (x ,y )=median {f (x -i ,y -j )} (i ,j )∈S 上式中g (x ,y ),f (x ,y )为像素的灰度值;S 为模板窗口。
对于不同的图像内容和不同的应用要求,往往采用不同的模板窗口,其中常用的有3×3模板和5×5模板。
采用3×3模板拥有耗时短,资源省的优点,而采用5×5模板能获得更好的处理效果。
本设计通过en1使能端口可在3×3模板和5×5模板之间切换,来满足设计的不同需求。
与最小均方滤波器以及其他线性滤波器相比,中值滤波器对滤除脉冲干扰及图像扫描噪声很有效,同时又能够保护目标图像边缘,而且在实际运算过程中并不需要图像的统计特性,这也带来不少方便。
2 实现方案本设计以Altera 公司的Quart us Ⅱ软件为开发平台,处理图像为8位的灰度图像,为了节省仿真时间,本设计假定图像每行的像素个数为20。
其总体设计方案如图1所示。
图1 总体设计方案由图1可知,整个系统可分为2大模块:3×3(5×5)模板生成模块和图像数据比较模块。
3×3(5×5)模板生成模块处理图像的某个像素和其邻域像素,经过中值滤波算法排序后,得出其中值像素来取代原3×3(5×5)窗口中间位置的像素值。
之后3×399《现代电子技术》2008年第22期总第285期 计算机应用技术(5×5)模板生成模块将不断右移或换行,直到将一幅灰度图像的数据阵列中的所有像素全部处理完。
图1中D (7..0)为灰度图像数据输入端,DOU T (7..0)为图像数据输出端,ENO 为输出数据有效标志,整个系统有统一的时钟信号clk 和复位信号rst 。
下面分别介绍各模块功能和设计方法。
(1)3×3(5×5)模板生成模块。
该模块原理框图如图2所示。
图2 3×3(5×5)模板电路原理图图2中r 代表移位寄存器;FIFO 代表先进先出存储器,它是一种特殊功能的存储器,数据以达到FIFO 输入端口的先后顺序依次存储在存储器中,并以相同的顺序从FIFO 的输出端送出,所以FIFO 不需要读/写地址线。
图像数据以时钟节拍从数据输入端依次串行输入,FIFO 用来存储1行的数据,以便使w 11,w 12,…,w 55正好是3×3(5×5)模板所对应的图像数据,当模块使能端en1为1时,该模块是5×5模板窗口,当en1为0时,r 14,r 15,r 23,r 24,r 33,r 34,FIFO C 及其以后的各触发器和存储器均为直接通路状态,此时该模块为3×3模板窗口。
本设计中设定FIFO 深度为20,宽度为8位。
当设定FIFO 存储器写满时,才允许读操作。
这样当数据流不断从数据输入端输入时,3×3(5×5)模板对应的图像数据不断跟着变化,这就可以对一帧图像的所有像素都进行3×3(5×5)模板处理。
(2)数据比较模块。
数据比较模块的基本原理是对3×3(5×5)模板中的图像灰度值进行排序,然后将中值输出,本设计采用了软件设计中冒泡排序法的设计思想,它是最基本的排序算法,原理非常简单,只是一个2层循环,每次将最大或最小的数放到数组最后。
其3×3模板排序部分代码如下,其中en1使能端为0,m 用来控制每次循环中比较的次数,n 控制循环次数。
architecture comp1of comp1istype mask is array (24downto 0)of std logic vector (7downto 0);signal t :std logic vector (7downto 0); signal m ,n :integer ;begin process variable a :mask ; variable T :std logic vector (7downto 0);beginwait until rising edge (clk );if en1=′0′then a (0):=(conv std logic vector (w11,8));a (1):=(conv std logic vector (w12,8));a (2):=(conv std logic vector (w13,8));a (3):=(conv std logic vector (w21,8));a (4):=(conv std logic vector (w22,8));a (5):=(conv std logic vector (w23,8));a (6):=(conv std logic vector (w31,8));a (7):=(conv std logic vector (w32,8));a (8):=(conv std logic vector (w33,8));if en =′1′thenfor n in 1to 8loop for m in 8downto n loop if (a (m )<a (m -1)) then T :=a (m ); a (m ):=a (m -1); a (m -1):=T ; end if ; end loop ;end loop ;median <=(conv integer (a (4)));eno <=′1′;else median <=0; eno <=′0′;end if ;else …3 仿真结果本设计中3×3中值滤波模块在Quart us Ⅱ上的仿真结果如图4所示。
设定图像每行像素为20,初始化后需先扫描2行像素,经过43个时钟周期后可以获得图像的中值滤波结果输出。
eno 使能端置为1,从而允许下一级模块读取结果。
若采用5×5中值滤波模块,则在97个时钟周期后得到中值滤波的结果输出。
图3 中值滤波模块仿真结果4 改进的中值滤波算法中值滤波算法核心是排序,排序算法的优劣直接决定了求取中间值的效率,从而决定滤波器的整体性能。
基于硬件的排序算法设计可以充分地利用硬件平台的并行性特点,从而达到加快处理速度目的。
下面分析3×3窗口图像数据的数学模型,说明中间值的求取过程,并与原始的冒泡排序法相比较。
对于3×3窗口图01图像分析李洋波等:基于FP GA的图像中值滤波器的硬件实现像数据,首先分别对窗口中的每一行计算最大值、中值、最小值,这样一共可以得到9个数值,分别包括3个最大值、3个中值、3个最小值;第一行的最大值:Max1=max[w11,w12,w13];第一行的中值:Med1=med[w11,w12,w13];第一行的最小值:Min1=min[w11,w12,w13];依此类推:Max2=max[w21,w22,w23];Med2= medw21,w22,w23];Min2=min[w21,w22,w23];Max3= max[w31,w32,w33];Med3=med[w31,w32,w33];Min3= min[w31,w32,w33];式中,max表示取最大值,med表示取中值,min表示取最小值。