基于FPGA的滤波器的设计
基于FPGA的FIR滤波器设计
～ （ ４ ）
滤 波 器 的参 数 输 入 进 去 ， 设 计 好 参 数 之 后 点 击Ｄ ｅ ｓ ｉ ｇ ｎ Ｆ ｉ ｌ ｔ ｅ ｒ ，则 可 以得 到 低 通 幅 频 响应 和相频的分析 。 同时 得 到 设计 的Ｆ Ｉ Ｒ 系数 ｈ （ ｎ ） 的值 如 下 ：
１ ． 引 言 ２ １ 世 纪 是 数 字 信 息 的时 代 ， 数 字 化 、 智 能 化 和 网 络 化 已经 成 为 了一 种 趋 势 ，而 数 字
滤 波 器 的 单 位 脉 冲 响 应 ，即
ｔ ｔ （ ｅ ） ＝ ∑ｈ （ ｋ ） ｅ
） ＝ Ｈ（ ｅ ｊ ￣
化又是后 面两者 的基 础 。实 际的生活 中能接 触 到 的各 种 信 号 ，例 如 最 常 见 的广 播 信 号 ， 通信信号 等等的大部 分都属于模 拟信号 ，有 小 部 分 是 数 字 信 号 。 模 拟 信 号 直 接 处 理 起 来 会 有 困 难 ， 所 以 大 部 分 要 用 到 数 字 信 号 处 理 。 而 在 数 字 信 号处 理 方 法 中 ， 数 字 滤 波 器 属 于是数字 信号处理 的一种常 用电子系统 。 数 字 滤 波 器 是 通 过 数 字 运 算 器 件 对 输 入 的 数 字 信 号 进 行 处 理 ， 改 变 信 号 频 谱 ， 以得 到 期 望的响应特 性的离散 时 间系 统。根据数 字滤 波 器 的 功 能 特 点 ， 可 分 为 低 通 、 高 通 、 带 通 、 带 阻 和 全 通 类 型 ， 根 据 冲 激 响 应 特 性 的 不 同 ，又 可 分 为 Ｉ Ｉ Ｒ ￣ Ｎ Ｆ Ｉ Ｒ 数 字 滤 波 器 ， 其 中 ＦＩ Ｒ 滤波 器 由于其 自身 的优点 ，成 为信号 处 理 中 滤 波 器 的 一 种 最 常 用 电路 。 ２ Ｆ Ｉ Ｒ 滤波器基本原理与结构
基于FPGA的sinc3结构的数字抽取滤波器
基于FPGA的sinc3结构的数字抽取滤波器基于FPGA的sinc3结构的数字抽取滤波器，今年电子设计大赛D题必用的模块，实测效果非常好，做西格玛-德尔塔ADC必用的滤波器module sinc3(mdata1, mclk1, reset, DATA ,word_clk,mode);input mclk1; /*滤波器工作时钟*/input reset; /*滤波器复位*/input mdata1; /*接收到的待滤波的数据*/input [1:0]mode;output [15:0] DATA; /*滤波完成的数据*/output word_clk;integer location;integer info_file;reg [35:0] ip_data1;reg [35:0] acc1;reg [35:0] acc2;reg [35:0] acc3;reg [35:0] acc3_d1;reg [35:0] acc3_d2;reg [35:0] diff1;reg [35:0] diff2;reg [35:0] diff3;reg [35:0] diff1_d;reg [35:0] diff2_d;reg [15:0] DATA;reg [11:0] word_count;reg word_clk;reg init;/*Perform the Sinc ACTION*/always @ (mdata1)if(mdata1==0)ip_data1 <= 0; /* change from a 0 to a -1 for 2's comp */elseip_data1 <= 1;/*ACCUMULATOR (INTEGRATOR) Perform the accumulation (IIR) at thespeed of the modulator.Z = one sample delayMCLKOUT = modulators conversion bit rate*/always @ (posedge mclk1 or posedge reset)if (reset)begin/*initialize acc registers on reset*/acc1 <= 0;acc2 <= 0;acc3 <= 0;endelsebegin/*perform accumulation process*/acc1 <= acc1 + ip_data1;acc2 <= acc2 + acc1;acc3 <= acc3 + acc2;end/*DECIMATION STAGE (MCLKOUT/ WORD_CLK)*/ always @ (negedge mclk1 or posedge reset)if (reset)。
基于FPGA的IIR低通数字滤波器的设计
文件 时调 用 已建立好 的模 块 。测 试仿 真结 果表 明基于 Ｆ ＧＡ设计 的 ＩＲ数字滤 波器 达到 了设计 要求 。 Ｐ Ｉ
关键 词 ：Ｉ Ｉ Ｒ数字 滤波 器 级 联型 中图分 类号 ：Ｔ １ Ｎ７ ３ Ｆ ＧＡ Ｐ 文章 编号 ：１ ０ ．８ ２２ １）２０ ２ ．３ ０ ３４ ６ （０ ２０ ．０ ４０
小截 断误 差的考 虑 ， 据设计 指标 首先 利用 Ｍａｌ 依 ｔ ｂ进行 参数 的计算 并进行 量化 ，同时获得 系统 的幅频 响应 、 ａ 单位 冲击 响应等 系统 基本信 息 。随后 在分 析 ＩＲ 数字 滤波器 内部 乘法器 、加 法器 的输入 输 出基础上 ，调 用 Ｉ Ｑ ａｔｓ Ｉ ｕ ｒ 软件 调试 程序 建立乘 法器 和加 法器模 块 ，依据 自顶 向下的设 计思想 搭建 整体 电路 ，并在 建立项 层 ｕＩ
据 幅度 特 性 指 标 要 求 设 计 了 一个 输 入 ８位 、输 出
８位 的 ＩＲ低 通 数 字滤 波 器 。 Ｉ
频谱分析等领域 。数字滤波器按照响应方 式的不 同 ，可 分 为 ＦＲ （ 限长 脉 冲 响 应 ）滤 波 器 和 ＩＲ Ｉ 有 Ｉ （ 限长 脉 冲 响应 ） 波 器 ］ 比较 于 ＦＲ 数 无 滤 。相 Ｉ
Ａｂ ｔａｔ Ｏｎ ｉｄｏ ＩＲ ｄ ｉ ｌ ｌ ｒｗ ｉｈｈｓ８ｉ ｕｓａ ｄ８ｏ ｔｕｓｉ ｄｓ ｎｄｂｓｄｏ ＰＧ Ｉ ｓｒｃ： ｅｋｎ Ｉ ｉ ｔ ｆ ｔ ｈｃ ａ ｎ ｔ ｎ ｕ ｔ ｓ ｅｉ ｅ ａｅ ｎＦ Ａ．ｎ ｆ ｇ ａｉ ｅ ｐ ｐ ｇ ｔｒ ｓｏ ｅｌａｉｎ ｏ ｓｄｒｎ ｅｒａｉ ｈ ｕｔ ｇ ｅｒｒ ｒｔ ＇ｔｅｐ ｒｍｅｅｓａｅｃｍ ｕｅ ｎ ｅｍ ｆｒａｉ ｔ ．ｃｎｉｅｉ ｄｃｅｓ ｇ ｔｅｃｔｎ ｒｏ， ｓｌ ｈ ａａ ｔ ｒ ｏ ｐ ｔｄ ａｄ ｚ ｏ ｇ ｎ ｉ ｙ ｒ ｑ ａ ｔｅ ｙｕｉ ｔ ｂｂ ｓｄｏ ｅｉｎｇ ｉｅｉｅ ｈ ｓｅ ｆｒ ａｉｎｏ ａ ｎｔｄ ｅｐ ｎｅａｄ ｕ ｎｉ ｄｂ ｓｎ Ｍａｌ ａｅ ｎｄ ｓ ｕｄ ｌ ．Ｔｅｓ ｔｍ ｉ ｏｍ ｔ ｍ ｇ ｉ ｅｒｓｏ ｓ ｎ ｚ ｇ ａ ｇ ｎ ｙ ｎ ｏ ｆ ｕ ｉｐ ｌ ｅ ｏ ｓ ｒ ｌ ｃｕｒｄ Ｌ ｔｒｂｓｄｏ ｅａ ａ ｓ ｐ ｔ ｎ ｕ ｕ ＩＲｄｇｔｌ ｌ ｒｎ ｅ ｍ ｕｓ ｒｓ ｎｅ ｅ ｓ ａｑ ｉ ． ａｅ ａｅ ｔ ｎ ｌ ｉｏ ｉ ｕ ｄｏ ｔ ｔｆ Ｉ ｉｉ ｆ ｔ ｎ ｒ ｅ ｐ ａ ａｏ ｅ ， ｎｈ ｙ ｓｆ ｎ ａ ｐ ｏ ａｉ ｅ ｉ ｍｕｔ ｌ ａｉｎａｄａ ｄｒ ｃ ｉｅ Ｑｕｒｕ ｉｔ ｎ ｅｒｄｔ ｔｐｍｕｔ ｌ ａｉｎａ ｄａ ｄｒｍ ｃ ｉｅ ｌ ｌｐｉ ｔ ｎ ｄ ｅ ｈｎ ， ａｔｓ ｓ ｒ ｓ ｒｅ ｓ ｌｐｉ ｔ ｎ ｄ ｅ ａ ｈｎ ｄ ｉ ｃ ｏ ｍａ Ｈ ａ ｆ ｏ ｅｕ ｉ ｃ ｏ ｍｏ
基于FPGA的通用FIR滤波器设计
－
４９５ ６
． ． ． ． ． ． ． ． ． ． ． ． ． ． — —
实
验
技
术
与
管
理
第 ２ ７卷
第 １ ０期
２１ ０ ０年 １ Ｏ月
．
ＣＮ１ — ２ ３ Ｔ １ ０ ４／
Ｅｘ ｅ ｉ ｎｔ ｌＴｅ ｈｎＭ ｎ ｇ ｍｅ ｔ ｎ
中 图分 类号 ： Ｎ７ ３ Ｔ １ 文献标志码 ： Ａ 文 章编 号 ： ０ ２ ４ ５ （ ０ ０ １ — ０ ９ ０ １ ０— ９６ ２ １ ）０ ０ ６ — ４
Ｄｅｉｎ ｏ ｎｖｒａ Ｉ ｆｔｒｂ ｓｄｏ Ｐ ｓｇ ｆｕ ｉｅｓｌ Ｒ ｉ ｅ ａｅ ｎ Ｆ ＧＡ Ｆ ｌ
Ｖ０ ． ７ ＮＯ ０ Ｏｃ ．２０ ０ １２ ．１ ｔ １
基 于 Ｆ Ｇ 的通 用 ＦＲ滤 波器 设 计 ＰＡ Ｉ
聂 伟 ，杨 胜 姚 ，王 岩 嵩
（ 京 化 工 大 学 计 算机 系统 与 通信 实验 中心 ，北 京 １０ ２ ） 北 ０ ０ ９
摘
要 ：提 出 了一 种 基 于 ＦＰ ＧＡ（ｉｌ ｒ ｇ ａ ｆ ｄｐ ｏ ｒｍｍａ ｌ ａｅａ ｒｙ 的 通 用 Ｆ Ｒ（ｉｉｅｉ ｕｓ ｅ ｐ ｎ ｅ 滤 波 器 设 ｅ ｂｅｇ ｔ ｒａ ） Ｉ ｆｎｔ ｍｐ ｌｅｒｓ ｏ ｓ ）
ｂ ｎ —ｔ ｐ。ａ ｄ ｉ ｈ ｓｔ ｅａ ｖ ｎ ａ ｅ ｆｈｇ ｒ ｑ ｅ ｃ ｅ ｏｕ ｉｎ ａ ｄ ｌｓ ｅ ｏ ｒｅｎ ｅ ｅ ．Ｔｈ ｏ ｇ ａｌｂ ａ ｄ ＦＰ ａ ｄ ｓｏ ｎ ｔ ａ ｈ ｄ ａ ｔ ｇ ｓｏ ｉ ｈ ｆｅ ｕ ｎ ｙ ｒｓ ｌ ｔ ｎ ｓ ｒ ｓ ｕ ｃ ｅ ｄ ｄ ｏ ｅ ｒ ｕ ｈ Ｍ ｔａ ｎ — ＧＡ ｉ ｌｔ ｎ 。ｔ ｅｒ ｓ ｌ ｈ ｗ ｈ ｔｔ ｉ ｆ ｔ ｒｍｅ ｔ ｈ ｅ ｉｎ ｒ ｑ ｉ ｍｅ ｔ ． ｓｍｕ ａ ｉ ｓ ｈ ｅ ｕｔ ｓ ｏ ｔ ａ ｈ ｓ ｉ ｅ ｅ ｓｔ ｅｄ ｓｇ ｅ ｕｒ ｏ ｓ ｌ ｅ ｎｓ Ｋｅ ｒ ｓ ｎ ｖ ｒ ａ Ｒ ｆ ｔ ｒ ｉ ｉ ｌ ｉ ｅ ；ＦＰ ｙ ｗｏ ｄ ：ｕ ｉｅ ｓ ｌＦＩ ｉ ｅ ；ｄｇ ｔ ｌ ｒ ｌ ａ ｆｔ ＧＡ；ｗｉ ｄ ｗ ｔ ｏ ｎ ｏ ｍｅ ｈ ｄ
基于FPGA实现FIR数字滤波电路的设计及应用
编号：__________基于FPGA实现FIR数字滤波电路的设计及应用（最新版）编制人：__________________审核人：__________________审批人：__________________编制单位：__________________编制时间：____年____月____日车辆在动态称重时，作用在平台上的力除真实轴重外，还有许多因素产生的干扰力，如：车速、车辆自身谐振、路面激励、轮胎驱动力等，给动态称重实现高测量造成很大困难。
若在消除干扰的过程中采用模拟方法滤波，参数则不能过大，否则将产生过大的延迟导致不能实现实时处理，从而造成滤波后的信号仍然含有相当一部分的噪声。
所以必须采用数字滤波消除干扰。
FIR滤波的原理及实现本文采用FIR数字滤波，其原理如公式1所示。
Y（n）=（1）其中h（k）为系统滤波参数，x（n）为采集的信号，Y （n）为滤波后的输出信号。
FIR滤波器的h（n）0≤n≤N-1H（z）=（2）在本文中N=17。
由于h（n）具有对称性质，即：h（n）=h（N-1-n）（n=0，1，。
..，（N-1）/2）（3）这样就可以把FIR滤波器设计成具有线性相位。
利用这一情况，可以得到的乘法结构，需要（N+1）/2次乘法，仅是级联或并联结构所需次数的一半，因此，实际应用中多采用此方法。
我们选用17点的FIR滤波算法，这样实现 FIR卷积运算需要执行9次乘法和16次加法。
为了实现数据的实时处理，需要在20ms内完成这个卷积运算，如果选用单片机89C51（12M晶振）则无法实现。
所以我们选用了Altera公司的FLEX10K20。
FLEX10K系列是工业界个嵌入式的PLD，采用重复可构造的CMOSSRAM工艺，把连续的快速通道互连与独特的嵌入式阵列结构相结合，同时也结合了众多可编程器件的优点来完成普通门阵列的宏功能。
具有高密度、低成本、低功率等特点。
图1硬件结构框图硬件设计由于我们选用的AD1674芯片转换时间为10ms，而所设计的电路每隔20ms启动转换，所以有足够的时间完成模数转换。
基于FPGA与Matlab的最优FIR数字滤波器设计
图 １ 直 接 ｌ Ｆ Ｒ 滤 波 器 结 构 型 Ｉ
－ ４
从 滤波器的系统函数可知它是恒稳定 的， 需要反馈 ， 不 只要 加 权
．
∞
｜ 。
： ： ＼
系 数 ｈｉ ｈＮ １ ｉ０ ≤Ｎ一 ） Ｉ （＝ （一 一） ≤ｉ ） （ １， Ｒ滤 波 器 就具 有 严格 的线 性 相 位 。一 Ｆ 般 而 言， 常用 的 ＦＲ滤 波 器 是线 性 相 位 的 ， 滤 波 器 的 系 数 满 足某 种对 Ｉ 即
三 、 Ｒ 滤 波器 的 Ｆ ＦＩ ＰＧＡ设 计 与 实 现
曲 ∑ （ ） ： 一
其 中 ｘｎｇ 输 入 采 样 序 列 ，（是 滤 波 器 系 数 ， （） ｈｉ ） Ｌ是 滤 波 器 的 系 数 长度 ，（） 示 滤 波器 的 输 出 序 列 。也 可 以用 卷 积 来 表示 输 出序 列 ｙ ） ｙ 表 ｎ （ ｎ 与 ｘｎ、（ 的关 系 。 （ ｈｎ ） ）
＾ｐ Ｉ 目 ，ｌ ｉ奢 ｌ ３１参数 提取 设 计 指 标 如下 ： ． 通 带 类 型： 陷波 通 带衰 减 ：．１ Ｂ Ｏ０ｄ 采 样频 率：．ｋ ｚ ７５ ｈ 通 带 边 频率 １ ７ ｋｚ和 ２１５ ｈ ． ５ｈ ５ ．７ ｋ ｚ
陷 波 频率 ：．７ ｋ ｚ １ ５ｈ ８ 阶 数： ８ ６
１０２ ３ ０ ２）
要 】Ｉ 滤波器是一种被广泛应用的基本 的数字信号处理部件， ＦＲ 针对常用的软 、 硬件方法设计实现 ＦＲ 滤波器存在 的问题， 出采用 Ｉ 提
Ｍ ａ小 的 切 比 雪 夫等 波 纹 逼 近 方 法． 计 并 在 Ｆ ＧＡ 上 高速 并 行 实现， 格 线性 相 位 ＦＲ 滤 波 器 的 方案 。 ｄ 设 Ｐ 严 Ｉ
滤 波 器设 计 工 具 箱 （ｌ ｒ ｅｉｎｔｏｂｘ 。ｆａｏｌ 以设 计 几 乎所 有 的 ｉｅｄ ｇ ｏ ｆｔ ｓ ｌｏ ） ｄｔ 可 基 本 的 常规 滤 波 器 ， 括 缶 和 ． 的 各 种 设计 方 法 。它 操 作 简 单 ， 便 包 ｉ ｒ 方 灵活。
基于FPGA的卡尔曼滤波器的设计与实现
图12 卡尔曼滤波的时序仿真图
QuartusⅡ时序仿真（续）
用DSP Builder设计卡尔曼滤波模型是整个系统设计 中的一个子模块，把卡尔曼滤波模型转化后的VHDL文 件生成图元文件，如下图所示，以便在整个系统设计 中调用。
图13 生成的卡尔曼图元文件
基于FPGA的卡尔曼滤波器各功能模块设计
利用LA1032逻辑分析仪验证总体设计的正确性
DSP Builder是 Altera公司推出的 FPGA 的系统级 设计工具。它将 Matlab 和 Simulink系统级设计工 具的算法开发、仿真和验证功能与QuartusII的基 于 Verilog HDL 及 VHDL 语言的设计流程整合在一
起，实现了这些工具的集成，为用户提供了一个从 软件到硬件的完整的 DSP 开发平台。
基于FPGA的卡尔曼滤波器各功能模块设计
芯片模块结构
芯片模块的划分如下图所示，分频模块和AD控 制模块采用VHDL语言编程实现，卡尔曼滤波模块 用DSP Builder软件进行设计。
图1 芯片模块结构划分示意图
基于FPGA的卡尔曼滤波器各功能模块设计
单元功能模块设计 ＊分频模块 分频模块是将外部时钟进行分频设定，得到系统 内部AD控制模块和卡尔曼滤波模块所需要的时钟， 并为AD芯片提供时钟信号基准。此模块采用VHDL语 言编程实现。这里给出10分频时序仿真图，其中分 频模块的外部时钟输入频率为50MHz，产生的时钟 频率为5MHz。
使用 DSP Builder设计数字信号处理系统的流程为:
(1)在Matlab/Simulink中建立一个*.mdl模型文件,用图形方式调用 Altera DSP Builder和Simulink其他库中的图形模块进行数学模型 设计; (2)利用Simulink图形化仿真分析功能对此设计模型进行纯数学上的仿 真、验证及修改; (3)通过Altera DSP Builder中的SignalCompiler模块把 Matlab/Simulink的设计文件(· mdl)转成相应的硬件描述语言 VHDL设计文件(·vhd)，以及用于控制综合与编译的RTL脚本; (4)在 SignalCompiler里用选定的工具自动进行综合和编译,或用 QuartusII 调用上述VHDL 文件,选择器件型号锁定引脚重新编译; (5)配置芯片(program device),即把SRAM对象文件(*.sof)下载到FPGA 芯片.
基于FPGA的FIR滤波器设计
该单元 实现 的功能是将输人数据 移位 存储到移位寄存器
中 。对 ＦＲ滤 波 器 进 行 分 析 可 知 ： 于 每 次 采 样 ， 需 要 利 用 Ｉ 对 都 本 次 采 样 之 前 的 Ｎ １ 采 样 值 （ 处 采样 值 Ｎ １ ９， 样 Ｎ 一个 此 一 为 ）这
号 ｘｔ ＡＤ转换后 ， 成数 字滤波 器 Ｈｚ的输入信 号 ｘ ）它 经 ／ （ ） 形 （ ） （， ｎ
是 一 组 由模 拟 信 号 经过 取 样 和 量 化 的数 字 量 ，数 字 滤 波 器 的
１
输 出信号 ｙ ） （ 经过 ＤＡ转换恢 复为去噪的模拟信号 ｙ） ｙｎ ｎ ／ （或 （） ｔ
ｒ ｌ ａ ｉ ｆ ａｎ ｍ ｏ ｌｓ ｏ Ｉ Ｉ ｒ ｉａｌ ， ｅ （ ｈ ｙ ｔｍ ｉ ｕａｔ ｎ ａ ｄ ｖ ｉｉ ｉｎ ｏ Ｉ ｉｅ ｓ ｅａｉ ｔ ｚ ｏｎ ｏ ｉ ｄｕｅ ｆＦ Ｒ ｔ ｓ Ｆｎ ｌ ｗ ｍ ｅ ｙ ３ ｔ ｅ ｓ ｓｅ ｓｍ Ｉ ｉ ｎ ｅｒ ｃ ｏ ｆＦ Ｒ ｆｔ ｒ ｏ ｏ ｆ ａｔ ｌ ａ ｇ ｉ ｍ ； ｓｒｂ ｔ ｌ ｒ ｈ ｌ ｏｒｈ ｄｉｔｉｕ ｅ ａｇｏ ｉ ｍ ｔ ｔ
ｍｅ ｔ ｏｔ ｉｅｓｔｏ ｈｎ） ｎｓｑ ｏ ｕ ａｉｎ ｈ ｎ ｉ ａｙａ ３０ １ ｎ（ ｒｈＵｎｖｒｉ ｆ ｉａ； ｉ ，ｆ ｃｔ ， ａｘ ｉ ｎ０ ０ ５ ） Ｎ ｙ Ｃ Ｍｉ ｔ Ｅｄ ｏＳ Ｔ ｕ
摘 要： 数字 滤波 器在数 字信 号处理 中占有很 重要 的地位 ， 该文介 绍 了 ＦＲ滤 波 器的两种 实 现算法 ： Ｉ 乘累 加算 法和
Ｚｈ ｎ ａ ｍｅ，ｈ ｏ Ｄｏ ｇ－ ，ｅ ｇ Ｙａ ｊ ｎＹｕＳｈ ｎｇｓ’ ｆｅａｄＴ ｃｎ ｌｇ ｎＥｅ— ａ ｇＸｉｏ－ ｉ ａ ｎ ｅＦ ｎ ｎ－ｕ ， ｕａ （（ ｌ ｎ ｅｈ ｏ ｙ ｌｃ Ｚ ｉ ｃ Ｐ ｏ ０
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
xxx大学本科毕业设计·论文 I 摘 要 自适应滤波器是统计信号处理的一个重要组成部分。在现代滤波处理技术中，自适应滤波器的处理效果尤为突出。在众多滤波器中，特别是在一些对信号处理的实时性要求比较高，体积功耗有严格限制的场合,使用FPGA硬件实现的数字滤波器更为广泛。 本论文从自适应滤波器研究的重要意义入手，介绍了线性自适应滤波器的算法，对几种基于最小均方误差准则或最小平方误差准则的自适应滤波器算法进行研究，就滤波器的基本原理及设计方法做了简单的介绍，最终设计基于FPGA的LMS算法设计复数自适应滤波器，对设计方法进行叙述,并以VHDL语言编写程序进行仿真测试。
关键词：自适应滤波器；FPGA；自适应算法LMS；有限冲激响应滤波器
xxx大学本科毕业设计·论文
II FPGA-based design of adaptive filter Student:TAN xx Teacher:CHEN xx
Abstract：Adaptive filter is a statistical signal processing as an important component.
Processing technology in the modern filter, the adaptive filter, particularly in the treatment effect. Among the filters, especially in some of the real-time signal processing requirements of higher power, there are strict restrictions on the size of the occasion, the use of FPGA hardware to achieve a wider range of digital filters. In this paper, adaptive filter from the importance of research to start to introduce the linear adaptive filter algorithm, based on several criteria MMSE or least square error criteria for the study of adaptive filter algorithm, it filters The basic principle and design method of a brief introduction, the final design of FPGA-based design of complex LMS adaptive filter algorithm, the design methods described, and VHDL languages in maxplus simulation test platform.
Keywords: adaptive filter；FPGA；LMS adaptive algorithm；finite impulse response filter xxx大学本科毕业设计·论文
III 目 录 摘 要 ................................................................................................................................... I 1 绪论 .................................................................................................................................. 1 1.1 引 言 ....................................................................................................................... 1 2 自适应算法研究及分析 ................................................................................................... 1 2.1 自适应滤波基本概念 ............................................................................................. 1 2.2 变步长自适应滤波算法 ......................................................................................... 2 2.3 仿射投影算法 ......................................................................................................... 3 2.4 RLS自适应滤波算法 .............................................................................................. 3 2.5 LMS算法及其推广 ................................................................................................. 3 2.6小结.......................................................................................................................... 6 3 滤波器原理介绍............................................................................................................... 7 3.1 自适应滤波器原理 ................................................................................................. 7 3.2 本文滤波器的工作原理 ......................................................................................... 8 4 基于FPGA的自适应滤波器的设计 ............................................................................ 11 4.1 基本设计方法 ....................................................................................................... 11 4.2 设计流程 ............................................................................................................... 12 4.2.1 设计准备 ....................................................................................................................... 13 4.2.2 设计输入 ....................................................................................................................... 13 4.2.3 功能仿真 ....................................................................................................................... 14 4.2.4 设计处理 ....................................................................................................................... 14 4.2.5 时序仿真 ....................................................................................................................... 14 4.2.6 器件编程测试 ............................................................................................................... 14 4.3 自适应滤波器设计 ............................................................................................... 15 4.3.1 自适应滤波器结构 ....................................................................................................... 16 4.3.2 复数滤波器设计与实现 ............................................................................................... 18 4.3.3 基本设计准备 ............................................................................................................... 19 4.3.4 复数自适应滤波器设计防真 ....................................................................................... 22 4.4小结........................................................................................................................ 24 5 结论 ................................................................................................................................ 25 致 谢 .............................................................................................................................. 26 参考文献 ............................................................................................................................ 27