集成电路版图设计_实验四习题
专升本《集成电路版图设计》_试卷_答案
专升本《集成电路版图设计》一、（共75题,共150分）1. 单词“LAYOUT”的含义是:（）。
（2分）A.版图B.电路C.输出.标准答案：A2. 集成电阻通常由扩散或者淀积层形成，通常可以用厚度一定的薄膜作为模型，因此习惯上把电阻率和厚度合成一个单位，称为（）。
（2分）A.方块电阻B.电阻C.半导体电阻.标准答案：A3. 由于其较小的方块电阻，发射区是唯一适合于制作较小电阻（0.5～100）的区域。
对于发射区电阻可以忽略（）和电导调制效应。
（2分）A.电流调制B.电压调制C.电荷调制.标准答案：B4. 在模拟BiCMOS工艺中，发射区电阻可以直接置入（）外延层内；（2分）A.P型B.N型C.P型或N型.标准答案：A5. 电容的标准单位是（）。
（2分）A.法拉B.伏特C.安培.标准答案：A6. CMOS工艺中的多晶硅-多晶硅电容，（）可以用作多晶硅-多晶硅电容的下电极。
（2分）A.电阻多晶硅B.电容多晶硅C.多晶硅栅.标准答案：C7. 单位面积电容与相对介电常数即电介质常数成（）。
（2分）A.反比B.正比C.无关.标准答案：B8. 流过导体的电流会在导体周围产生（）。
（2分）A.电场B.磁场C.电磁场.标准答案：B9. 发射结和集电结的击穿决定了一个双极型晶体管的（）工作电压。
重要的三种击穿电压为VEBO，VCBO，VCEO等。
（2分）A.最大 B.最小 C.任意.标准答案：A10. 发射极开路时集电极的击穿电压表示为VCBO，绝大多数晶体管的集电区和基区都是（）的，所以VCBO通常很大。
（2分）A.重掺杂B.不掺杂C.轻掺杂.标准答案：C11. 二极管连接形式的晶体管可以作为一个很方便的基准（）源。
（2分）A.电压B.电流C.电压或电流.标准答案：A12. 使用P型外延层，必须加入深的轻掺杂（）型扩散区用于制作PMOS晶体管。
（2分）A.NB.PC.N或P.标准答案：A13. MOS晶体管是一种（）控制器件。
南邮集成电路与CAD实验报告4_张长春
《集成电路与CAD》课程实验第 4 次实验报告实验名称：数字集成电路设计实验目的：1，掌握模拟集成电路的基本设计流程2，掌握CADEDNCE基本使用3，学习物理层版图的设计基础实验原理：1，布图规划：在物理实施过程中，从数据输入到时钟树综合之前，大体可以分为：布图规划、电源规划和布局。
布局又称为标准单元放置，包括对I/O单元的排序放置、模块（block）放置和标准单元的规划。
标准单元通常占50%以上芯片面积。
布图规划开始时，要准备好各种基本设计数据和相应的物理库、时序库文件，并输入到布图规划的工具环境中来，为其后的布局和布线做好准备。
2，电源规划电源规划是给整个芯片的供电设计出一个均匀的网络。
电源网络设置、数字与模拟混合供电、单电源与多电源供电电源网络设置。
其中电源环线（power ring）和电源条线（power stripe）的设置为主要工作。
3，布局I/O单元和模块的布放都属于布局的范畴，由于它们已经在布图规划时完成，因此布局的剩余任务主要是对标准单元的布局。
实验内容与结果分析：1，前端设计16位计数器module count(out,clk,rst); //源程序input clk,rst; //指定输入output[3:0] out; //指定输出reg[3:0] out; //out为4位reg型initial out=4'd0; //初始，输出为0always @(posedge clk or negedge rst) //always块beginif(!rst) out=4'd0; //如果rst信号为0输出为0 else //否则开始下面beginout=out+4'd1; //out=out+1if(out==4'd16) out=4'd0; 如果输出为16，归0endendendmodule2，后端设计（1）设计输入：导入前端设计文件（2）布线窗口设定：整体规划版图，如IO口位置，关键路径（3）电源环设定，如下图，设定电源环位置，宽度，长度（3）放置标准单元：将器件放置在版图上（4）多次布线优化（5）时钟树综合，上色最后结果如下：三，实验分析。
本科生课-集成电路版图设计-实验报告
西安邮电大学集成电路版图设计实验报告学号：XXX姓名：XX班级：微电子XX日期：20XX目录实验一、反相器电路的版图验证1)反相器电路2)反相器电路前仿真3)反相器电路版图说明4)反相器电路版图DRC验证5)反相器电路版图LVS验证6)反相器电路版图提取寄生参数7)反相器电路版图后仿真8)小结实验二、电阻负载共源放大器版图验证9)电阻负载共源放大器电路10)电阻负载共源放大器电路前仿真11)电阻负载共源放大器电路版图说明12)电阻负载共源放大器电路版图DRC验证13)电阻负载共源放大器电路版图LVS验证14)电阻负载共源放大器电路版图提取寄生参数15)电阻负载共源放大器电路版图后仿真16)小结实验一、反相器电路的版图验证1、反相器电路反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。
图1 反相器原理图2、反相器电路前仿真通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。
然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。
图2 前仿真电路图反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。
图3 前仿真结果3、反相器电路版图说明打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。
集成电路版图设计_实验四习题
集成电路版图设计_实验四习题
实验四：
1、新建版图文件后需要进行栅格设置，栅格设置的路径是: ；
2、调用库中的NMOS器件，设置Length= ；Total width= ；Gate
connection= ；bodytie Type= , 方向为；
3、调用库中的PMOS器件，设置Length= ；Total width= ；Gate
connection= ；bodytie Type= , 方向为；
4、采用金属层和工具绘制电源VDD线和地线GND；
5、采用金属层连接PMOS和NMOS的栅极；
6、拉伸线条的命令是，快捷键是；
7、移动元器件的命令是，快捷键是；
8、缩小视图的命令是，快捷键是；
9、添加标尺的命令是，快捷键是；
10、Creat label采用的图层名称是；
10、对版图做DRC检查，命令的路径是；
11、说明DRC检查需要做哪些设置？gpdk090DRC规则加载的路径是什么？
12、DRC通常会做哪些规则检查？
13、LVS如何设置？。
集成电路版图设计考试题目
集成电路版图设计考试题⽬1、集成电路版图设计师共设 4 个等级，分别是__版图设计员__、__助理版图设计师__、__版图设计师__、__⾼级版图设计师__。
2、元素周期表中⼀些元素（如硅锗）的电学特性介于⾦属与⾮⾦属之间，叫__半导体__。
3、标准双极⼯艺基区⽅块电阻的典型范围为__100 ~ 200 ?/□__。
4、发射区电阻必须置于适合的隔离岛中，通常的做法是发射区电阻制作在基区扩散内，基区扩散⼜制作在⼀个__N阱__内。
5、在零偏压下，这种电容能提供较⼤的单位⾯积电容（典型值为 0.8fF/um2）,但这种电容会随着反偏电压的增⼤⽽逐渐__减⼩__。
6、使⽤⾼介电常数的电介质，利⽤相对较⼩的区域制作__⼤电容器__。
7、结电容通常作在隔离岛内，隔离岛必须制作接触以确保集电结__反偏__，该接触也是的集电结和发射结并联，从⽽增⼤了总电容。
8、品质因数的⼀般性原则寄⽣效应越⼩，Q__越⼤__。
9、集电极开路时发射结击穿电压表⽰为 VEBO。
对于标准双极型⼯艺制造的 NPN晶体管，VEBO⼤约 __7V__左右。
10、当 NPN 晶体管的发射结和集电结都处于正偏时就会进⼊__饱和⼯作__状态。
11、发射结齐纳⼆极管的发射区通常为圆形或椭圆形。
采⽤圆形是为了防⽌发射区拐⾓处的__电场增强__。
12、使⽤N型外延层，必须加⼊深的轻掺杂P型扩散区⽤于制作 __NMOS___ 晶体管13、MOS晶体管是__4__端器件。
14、器件的⼏何图形加⼯精确的介质物理学对图像的⼤⼩和__层次__15、集成电路版图设计步骤：__线路图__、___版图__、__DRC__、__LVS__16、LayOut的含义是指：___版图__17、集成电阻通常由扩散或者沉淀层形成，通常可以⽤厚层⼀定的薄膜作为模型，因此习惯上把电阻率和厚度合成⼀个单位，称为__⽅块电阻__。
18、由于其较⼩的⽅块电阻，发射区是唯⼀适合于制作较⼩电阻（0.5 ~ 100?）的区域。
集成电路版图设计(反向提取与正向设计)
集成电路设计综合实验报告班级：微电子学1201班姓名：学号：日期：2016年元月13日一.实验目的1、培养从版图提取电路的能力2、学习版图设计的方法和技巧3、复习和巩固基本的数字单元电路设计4、学习并掌握集成电路设计流程二.实验内容1. 反向提取给定电路模块（如下图所示），要求画出电路原理图，分析出其所完成的逻辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。
2. 设计一个CMOS结构的二选一选择器。
（1）根据二选一选择器功能，分析其逻辑关系。
（2）根据其逻辑关系，构建CMOS结构的电路图。
（3）利用EDA工具画出其相应版图。
（4）利用几何设计规则文件进行在线DRC验证并修改版图。
三.实验原理1. 反向提取给定电路模块方法一:直接将版图整体提取（如下图）。
其缺点：过程繁杂,所提取的电路不够直观,不易很快分析出其电路原理及实现功能。
直接提取的整体电路结构图方法二：将版图作模块化提取，所提取的各个模块再生成symbol，最后将symbol按版图连接方式组合成完整电路结构（如下图）。
其优点：使电路结构更简洁直观、结构严谨、层次清晰，更易于分析其原理及所实现的功能。
CMOS反相器模块CMOS反相器的symbolCMOS传输门模块 CMOS传输门的symbolCMOS三态门模块 CMOS三态门的symbolCMOS与非门模块 CMOS与非门的symbol各模块symbol按版图连接方式组合而成的整体电路经分析可知，其为一个带使能端的D锁存器，逻辑功能如下:①当A=1，CP=0时，Q=D，Q—=D—；②当A=1，CP=1时，Q、Q—保持；③当A=0，Q=0，Q—=1。
2.CMOS结构的二选一选择器二选一选择器（mux2）的电路如图所示，它的逻辑功能是：①当sel=1时，选择输入A通过，Y=A；②当sel=0时，选择输入B通过，Y=B。
二选一选择器（mux2）由三个与非门（nand）和一个反相器（inv）构成(利用实验1 的与非门和反相器symbol即可)。
集成电路制造技术习题解答(第4单元)
复习题1.ULSI中对光刻技术的基本要求？答：一般来说，在ULSI中对光刻技术的基本要求包括五方面：①高分辨率。
随着集成电路集成度的不断提高，加工的线条越来越精细，要求光刻的图形具有高分辨率。
在集成电路工艺中，通常把线宽作为光刻水平的标志，一般也可以用加工图形线宽的能力来代表集成电路的工艺水平。
②高灵敏度的光刻胶。
光刻胶的灵敏度通常是指光刻胶的感光速度。
在集成电路工艺中为了提高产品的产量，希望曝光时间愈短愈好。
为了减小曝光所需的时间，需要使用高灵敏度的光刻胶。
光刻胶的灵敏度与光刻胶的成份以及光刻工艺条件都有关系，而且伴随着灵敏度的提高往往会使光刻胶的其它属性变差。
因此，在确保光刻胶各项属性均为优异的前提下，提高光刻胶的灵敏度已经成为了重要的研究课题。
③低缺陷。
在集成电路芯片的加工过程中，如果在器件上产生一个缺陷，即使缺陷的尺寸小于图形的线宽，也可能会使整个芯片失效。
通常芯片的制作过程需要经过几十步甚至上百步的工序，在整个工艺流程中一般需要经过10~20次左右的光刻，而每次光刻工艺中都有可能引入缺陷。
在光刻中引入缺陷所造成的影响比其他工艺更为严重。
由于缺陷直接关系到成品率，所以对缺陷的产生原因和对缺陷的控制就成为重要的研究课题。
④精密的套刻对准。
集成电路芯片的制造需要经过多次光刻，在各次曝光图形之间要相互套准。
ULSI中的图形线宽在1μm以下，因此对套刻的要求也就非常高。
一般器件结构允许的套刻精度为线宽的±10%左右。
这种要求单纯依靠高精度机械加工和人工手动操作已很难实现，通常要采用自动套刻对准技术。
⑤对大尺寸硅片的加工。
集成电路芯片的面积很小，即便对于ULSI的芯片尺寸也只有1~2cm2左右。
为了提高经济效益和硅片利用率，一般采用大尺寸的硅片，也就是在一个硅片上一次同时制作很多完全相同的芯片。
采用大尺寸的硅片带来了一系列的技术问题。
对于光刻而言，在大尺寸硅片上满足前述的要求难度更大。
而且环境温度的变化也会引起硅片的形变（膨胀或收缩），这对于光刻也是一个难题。
集成电路版图设计习题答案第四章电阻
第4章电阻【习题答案】1．请解释方块电阻及其使用方块电阻的意义。
答：电阻的阻值可以用方块电阻乘以方块数得到，其中方块电阻与工艺有关，可通过查工艺手册或设计手册得到。
长和宽相等的电阻包含一个方块，其电阻值为一个方块电阻；长是宽两倍的电阻包含两个方块，其电阻值为两个方块电阻。
方块电阻也称为薄层电阻。
对于相同的集成电路工艺，同一材料的方块电阻是相同的。
有了方块电阻的概念，我们就不必再考虑材料的厚度了，只需关心材料的长度和宽度就可以了。
由于版图设计是利用平面作图方法，因此只考虑长和宽对于电阻的版图设计是非常方便的。
2．集成电路中的电阻主要包括（有源电阻）和（无源电阻）。
3．集成电路中的无源电阻主要包括（多晶硅电阻）、（阱电阻）、（有源区电阻）和（金属电阻）。
4．集成电路中电阻的设计依据主要考虑（误差控制）和（电流密度）两方面。
5. 请解释集成电路中电阻的设计依据。
答：电阻的设计依据主要包括两个方面：误差控制和电流密度。
电阻的误差分析:由于制造工艺误差会导致电阻发生变化，而且总电阻应包括体区电阻、头区电阻和接触电阻。
由于芯片制造厂商能够很好地控制体电阻，而对于头区电阻和接触区电阻的控制却并不理想，因此我们希望，对于一个电阻，体电阻应该在总电阻中起到支配作用，即总电阻应远大于头区电阻和接触电阻。
如果一个电阻体材料的长度接近甚至小于头区材料长度和接触区长度，那么将很难控制该电阻的阻值。
关于电阻尺寸的经验法则为：体区材料的长度至少应为光刻和刻蚀工艺误差的100倍，宽度至少应该为光刻和刻蚀工艺的50倍。
如果需要进一步提高精度，那么长和宽还应该增加，因为线宽控制是不变的，长和宽的增加会提高精度。
电流密度也是电阻设计的一个重要依据。
在这里，电流密度指的是电阻中能够安全可靠通过的电流。
当电阻通过低于电流密度的电流时，电阻能够长期稳定地工作。
在集成电路中电阻的电流密度是比较保守的，可靠性系数通常要达到数万个小时。
有关电流密度的经验法则为：每微米宽度电阻的电流密度为0.5mA。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验四：
1、新建版图文件后需要进行栅格设置，栅格设置的路径是: ；
2、调用库中的NMOS器件，设置Length= ；Total width= ；Gate
connection= ；bodytie Type= , 方向为；
3、调用库中的PMOS器件，设置Length= ；Total width= ；Gate
connection= ；bodytie Type= , 方向为；
4、采用金属层和工具绘制电源VDD线和地线GND；
5、采用金属层连接PMOS和NMOS的栅极；
6、拉伸线条的命令是，快捷键是；
7、移动元器件的命令是，快捷键是；
8、缩小视图的命令是，快捷键是；
9、添加标尺的命令是，快捷键是；
10、Creat label采用的图层名称是；
10、对版图做DRC检查，命令的路径是；
11、说明DRC检查需要做哪些设置？gpdk090DRC规则加载的路径是什么？
12、DRC通常会做哪些规则检查？
13、LVS如何设置？。