12位逐次逼近寄存器型ADC转换器设计
8位和12位的AD和DA转换器ppt
&
&
DAC1210的结构框图
1) DAC1210的引脚 DI11DI0——D/A转换器的数字量输入引脚。其中DI0 为最低
位，DI11为最高位。
CS——片选信号输入端，低电平有效。
WR1——输入寄存器的写信号，低电平有效。当此信号有效
时，与CS和B1/B2配合起控制作用。 B1/B2——字节控制。此端为高电平时，12位数字同时送入输 入锁存器；此端为低电平时，将12位数字量的低4位送到4位输入 寄存器。
本节介绍的DAC0832和DAC1210)，而有的则没有。在实际中若
选用了内部不带锁存器的D/A转换芯片，就需要在CPU和D/A芯
片之间增加锁存电路。
1) 8位D/A转换器与CPU的接口 这里以8位的D/A转换芯片DAC0832来说明8位D/A转换芯片与 ISA总线的连接问题。如图所示，由于DAC0832内部有数据锁 存器，其数据输入引脚可直接与CPU的数据总线相连。图中 XFER和WR2接地，即DAC0832内部的第2级寄存器接成直通式， 只由第1级寄存器控制数据的输入，当CS和WR1同时有效时
等；按字长分有8位、10位、12位等；按输出形式分有电压型和 电流型。另外，不同生产厂家的产品，其型号各不相同。例如， 美国国家半导体公司的D/A芯片为DAC系列，如DAC0832等； 美国模拟器件公司的D/A芯片为AD系列，如AD558等。使用时
可参阅各公司提供的使用手册。
1 . DAC0832
线性误差：0.2%FSR(Full Scale Range)，即该芯片的线性 误差为满量程的0.2%。 非线性误差：0.4%FSR。 功耗：20 mW。 工作电压：单一+5+15 V电源。
参考电压：−10+10 V。
一种12位1M S-s含冗余位SAR ADC的设计
一种12位1M S-s含冗余位SAR ADC的设计一种12位1M S/s含冗余位SAR ADC的设计摘要：模数转换器（ADC）在现代电子系统中起着至关重要的作用，其中逐次逼近型（SAR）ADC是一种常见的架构。
本文介绍了一种新颖的12位1M采样率的SAR ADC设计，该设计采用了冗余位和多级比较器的结构，以提高转换精度和速度。
通过对ADC电路及其工作原理的详细说明，充分展现了该设计的优势和性能。
1. 引言模数转换器（ADC）是将连续的模拟信号转换为离散的数字信号的关键部件。
SAR ADC是目前最常用的ADC架构之一，其原理是通过比较参考电压与待测信号，逐位逼近地确定数字代码。
2. SAR ADC的工作原理SAR ADC的主要组成部分包括采样保持电路（S/H）和逼近逻辑电路。
S/H电路用于将连续的模拟信号抽样成离散的采样值，并在每个时钟周期前锁存。
逼近逻辑电路根据每一位的比较结果，逐步逼近待测信号的数字表示。
3. 冗余位和多级比较器的设计为了提高转换精度和速度，本设计使用了冗余位和多级比较器结构。
冗余位用于在每一位上进行额外的比较，以消除由于比较误差引入的非线性失真。
多级比较器结构则可以减小每个比较器的比较范围，提高转换速度。
4. ADC电路细节该SAR ADC的电路采用了12位的并行比较器结构，其中每一位采用了4级比较器。
并行比较器的输出通过加权网络反馈给参考电压发生器和逼近逻辑电路，以实现逐位逼近。
5. 性能评估通过电路仿真和性能评估，我们对这种SAR ADC的性能进行了全面的分析。
结果表明，该ADC设计能够实现12位精度的转换，采样率为1M S/s，同时具有较低的功耗和较高的转换速度。
6. 结论本文介绍了一种12位1M S/s含冗余位SAR ADC的设计。
通过采用冗余位和多级比较器的结构，提高了ADC的转换精度和速度。
通过电路仿真和性能评估，验证了该设计的优势和性能。
这种设计在数字信号处理、通信系统和传感器等领域有着广泛的应用前景综上所述，本文介绍了一种基于冗余位和多级比较器结构的12位1M S/s SAR ADC的设计。
采用SAR结构的8通道12位ADC设计
和复合 型 ＤＡ Ｃ，实现 了数字位 的 串行输 出。整体 电路采用 Ｈ ＰＣ Ｓ Ｉ Ｅ进行仿真 ．转换速率 为 １３ Ｓ Ｓ ３Ｋ Ｐ ，
转换 时 间为 ７ １ 。通 过 低 功 耗 设 计 ， 作 电流 降 低 为 ２８ Ａ。芯 片 基 于 ０６ｔ ＢＣ ．． ５ｔ ｓ 工 ． ｍ ．． ｉ ＭＯ １ ｎ ｉ Ｓ工 艺 完成 版 图
Ｄ Ｃ、 次 逼 近 寄 存器 和 逻 辑 控 制 Ａ 逐
一
基 金 项 目 ： 国 家 自 然 科 学 基 金 （ ６０４７６０４６）， 教 育 部 博 士 学 科 点 基 金 （ ０１ 和 部 委 基 金 ２００５０７０ １ ５）
（ １ ０ ０ ０ ０ ＤＺ １ ０ ５ ４ ８ １ ２ ５ ０ ６ ） ５ ４ ８ １ ３ ４ ０ ４ ， １ ０ ０ ０ ０ ＤＺ １ ４
本 文基 于 上华 ０６． ＣＭＯＳ ．１ Ｂｉ ｔ ｎ ｉ
２ 猛发展 ， ＡＤＣ在 便 携 式 设 备 上 的 应 体 系 结 构都 是 为 了满 足某 种 特 定 需 工艺 设 计 了一 个 ８通道 ｌ 位 串行 输 Ｓ ＡＤＣ 出 ＡＤＣ，转 换 核 心 电路 采 用 逐 次 逼 用 发 展 迅 速 ，正 逐 步 向高 速 、高精 求 的 纵 向市 场 而设 计 的 。 ＡＲ 度 和 低 功 耗 的方 向 发展 。 是采样 速率低于 ５ Ｐ ＭＳ Ｓ的 中高 分 近 型 结 构 ，并 在 总 结 改 进 传 统 结 构
维普资讯
● 西 安 电 子科 技 大 学 微 电 子研 究 所 彭 新芒 杨银 堂 朱 樟 明
采用 Ｓ ＡＲ 结 构 的 ８通 道 １ ２位 ＡＤＣ 设 计
摘 要 ：本 文设 计 实现 了一 个 ８ 道 ｌ 位 逐 次 逼 近 型 Ａ Ｃ。转 换 器 内部 集 成 了 多 路复 用 器 、并 ／ 通 ２ Ｄ 串转换 寄存 器
【优秀毕业论文】基于soc系统的12位saradc的设计
上海交通大学硕士学位论文基于S O C系统的12位SARADC 的设计DESIGN OF A 12 BIT SUCCESSIVE APPROXIMATION REGISTER ADC IN SOC SYSTEM硕士姓名：沈奇臻专业：电路与系统学号： 1060349010指导教师：戎蒙恬上海交通大学二零零八年十二月DESIGN OF A 12 BIT SUCCESSIVE APPROXIMATION REGISTER ADC IN SOC SYSTEMByShen QizhenADVISOR: Prof. Rong MengtianA THESIS SUBMITTED TOSHANGHAI JIAO TONG UNIVERSITYIN PARTIAL FULFILLMENT OF THE REQUIREMENTSFOR THE DEGREEOF MASTER OF SCIENCEDepartment of Electrical Engineering ofShanghai Jiao Tong UniverisityDecember 2008II基于S O C系统的12位SARADC 的设计摘 要在现在的各种应用SoC系统中，由于系统的高性能、低功耗、低成本要求，一定会把数模转换器（ADC）模块作为一个必不可少的组成部分和其他的模拟模块以及数字模块一起集成于一块芯片上，这已经是种必然的趋势。
正是由于这个原因，一种能够与数字工艺兼容的ADC的设计就变得很必要。
SARADC是一种常见的ADC的结构，由于其本身的小尺寸低功耗的特点，非常适合应用于SoC系统。
本文设计的就是这样一个应用于SoC系统的，能够面向触摸屏应用的ADC模块。
它基于TSMC 0.18um 的1P5M工艺，总共包括了模拟电路中的比较器电路、DAC电路、触摸屏驱动电路，输入通道选择电路以及数字电路的移位逻辑控制电路和时钟频率转换电路。
针对高速低功耗抖动要求，本文给出一种电流按比例缩放结构的DAC结构，并采用温度码和二进制码的分段组合，在明显提高DAC的精度，降低电路的失配和毛刺现象的同时减小芯片的面积和功耗。
12位adc电压转换公式
12位adc电压转换公式12位ADC电压转换公式随着科技的不断发展，电子技术的发展日新月异，数字电路技术得到了广泛应用。
在数字电路中，ADC（模数转换器）是一种将模拟信号转换成数字信号的设备，经常用于电压、电流、温度、压力等模拟量的测量和控制。
ADC的使用使得模拟信号处理成为了更为可靠和方便的数值处理。
在实际应用中，我们经常会遇到12位ADC电压转换公式的问题。
下面，我们将详细介绍12位ADC电压转换公式的意义、计算方法以及应用。
1. 什么是12位ADC电压转换公式？12位ADC电压转换公式是一种将ADC输出的数字信号转换回原始电压信号的计算方法。
在12位ADC中，数字信号的精度为12位，即最大输出值为4095（2^12 - 1），而电压范围则与ADC的参考电压有关。
在实际应用中，我们经常需要将ADC的数字信号转化为对应的电压信号，以便对被测电路的电压进行准确测量和控制。
此时，我们需要使用12位ADC电压转换公式。
2. 如何计算12位ADC电压转换公式？在实际应用中，12位ADC电压转换公式通常有两种计算方法：一种是使用加减乘除等基本算法进行计算，另一种是通过公式进行计算。
方法一：基本算法计算假设ADC的参考电压为Vref，输出的数字信号为Vout，则原始电压信号为：V = Vout * Vref / 4095其中，V为原始电压信号，Vout为ADC的数字输出信号，Vref为ADC的参考电压。
例如，假设ADC的参考电压为5V，输出的数字信号为2048，则原始电压信号为：V = 2048 * 5V / 4095 = 2.5V方法二：公式计算使用公式计算12位ADC电压转换公式需要使用一组系数，这组系数被称为理论参考值。
理论参考值根据ADC的参考电压和精度进行计算，其公式为：理论参考值 = 参考电压 / (2^精度)例如，假设ADC的参考电压为5V，精度为12位，则理论参考值为：理论参考值 = 5V / (2^12) = 0.0012207V计算原始电压信号的公式为：V = Vout * 理论参考值例如，假设ADC的参考电压为5V，输出的数字信号为2048，则原始电压信号为：V = 2048 * 0.0012207V = 2.4999836V3. 12位ADC电压转换公式的应用12位ADC电压转换公式广泛应用于电压、电流、温度、压力等模拟量的测量和控制中。
模数转换器ADC12的工作原理及使用（可编辑）
模数转换器ADC12的工作原理及使用//0>. 微控设计网中国MSP430单片机专业网站MSP430外围模块功能简介[4]作者:利尔达模数转换器ADC12的工作原理及使用基于模拟前端信号处理与控制技术的专业论坛、网站//. 微控设计网中国MSP430单片机专业网站MSP430F14X和44X系列单片机内嵌入一个高精度12位ADC转换模块。
该转换模块具有采样速率高,(最大采样速率达二十万次每秒,这无疑提高了测量精度)。
另外MSP430系列中的FE427也具有ADC模块功能,该模块中的16位ADC是采用∑-△转换技术来将模拟信号数字化的。
因此这两个模块转换的原理是有差别的,具体使用参见芯片参考手册。
在此讲座中只介绍MSP430F44X、14X系列的ADC转换模块。
从该模块电路看出,其模式转换是采用逐次逼近的方法来实现测量的。
该电路分5大功能模块组成,在配置上这5个模块都可以独立配置。
五五大大模块模块分析分析::1、带有采样/保持功能的ADC内核该采样器是以电菏为转换辅助量的及采用电荷重分布技术的逼近型ADC,其特点是高效经济。
其核心为1权电容网络。
其采样过程是一个电容充电过程。
其保持就是根据电容中的电菏不变实现在比较寄存器中的总电荷量在逐次逼近,随着逐次逼近过程的进行,权电容网络中的各电容两端的电压在不断变化,因而导致总电荷量在每个电容之间不断重新分布。
该原理要比传统逼近型ADC中控制精密电阻的相对精度要容易,因此实现较为经济,同时消除了电阻网络中因温度变化引起的阻值失配。
EXIT基于模拟前端信号处理与控制技术的专业论坛、网站//. 微控设计网中国MSP430单片机专业网站由于A/D转换的原理是基于电荷再分配,当内部开关切换输入信号进行采样时,会产生流入或流出电流,但这种电流由于外部的等效时间常数很小而不会影响转换精度。
但如果外部的阻抗很大,在确定的采样时间内,这些瞬变的电流就会影响采样的精度。
12位电容电阻混合式SAR ADC IP核的设计
ｌ ２位 电容 电阻混合 式 Ｓ Ｒ Ａ Ｐ核 的设 计 Ａ ＤＣ Ｉ
裴 晓 敏 ， 学 军 ， 立 新 吴 宋 （ 樊 学 院 物 理 与 电 子 工 程 学 院 ， 北 襄 樊 ４ １５ ） 襄 湖 ４ ０ ３
摘 要 ： 在 深 入 分 析 逐 次 逼 近 型 的 模 数 转 换 器 Ｓ Ａ ＡＲ ＤＣ 的 基 础 上 ， 对 内置 Ｄ Ｃ 和 比 较 器 的 设 Ａ 计 进 行 了优 化 ， 实 现 了 一 款 适 用 于 工 业 控 制 器 的 Ｓ Ａ Ｉ ＡＲ ＤＣ Ｐ核 的 设 计 。 芯 核 采 用 Ｏ １ Ｌ ．８ Ｌ ｍ Ｃ Ｄ ＜ ． Ｓ ＮＬ ０ ５Ｌ Ｂ
关 键 词 ：模 数 转 换 器 ； 模 转 换 器 ；Ｐ核 ： 较 器 数 Ｉ 比
中 图 分 类 号 ：Ｔ ７ ０ Ｎ １ 文 献 标 识 码 ：Ｂ 文 章 编 号 ：１ ７ — ７ ０ ２ １ １ １ ０ ２ — ４ ６ ４ ７ ２ （０ ０ １ — ０ ３ ０
Ｄｅ ｉ ｎ ｆ ２－ｂｉ Ｃ—Ｒ ｈ ｂｒｄ ＡＲ ＡＤＣ Ｉ ｓｇ ｏ １ ｔ ｙ ｉ Ｓ Ｐ ｃ ｒ ｏｅ
Ｐ Ｘｉｏ ＥＩ ａ Ｍｉ Ｗ Ｕ Ｘｕ Ｊ ｎ， ＯＮＧ ｎ， ｅ ｕ Ｓ Ｌ Ｘｉ ｉ ｎ （ ｓｔｔ ｆ Ｐ ｙｉ ａｄ ｌ ｒｎｃ ｎ ｉｅｒ ｇ Ｘａ ｇａ Ｕ ｉ ｒｉ ， ｉ ｇ ｎ ４ １５ Ｃ ｉ ） Ｉ ｔｕｅ ｈｓ ｓ ｎ Ｅｅ ｏ ｉ ｎ ｉ ｏ ｃ ｔ Ｅ ｇ ｅ ｎ ， ｉｎｆ ｎ ｉ ｎ ｎｖ ｓ ｙ Ｘ ａ ｆ ４ ０ ３， ｈｎ ｅ ｔ ｎａ ａ
Ａｂ ｔａ ｔ Ｂ ｓ ｄ ｎ ｈ ｉ ｄ ｐ ｈ ｎ ｌ ｓｓ ｂ ｕ ｓ ｃ ｅ ｓｖ ａ ｐ ｏ ｉ ｔ ｎ ｅ ｉｔｒ ｎ ｌｇ ｏ ｉ ｉ ｌ ｏ ｖ ｒｅ Ｓ ｓ ｒ ｃ ： ａ ｅ ｏ ｔ ｅ ｎ— ｅ ｔ ａ ａ ｙ ｉ ａ ｏ ｔ ｕ ｃ ｓｉ ｅ ｐ ｒ ｘｍａ ｉ ｒ ｇｓｅ ａ ａｏ ｔ ｄ ｇｔ ｃ ｎ ｅｔ ｒ ＡＲ ＡＤＣ， ａ ｏ ａ ｍｏ ｉ ｅ Ｄ／ ｓｒ ｃｕ ｅ ｎ ａ ｐ ｉ ｌ ｏ ａ ａｏ ａ ｅ ｒ ｐ ｓ ｄ， ａ ｄ ｅ ｌ ｅ ａ ＡＲ ＡＤＣ Ｐ ｏ ｅ ｄｆ ｄ ｉ Ａ ｔｕ ｔ ｒ ａ ｄ ｏ ｔ ｍａ ｃ ｍｐ ｒ ｔｒ ｒ ｐ ｏ ｏ ｅ ｎ ｒ ａ ｉ ｄ Ｓ ｚ Ｉ ｃ ｒ ｗｈ ｃ ｃ ｎ ｐ ｌ ｔ ｉ ｄ ｓｒ ｌ ｉｈ ａ ａ ｐ ｙ ｏ ｎ ｕ ｔ ａ ｉ ｃ ｎ ｒ ｌ ｒ．Ｔ ｅ Ｐ ｃ ｒ ｕ ｅ ０ １ ｘ ｏ ｔｏｌ ｓ ｈ Ｉ ｏ ｅ ｓ ｄ ． ８ Ｉ ｅ ｍ Ｃ ＭＯＳ Ｐ Ｍ ｔｃ ｎ ｌ ｇ Ｉ ６ ｅ ｈ ｏ ｏ ｙ． ｏ ｅ ａｅ ｗｉ ． ａ ａｏ ｏ ｒ ｎ １８ Ｖ ｄｇ ｔｌ ｏ ｒ ｓ ｐ ｌ． ｐ ｒ ｔｓ ｔ ３ ３ Ｖ ｎ ｌｇ ｐ ｗｅ ａ ｄ ． ｈ ｉ ｉ ｐ ｗｅ ｕ ｐ ｙ ａ １ ｅ ｓｍｕ ａ ｉｎ ｒ ｓ ｌ ｈ ｗ ｔ ａ ｈ ｓ ｄ ｓ ｎ ａ ｃ ｉ ｖ １ ｉ ｒ ｓ ｌ ｔ ｎ ｈ ｒ ａ ｏ Ｐ ｃ ｒ ｉ ８１ ｍｘ １ ｍ ．Ｉ ｈ Ｆ ｃ ｓ ＂ ｉ ｌｔ ｅ ｕｔ ｓ ｏ ｈ ｔ ｔ ｉ ｅ ｉ ｃ ｎ ａ ｈ ｅ ｅ ２ ｂ ｔ ｅ ｏｕ ｉ ．Ｔ ｅ ａ ｅ ｆ Ｉ ｏ ｅ ｓ ｈ ｏ ｓ ｇ ｏ ０ ４ ０Ｉ ｘ ｎ ｔ ｅ Ｆ ａ ｅ，
ADC的结构方案概述
ADC的结构方案概述ADC，即模数转换器（Analog-to-Digital Converter），是将模拟信号转换为数字信号的一种电子设备。
在现代电子技术中，ADC广泛应用于各个领域，如通信、控制系统、医疗设备等。
ADC的结构设计有多种方案，本文将对其中的几种典型结构进行概述和介绍。
1.逐次逼近型ADC逐次逼近型ADC是最常见的一种结构方案。
它采用一个逐次逼近算法，从最高位开始逐步逼近输入信号的大小。
该结构主要包括一个比较器、一个数字-模拟转换器和一个数字逻辑控制器。
在每个时钟周期内，逻辑控制器生成一个比较阈值，并将其与输入信号进行比较。
根据比较结果，控制器调整阈值，逐步逼近输入信号的大小，直至达到所需精度。
逐次逼近型ADC的优点是结构简单、实现容易。
缺点是转换速度较慢，适用于低速应用场景。
2.并行型ADC并行型ADC是一种高速的转换器结构方案。
它使用多个比较器并行工作，将输入信号划分成多个子区间，然后分别进行转换。
每个子区间由一个比较器和一个数字-模拟转换器处理。
最后，将各个子区间的数字结果合并，得到最终的转换结果。
并行型ADC的优点是高速、高精度，适用于需要高速转换的应用。
缺点是硬件成本高，布线复杂。
3. Sigma-Delta型ADCSigma-Delta型ADC是一种低速高精度的转换器方案，常用于声音和音频信号的数字化处理。
它利用了噪声和过采样的技术，将输入信号与一个高频的参考信号进行混合，并通过一个积分运算器对混合信号进行积分平均。
通过高频参考信号的累积效应，有效抑制了噪声对转换结果的影响。
最后，通过一个数字滤波器对输出进行滤波，得到最终的数字结果。
Sigma-Delta型ADC的优点是高精度、抗干扰能力强。
缺点是转换速度较慢，不适用于高速应用。
4.均匀量化型ADC均匀量化型ADC是一种基于均匀量化原理的转换器方案。
它采用一个多电平比较器和一个分级量化器进行转换。
多电平比较器将输入信号与一组参考电平进行比较，然后将比较结果转化为数字码。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
逐次逼近寄存器型ADC设计报告组员（学号）：刘秀春20083511贾明20083431李强20083444王紫彤20083526专业（年级）：集成电路设计2008级课程名称：数模混合集成电路设计提交日期：2011年12月22日一、组员分工：序 号 组 员承 担 工 作1 刘秀春 比较器、SAR （设计，仿真，电路图，版图）2 贾明 采样保持电路、时钟（设计，仿真，电路图，版图）3 李强 DAC （设计，仿真，电路图，版图）4王紫彤MOS 开关、运算放大电路（设计，仿真，电路图，版图）二、项目设计要求：设计一个12bit 逐次逼近寄存器型模数转换器SAR ADC三、项目参数要求：分 辨 率 12bit 采样频率 100KHz 功 耗 < 2mW 电源电压 2.5V 面 积 < 3mm 2 工作温度 0~80℃ 工艺技术0.25um四、项目设计内容：1. 逐次逼近寄存器型模数转换器（SAR ADC ）整体结构：2. 逐次逼近寄存器型模数转换器（SAR ADC ）的特点及应用： 特点：中级转换速度，低功耗，高精度，小尺寸Analog InS/HDAC SAR LOGICV DACV COMPVinSAR REGISTERCOMPARE图1 逐次逼近寄存器型模数转换器工作原理框图应用：便携式仪表、笔输入量化器，工业控制和数据/信号采集器等3. 逐次逼近寄存器型模数转换器（SAR ADC）工作原理：SAR ADC其基本结构如图1所示，包括采样保持电路(S/H)、比较器(COMPARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER)和逻辑控制单元(SAR LOGIC)。
模拟输入电压V IN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR LOGIC控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压V DAC为0.5V REF，其中V REF为提供给ADC的基准电压。
由比较器对V IN和V DAC进行比较，若V IN>V DAC，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若V IN<V DAC，则比较器输出“0”电平，N位寄存器的MSB 被置为“0”电平。
一次比较结束后，MSB被置为相应的电平，同时逻辑控制单元移至次高位并将其置“1”，其余位置“0”，进行下一次比较，直至最低有效位LSB比较完毕。
整个过程结束，即完成了一次模拟量到数字量的转换，N位转换结果存储在寄存器内，并由此最终输出所转化模拟量的数字码。
4. 逐次逼近寄存器型模数转换器（SAR ADC）各子模块设计：子模块1：比较器（COMPARE）（1）电路结构：图中所示的是两级运放比较器，左端的恒流源电路时产生一个40uA 的电流，然后通过电流镜镜像到比较器的内部，经M6、M7组成的第二级运放输出比较结果。
（2）工作原理：电路结果：经比较器比较后，当Vg1>Vg2时，比较值为0，就会生成一个比刚才小一点的电压继续比较。
当Vg1<Vg2时，那么比较值为1，就会生成一个高一点的电压比较器电路是将一个模拟信号与另一个模拟信号进行比较，根据比较结果输出一个二进制信号，来达到逐次逼近的目的，实际上，比较器完成的是模数转换中量化的过程，可见比较器的优劣直接影响着模数转换器的性能。
（3）参数设定：利用sweep语句对m8管进行扫描，其他的管子参数值固定。
从功能图中可以看到管子的尺寸影响不大，在精度仿真图第二个标尺所对应的曲线精度满足设计要求而且管子尺寸相对较小，即w=2u,所以经过扫描后各管子尺寸如表所示。
器件名称参数值器件名称参数值m1 w=3u l=1u m5 w=8u l=1um2 w=3u l=1u m6 w=60u l=1um3 w=14u l=1u m7 w=10u l=1um4 w=14u l=1u m8 w=2u l=1uc 30ff m9 w=8u l=1uibias 40uA(4) 仿真网表：a响应仿真.lib 'mix025_1.l' tt Vdd vdd 0 2.5vVg1 g1 0 1vVg2 g2 0 PULSE (0 2.5 0 1n 1n 0.2u 0.4u) m1 d1 g1 s1 0 nch w=3u l=1u m2 d2 g2 s1 0 nch w=3u l=1um3 d1 d1 vdd vdd pch w=14u l=1u m4 d2 d1 vdd vdd pch w=14u l=1u m5 s1 g5 0 0 nch w=8u l=1um6 d6 d2 vdd vdd pch w=60u l=1u m7 d6 g5 0 0 nch w=10u l=1u m8 g5 g5 0 0 nch w=2u l=1u ibias vdd g5 40uA c d2 0 30ff .tran 1n 1u.print tran v(d6) v(g2,g1) .endb 、功能仿真.lib 'mix025_1.l' tt Vdd vdd 0 2.5vVg1 g1 0 pwl 0 1.25v 1us 2.0v 2.3us 2.2v 4.5us 1.2v 5us 1.8vVg2 g2 0 sin 1.25 1.25 1500k m1 d1 g1 s1 0 nch w=3u l=1u m2 d2 g2 s1 0 nch w=3u l=1um3 d1 d1 vdd vdd pch w=14u l=1u m4 d2 d1 vdd vdd pch w=14u l=1u m5 s1 g5 0 0 nch w=8u l=1um6 d6 d2 vdd vdd pch w=60u l=1u m7 d6 g5 0 0 nch w=10u l=1u m8 g5 g5 0 0 nch w=2u l=1u ibias vdd g5 40uA c d2 0 30ff .tran 1n 10u.print tran v(d6) v(g2) v(g1) .endc 、精度仿真.lib 'mix025_1.l' tt Vdd vdd 0 2.5v Vg1 g1 0 1vVg2 g2 0 pwl 0 0.9994v 10u 1.001v m1 d1 g1 s1 0 nch w=3u l=1u m2 d2 g2 s1 0 nch w=3u l=1um3 d1 d1 vdd vdd pch w=14u l=1u m4 d2 d1 vdd vdd pch w=14u l=1u m5 s1 g5 0 0 nch w=8u l=1u m6 d6 d2 vdd vdd pch w=60u l=1u m7 d6 g5 0 0 nch w=10u l=1u m8 g5 g5 0 0 nch w=2u l=1u ibias vdd g5 40uA c d2 0 30ff .tran 1n 10u.print tran v(d6) v(g2) v(g1) .end(5) 仿真结果： a、响应仿真图中上面的方波为输出out,下面的方波为输入vg2与输入vg1之差。
根据图计算得tPLH=1.74n tPHL=15.76n ,由公式tp=tPLH+tPHL/2计算响应延时tp=8.25n。
b、功能仿真图中方波为输出out ，正弦波为输入vg2, 第三条曲线为输入vg1。
当vg2>vg1时输出out 为高电平，当vg2<vg1时输出out为低电平，测试信号范围为0V~2.5V。
c、精度仿真图中第一条曲线为输出out , 第二条曲线为输入vg2 , 第三条曲线为输入vg1。
精度设计指标值为不大于0.6mv，在图中第二个标尺为测量位置，精度可达到0.5mv,满足设计要求。
(6) 版图：版图的总面积约为49.86u m×90.54um=4514.3um2子模块2：采样保持电路(S/H)（1）电路结构：（2）工作原理当K为低电平时传输门导通，输入信号in经传输门向电容C1充电，忽略运算放大器的输入电流时，充电结束后V out=-Vin，此时电容上的电压也等于Vout，这样就对输入信号进行了采样；。
当K为高电平时传输门关闭，由于C1上的电压在一段是假内保持不变，所以Vout保持不变，从而采样进来的信号保持了下来。
（3）参数设定：见参考文献[5]器件名称 参数值 器件名称 参数值m1 w=15u l=1u m7 w=15u l=1u m2 w=3u l=1u m8 w=3u l=1u m3 w=15u l=1u m9 w=15u l=1u m4 w=3u l=1u m10 w=3u l=1u m5 w=4.5u l=1u m11 w=94u l=1u m6 w=4.5u l=1u m12 w=14u l=1u C1 1pf C2 3pf C3 3pfi130uA(4)仿真网表：*SH.lib'mix025_1.l'ttvin in gnd sin 1.25v 1.25v 95kVk k gnd PULSE (2.5 0 0 0.1n 0.1n 1u 10u) C1 2 gnd 1pF C2 8 out 3pF C3 out gnd 3pF i1 vdd 5 30uA vdd vdd gnd 2.5m1 3 k vdd vdd pch L=1u W=15u m2 3 k gnd gnd nch L=1u W=3u m3 2 k in vdd pch L=1u W=15u m4 2 3 in gnd nch L=1u W=3u m5 5 5 gnd gnd nch L=1u W=4.5u m6 6 5 gnd gnd nch L=1u W=4.5u m7 7 7 vdd vdd pch L=1u W=15u m8 7 out 6 gnd nch L=1u W=3u m9 8 7 vdd vdd pch L=1u W=15u m10 8 2 6 gnd nch L=1u W=3um11 out 8 vdd vdd pch L=1u W=94u m12 out 5 gnd gnd nch L=1u W=14u .tran 10ns 40us 10ns .print v(in) v(k) v(out) .end（5）仿真结果：第一次采样范围为1.26V~1.99V ，保持值为1.99V ,第二次采样范围为0.97V~1.62V,保持值为1.62V 。
第一条曲线为输出out,第二条曲线为K 的输入信号，第三条曲线为输入采样信号。
当K 为低电平时传输门导通，对输入信号进行采样；当K 为高电平时传输门关闭，对采样进来的信号进行保持。