数电第七章

合集下载

数字电子技术基础第7章

数字电子技术基础第7章

uI
THVDD
RD OUT
uO
TR
DIS
CO
二、工作原理
uI (2/3)VDD (1/3)VDD
O uO UOH UOOL
C1 和当C输2 分入别电输压出uI<R=310V、DDS时=,1,比较触器发 器置 1,Q = 1,输出 uO 为高电平 UOH。
当输入电压 比较器 C1 和 C2
输31 出VDDR<=
TTL 单定时器型号的最后 3 位数字为 555,双定时 器的为 556;CMOS 单定时器的最后 4 位数为 7555, 双定时器的为 7556。它们的逻辑功能和外部引线排列完 全相同。
555 定时器的电路结构与符号
构成电阻分
压器,为比较器 C 1、C2 提供两个基
准电压:
UR1 =(2/3)VDD, UR2 =(1/3)VDD。
当 uI 从小增大 时,经过 UT+ 处才能
使输出发生跃变。
UT- UT+
uI
负向阈值电压 正向阈值电压
回差电压 UT = UT+ - UT-
施密特触发 器工作特点
(1)允许输入信号为缓慢变化的信号。 (2)有两个阈值电压。 (3)有两个稳态。
7.3.2 用 555 定时器组成施密特触发 器
一、电路组成
构成电压比
较器,比较 TH 与 UR1 和TR 与 UR2 的大小。
R C1
R
UR1 R
UR2
S
R C2
V
构成基本 RS 触发
器,决定电路输出。
G1 Q G3
G4
输出
缓冲器
Q
G2
MOS 开关管
555 定时器的电路结构与符号

7数字电子技术基础第七章

7数字电子技术基础第七章
通常将每个输出代码叫一个“字”,并把 W0—W3叫做字线,把D0—D3叫做位线(或数据 线),而A1、A0称为地址线。输出端的缓冲器用来 提高带负载的能力,并将输出的高、低电平变换为
标准的逻辑电平。同时,通过给定 EN 信号实现对 输出的三态控制。
在读取数据时,只要输入指定的地址码并
令 EN = 0 ,则指定地址内各存储单元所存数据就会出现 在数据线上.
相当 于负 载电 阻
2、可编程只读存储器(PROM)
在开发数字电路新产品的过程中,设计人员经常 需要按照自己的设想得到存有所需内容的ROM。这 时可通过将所需内容自行写入PROM而得到要求的 ROM。
PROM的总体结构与掩模ROM一样,同样由存 储矩阵、地址译码器和输出电路组成。不过在出厂 时已经在存储矩阵的所有交叉点上全部制作了存储 元件,即相当于在所有存储单元中都存入了1。
由于计算机处理的数据量越来越大,运算速度越 来越快,这就要求存储器具有更大的存储容量和更快 的存取速度 。通常都把存储量和存取速度作为衡量存 储器性能的重要指标。目前动态存储器的容量已达位 109位/片。一些高速随机存储器的存取时间仅10ns左 右。
一、半导体存储器的分类 1、以存、取功能分 :
只读存储器(Read-Only Memory,简称 ROM) 随机存储器(Random Access Memory,简称RAM)
3 、 可擦除可编程只读存储器(EPROM)
由于可擦除的可编程ROM(EPROM)中存 储的数据可以擦除重写,因而在需要经常修改 ROM中内容的场合,经常使用EPROM。分:
紫外线擦除的EPROM,也称UVEPROM。 电信号可擦除的EPROM 简称E 2 PROM 快闪存储器(Flash Memory)

精品课件-数字电子技术-第7章

精品课件-数字电子技术-第7章

(D3 23 +D2
22
+D121+D0 20 )
(7.1.2)
第7章 数/模(D/A)与模/数(A/D)转换器
对于n位输入的权电阻网络D/A转换器, 当负反馈电阻取 为R/2时, 输出电压为
vO
=
VREF 2n
(Dn1 2n1 +Dn2 2n2 + …
+D121+D0 20 )
=
VREF 2n
第7章 数/模(D/A)与模/数(A/D)转换器
第7章 数/模(D/A)与模/数(A/D)转换器
7.1 D/A转换器 7.2 A/D转换器 7.3 集成D/A转换器Multisim 10仿真实验 实验与实训 本章小结 习题
第7章 数/模(D/A)与模/数(A/D)转换器
7.1 D/A 7.1.1 权电阻网络D/A
第7章 数/模(D/A)与模/数(A/D)转换器
由图7.1.2所示电路还可以看出, 由于工作在线性反相 输入状态的运算放大电器的反相输入端相当于接地(虚地), 所以无论模拟开关Si合于何种位置, 与Si相连的倒T型2R电阻 支路从效果上看总是接“地”的, 即流经每条倒T型2R电阻 支路的电流与模拟开关Si的状态无关; 从R—2R倒T型电阻网 络的A、 D、 C、 D每个节点向左看, 每个二端网络的等效 电阻均为R, 故从基准电压UREF输出的电流恒为I=UREF/R, 而流经倒T型2R电阻支路的电流从高位到低位按2的负整数幂 递减, 从右到左分别为I3=I/2, I2=I/4, I1=I/8 , I0=I/16。
第7章 数/模(D/A)与模/数(A/D)转换器
由图7.1.2所示电路, 有
iΣ =I3 +I2 +I1+I0

精品课件-数字电子技术-第7章

精品课件-数字电子技术-第7章

第7章 集成逻辑门电路简介
7.4 已知电路和输入信号的波形如图7.12所示,信号 的重复频率为1 MHz,每个门的平均延迟时间tpd=20 ns,试 画出:(1) 不考虑tpd影响时的波形;(2) 考虑tpd影响
第7章 集成逻辑门电路简介
图7.12 题7.4图
第7章 集成逻辑门电路简介
7.5 电路如图7.13所示。(1) 分别写出Y1、Y2、Y3、 Y4的逻辑函数表达式;(2) 若已知A、B、C的波形,试分别 画出Y1、Y2、Y3、Y4
(4) DE段。当UI≥1.4 V时,V2、V5饱和,V4截止,输 出为低电平, 与非门处于饱和状态, 所以把DE段称为饱和
第7章 集成逻辑门电路简介
4. (1) 输出高电平UOH和输出低电平UOL。电压传输特性 曲线截止区的输出电压为UOH,饱和区的输出电压为UOL。 一般产品规定UOH≥2.4 V,UOL<0.4 V (2) 阈值电压Uth。电压传输特性曲线转折区中点所 对应的输入电压为Uth,也称门槛电压。一般TTL与非门的 Uth≈1.4 V
Y=Y1·Y2
第7章 集成逻辑门电路简介
图7.4 实现“线与”功能的电路
第7章 集成逻辑门电路简介
但是普通TTL逻辑门的输出端是不允许直接相连的,如 图7.5所示电路:设门1的输出为高电平(Y1=1), 门2的输 出为低电平(Y2=0),此时门1的V4管和门2的V5管均饱和导通, 这样在电源UCC的作用下将产生很大的电流流过V4、V5管使V4、 V5
第7章 集成逻辑门电路简介
(3) 关门电平UOFF和开门电平UON。保证输出电平为 额定高电平(2.7 V左右)时,允许输入低电平的最大值, 称为关门电平UOFF。通常UOFF≈1 V , 一般产品要求 UOFF≥0.8 V。 保证输出电平达到额定低电平(0.3 V)时, 允许输入高电平的最小值,称为开门电平UON。通常 UON≈1.4 V,一般产品要求UON≤1.8 V

数字电子技术第7章.pdf

数字电子技术第7章.pdf
沿来到时,才能将预置输入端D、C、B、A的数据送至输出端,
即QDQCQBQA=DCBA。
P、T为计数器允许控制端,高电平有效,只有当Cr=LD=1, PT=1,在CP作用下计数器才能正常计数。当P、T中有一个为低 时,各触发器的J、K端均为0,从而使计数器处于保持状态。 P、T的区别是T影响进位输出OC,而P则不影响OC。
第7章 常用集成时序逻辑器件及应用
② 同步清0。计数器在S0~SM-1共M个状态中工作,当计数 器进入SM-1状态时,利用SM-1状态译码产生清0信号并反馈到同 步清0端,要等下一拍时钟来到时,才完成清0动作,使计数器 返回S0。
可见,同步清0没有过渡状态,如图中实线所示。
第7章 常用集成时序逻辑器件及应用
① 异步清0。计数器在S0~SM-1共M个状态中工作,当计数 器进入SM状态时,利用SM状态进行译码产生清0信号并反馈到 异步清0端,使计数器立即返回S0状态。
由 于 是 异 步 清 0 , 只 要 SM 状 态 一 出 现 便 立 即 被 置 成 S0 状 态,因此SM状态只在极短的瞬间出现,通常称它为“过渡态”。 在计数器的稳定状态循环中不包含SM状态。
第7章 常用集成时序逻辑器件及应用
① 同步置0法(前M个状态计数)。 选用S0~SM-1共M个状态计数,计到SM-1时使LD=0,等下一 个CP来到时使状态置0,即返回S0状态。这种方法和同步清0 法 类似,但必须设置预置输入DCBA=0000。 本例中M=7,故选用 0000~0110 共七个状态,计到 0110 时 同步置0,画出其态序表,设计反馈逻辑LD=QCQB,画逻辑图。
第7章 常用集成时序逻辑器件及应用
采用同步置数法:置数法是通 过控制同步置数端LD和预置输入端 DCBA来实现模M计数器。由于置 数状态可在N个状态中任选取,因 此实现的方案很多。

数字电路第七章答案

数字电路第七章答案

第七章可编程逻辑器件PLD第一节基本内容一、基本知识点(一)可编程逻辑器件PLD基本结构可编程逻辑器件PLD是70年代发展起来的新型逻辑器件,相继出现了只读存储器ROM、可编程只读存储器PROM、可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL 和可擦写编程逻辑器件EPLD等多个品种,它们的组成和工作原理基本相似。

PLD的基本结构由与阵列和或阵列构成。

与阵列用来产生有关与项,或阵列把所有与项构成“与或”形式的逻辑函数。

在数字电路中,任何组合逻辑函数均可表示为与或表达式,因而用“与门-或门”两级电路可实现任何组合电路,又因为任何时序电路是由组合电路加上存储元件(触发器)构成的,因而PLD的“与或”结构对实现数字电路具有普遍意义。

在PLD中,输入电路中为了适应各种输入情况,每一个输入信号都配有一缓冲电路,使其具有足够的驱动能力,同时产生原变量和反变量输出,为与门阵列提供互补信号输入。

输出电路的输出方式有多种,可以由或阵列直接输出,构成组合方式输出,也可以通过寄存器输出,构成时序方式输出。

输出既可以是低电平有效,也可以是高电平有效;既可以直接接外部电路,也可以反馈到输入与阵列,由此可见PLD的输出电路根据不同的可编程逻辑器件有所不同。

(二)可编程逻辑器件分类1.按编程部位分类PLD有着大致相同的基本结构,根据与阵列和或阵列是否可编程,分为三种基本类型:(1)与阵列固定,或阵列可编程(2)与或阵列均可编程(3)与阵列可编程,或阵列固定归纳上述PLD的结构特点,列于表7-1。

表7-1 各种PLD的结构特点2.按编程方式分类(1)掩膜编程(2)熔丝与反熔丝编程(3)紫外线擦除、电可编程(4)电擦除、电可编程(5)在系统编程(Isp)(三)高密度可编程逻辑器件HDPLD243通常衡量可编程逻辑器件芯片的密度是以芯片能容纳等效逻辑门的数量,一般是以2000为界限,即芯片容纳等效逻辑门小于2000门,称它为低密度可编程逻辑器件或简单的可编程逻辑器件(SPLD),若大于2000等效逻辑门,称为高密度可编程逻辑器件(HDPLD)。

《数字电子技术 》课件第7章

《数字电子技术 》课件第7章

当电容持续充电至电容两端电压UC ≥ (2/3)UDD 时, UTH =UC ≥( 2/3)UDD, 又有UTR>13UDD, 那么输出就由暂稳状态“1” 自动返回稳定状态“0”。
3. 暂稳状态持续的时间又称输出脉冲宽度, 用tW表示。 它由电路中电容两端的电压来决定, 可以用三要素法求得 tW≈1.1RC。 当一个触发脉冲使单稳态触发器进入暂稳定状态以后, 在随后tW时间内的其他触发脉冲对触发器就不起作用了; 只 有当触发器处于稳定状态时, 输入的触发脉冲才起作用。
q RA RA RB
图7.14 可调占空比的多谐振荡器
2. 石英晶体振荡器 石英晶体J电路符号如图7.15(a)所示, 它是将切成薄片 的石英晶体置于两平板之间构成的, 在电路中相当于一个高 Q(品质因数)选频网络, 其电抗频率特性如图7.15(b)所示。
图7.15
(a) 石英晶体的电路符号; (b)
若控制端S悬空或通过电容接地, 则
若控制端S外接控制电压US, UR1=US而
图7.6所示为S端悬空或通过电容接地的施密特触发器电压 传输特性, 同时也反映了回差电压的存在, 而这种现象称为 电路传输滞后特性。 回差电压越大, 施密特触发器的抗干扰 性越强, 但施密特触发器的灵敏度也会相应降低。
典型延时电路如图7.11所示, 与定时电路相比, 其区别 主要是电阻和电容连接的位置不同。电路中的继电器KA为常 断继电器, 二极管VD的作用是限幅保护。
图7.11 延时电路
2) 分频 当一个触发脉冲使单稳态触发器进入暂稳状态时, 在此 脉冲以后时间tW内,如果再输入其他触发脉冲, 则对触发 器的状态不再起作用; 只有当触发器处于稳定状态时, 输入 的触发脉冲才起作用, 分频电路正是利用这个特性将高频率 信号变换为低频率信号, 电路如图7.12所示。

精品课件-数字电子技术及应用-第7章

精品课件-数字电子技术及应用-第7章

第七章 存储器与可编程逻辑器件
图7-1-2 (a)电路图;(b)字的读出方法
第七章 存储器与可编程逻辑器件
读出数据时,首先输入地址码,并使 EN 0,在数据
输出端 D3 ~ D0 可获得该地址所存储的数据字。例如,在图
7-1-2 中,A1A0 =10 时,字选线 W2=1,而 W0 = W1 = W3 = 0, 字线上的高电平通过接有二极管的位线 Y3、Y2、Y1,使 D3 = D2 = D1 = 1,位线与的交叉处无二极管,故 D0 = 0,结果输出数 据字 D3D2 D1D0 =1110。按此分析,类似可以得到该图输入其 它地址码时的输出,为了更明白地表述读字的方法,可用图 7-1-2(b)表示。
(2)MOS管固定ROM。MOS管固定ROM也是由地址译码器、存 储矩阵和输出电路三部分组成,但它们都是用MOS管构成的。 图7-1-3是4×4位NMOS管固定ROM,即把图7-1-2电路的存 储矩阵中有二极管的位置,都换成了NMOS管(注意:在LSI中, MOS管大都做成源、漏对称结构)。
第七章 存储器与可编程逻辑器件 图7-1-3
第七章 存储器与可编程逻辑器件
输出缓冲器是ROM的数据读出电路,通常用三态门构成, 它不仅可以实现对输出数据的三态控制,方便与系统总线连接, 还可提高存储器的负载能力。
第七章 存储器与可编程逻辑器件 图7-1-1
第七章 存储器与可编程逻辑器件
7.1.2 ROM的编程及分类 1.分类 (1)按制造工艺分:二极管ROM、双极型ROM、MOS型ROM。 (2)按存入方式分:固定ROM和可编程ROM。 (3)可编程ROM细分:一次可编程存储器PROM、光可擦
第七章 存储器与可编程逻辑器件
3)EPROM PROM只能编程一次,所以一旦出错,芯片只好 报废。而EPROM克服了PROM的缺点,它允许对芯片反复改写, 当所存内容需要更新时,可以用特定的方法擦除并重新写入信 息。
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
数字电子技术基础
北京邮电大学自动化学院
Ui
U£« U£ t Uo
t
数字电子技术基础
北京邮电大学自动化学院
一、用门电路构成的施密特触发器
1.电路图及逻辑符号
1
vI
vO
1
vI
vO
(a)电路
(b)图形符号
用CMOS反相器构成的施密特触发器
数字电子技术基础
北京邮电大学自动化学院
2. 工作原理
设: VTH=1/2VDD R1<R2 (分压电阻) 当νI=“0”时, νO=VOL≈0, νA≈ 0 . 当νI由“0”升高到νA= VTH 时,正反馈使νO=VOH ≈VDD .
北京邮电大学自动化学院
恢复时间:由暂稳态进入稳态后 νO1跳变为高电平,该高电平
使电容C充电至VOH所需时间。
tre ≈ (3~5) ( R+R0´)C
R0´ :门G1输出高电平时 的输出电阻。
分辨时间:触发脉冲宽度TTR与恢复时间tre之和。
Td= TTR + tre
优点:抗干扰能力较强. 缺点:输出波形边沿较差,要求触发脉冲宽度TTR大于输出脉
北京邮电大学自动化学院
7.1 概述
常见的脉冲波形
脉冲波形是指突变的电流和电压的波形。
常见的脉冲波形图
数字电子技术基础
北京邮电大学自动化学院
矩形波及其参数
数字电路中用得最多的是矩形波。矩形波有 周期性与非周期性两种。
非周期性和周期性矩形波 (a) 非周期性 (b) 周期性
数字电子技术基础
北京邮电大学自动化学院
数字电子技术基础
北京邮电大学自动化学院
uo ui 0 UT- UT+ (a) 传输特性 ui (b) 逻辑符号 uo
数字电子技术基础
北京邮电大学自动化学院
如图,如果要求VT+=7.5V,
ΔVT=5V,求R1、R2和VDD。
数字电子技术基础
北京邮电大学自动化学院
二、TTL集成施密特触发器7413
νA
νO1
νO
电压传输特性的转折区具有很强的放大作用
数字电子技术基础
北京邮电大学自动化学院
存在: VA = VTH
R2 VT + ≈ R1 + R2
VT+称正向阈值电压或上限阈值电压。为νA上升到 VTH 时的νI值。 计算时等效电路为:
R1 VT+ R2 VO
νA= VTH
νO=VOL
整理后得:
1
D S
& G3
1
0
t (b) 工作波形
(a) 电路
(1)ui=0 时, R =1, S =0,uo 为高电平,这是第一种
态。
(2)ui 上升到 UD=0.7V 时, R =1, S =1,RS 触发器不翻转,uo 仍 高电平,电路仍维持在第一种稳态。
( 3 ) u i 继续上升到 UT+=UT=1.4 V 时, R = 0 , S = 1 , RS 触发器翻转 , u o 为低电平,这是第二种稳态。电路翻转后 ui 再上升,电路状态不变。
1.电路图及逻辑符号
数字电子技术基础
北京邮电大学自动化学院
2.电压传输特性
定型产品的 VT+、 VT- 均为固 定值,不能调 节。
数字电子技术基础
北京邮电大学自动化学院
三、施密特触发器的应用
1.用于 波形变换. 2.用于脉冲整形.
数字电子技术基础
北京邮电大学自动化学院
数字电子技术基础
北京邮电大学自动化学院
上升沿触发
工作波形如图示:
数字电子技术基础
北京邮电大学自动化学院 输出脉冲宽度TW为C开始放电至 νA下降到VTH所需的时间。
输出脉宽:利用过渡过程三要素法计算
三要素:
vc (0) = VOH vC (∞) = VOL
ι = ( R + R0 )C
高电平输入时, G2输入电流非常小
数字电子技术基础
(b)可将矩形波变换为三角波。 积分电路 (条件RC>>t w) (c) 输出波形uO的边沿变差了。 (如果RC<<t w,即不满足积分电路的条 件)
数字电子技术基础
北京邮电大学自动化学院
一、用门电路构成的单稳态触发器
1. 积分型单稳态触发器
(1)电路结构
RC构成积分环节。 R取值较小以保证 νO1为低电平时νA 在VTH以下。
VT整理后得:
νI´= VTH
VO
νO=VDD
R1 VT − = (1 − )VTH R2 VT-称反向阈值电压或下限阈值电压,为νA下降到 VTH 时的νI值。 数字电子技术基础
北京邮电大学自动化学院
VT+ ≠VT-
定义它们的差为回差电压Δ VT Δ VT= VT+ - VT-
电路电压传输特性为: Δ VT
自动返回 由外界触发 暂稳态 稳定状态
3.
稳定状态
数字电子技术基础
北京邮电大学自动化学院
分类: 单稳态触发器的暂稳态通常是靠RC电 路的充、放电过程实现的,据RC接成 微分电路形式还是接成积分电路形式 单稳态触发器分为积分型和微分型两 种。 应用: 广泛用于脉冲整形、延时、定时。 延时:产生滞后于触发脉冲的输出脉冲。 定时:产生固定宽度的脉冲信号。
t
(a) 电路
(1)ui=0 时,R =1, S =0,uo 为高电平,这是第一种稳态。
上限阈值电压
( 2 ) u i 上升到 UD =0.7V 时, R = 1 , S = 1 , RS 触发器不翻转, u o 仍 高电平,电路仍维持在第一种稳态。 (3)ui 继续上升到 UT+=UT=1.4V 时, R =0, S =1,RS 触发器翻转,
一、获取矩型脉冲的途径有两种
1.由多谐振荡器产生矩型脉冲。 2.由整形电路把已有的频率和幅度均符合要求 的波形变换为需要的矩形脉冲。 二、矩型脉冲的主要参数:
理想情况: 实际情况:
存在上升时间与下降时间,需用一组参数来描述。
数字电子技术基础
北京邮电大学自动化学院
矩型脉冲的主要参数:
0.9Vm 0.5Vm 0.1Vm tr T tw tf Vm
3.用于脉冲鉴幅.
当VT+、 VT- 设置 得当时能得到满意 效果。
4.构成多谐振荡器.
数字电子技术基础
北京邮电大学自动化学院
7.3 单稳态触发器
特点: 1. 2. 具有稳态和暂稳态两种工作状态。 在触发脉冲作用下 ,能从稳态翻转到 暂稳态,在暂稳态维持一段时间后能自 动返回稳态。 暂稳态持续时间的长短取决于电路参 数,与触发脉冲无关。
vO1
1 0
V TH
V DD ≈ 2
vO 1 G2
υo =0 υc =0
0
G1 ≥1 vI Cd vd Rd
0
D v 1 I2 −v + C R VDD
C
数字电子技术基础
b)外加触发信号
vI 0 vd
北京邮电大学自动化学院 υd υd =VTH 产生如下正反馈过程:
(4)ui 上升到最大值后下降时,若 ui 下降到 UT, R =1。 S =1, RS 触发器不翻转,电路仍维持在第二种稳态。
数字电子技术基础
ui
0
G1 1 R
G2 & uo 1.4 0.7 0 uo
ui (V)
北京邮电大学自动化学院
U T+ U T- t
1
D S
& G3
0
1
下限阈值电压 0
(b) 工作波形
数字电子技术基础
北京邮电大学自动化学院
RC电路可对矩形波进行变换,常用的有微分电 路、积分电路和脉冲分压器。 1. 微分电路
微分电路 由于电路的输出uO只反映输入波形uI的突变 可将矩形波变换为尖峰波(条件RC<<tw)。 部分,故称为微分电路。
数字电子技术基础
北京邮电大学自动化学院
2. 积分电路
数字电子技术基础
北京邮电大学自动化学院
ui
1
G1 1 R
G2 & uo 1.4 0.7 0 uo 0
ui (V) U T+ U T- t
0
D S
& G3
1
0
t (b) 工作波形
(a) 电路
(1)ui=0 时, R =1, S =0,uo 为高电平,这是第一种稳态。 (2)ui=UD=0.7V 时, R =1, S =1,RS 触发器不翻转, uo 仍为高电平,电路仍维持在第一种稳态。
VT-
同相输出
VT+
电压传输特性
反相输出
数字电子技术基础
北京邮电大学自动化学院
施密特触发器
G1 1 R ui (V) 1.4 0.7 0 uo 0 (b) 工作波形 U T+ U T- t
ui
0
G2 & uo
1
D S
& G3
0
1
t
(a) 电路
(1)ui=0 时, R =1, S =0,uo 为高电平,这是第一种稳态。
冲宽度TW。
数字电子技术基础
北京邮电大学自动化学院
2. 微分型单稳态触发器
(1)电路结构与工作原理
(2)工作波形
上升沿触发
VTH
RC微分 电路形式
稳态: νI =0、 νd =0、νI2=VDD、VO=0
因νd =0、 VO=0,故VO1 = VDD C上无电压。
触发脉冲加到输入端时:
暂稳态 当νd上升到VTH,正反馈迅速使 持续时间 VO1 =0、 νI2=0、νO=VDD ,进入暂稳态。 随着C的充电,当νI2=VTH时又一个正反馈迅速使VO1 =1、νI2=1 使VO=0 返回稳态。TW为νI2从0上升到VTH所需时间。
相关文档
最新文档