数字电路与数字电子技术课后答案第七章
数字电路与数字电子技术 课后答案第七章
第七章 时序逻辑电路1。
电路如图P7.1所示，列出状态转换表，画出状态转换图和波形图，分析电路功能。
图P7.1 解:（1)写出各级的W.Z 。
D 1=21Q Q ，D 2=Q 1，Z=Q 2CP（ 2 ) 列分析表( 3 ） 状态转换表（4)状态转换图和波形图.图7。
A1 本电路是同步模3计数器。
2. 已知电路状态转换表如表P7.1所示，输入信号波形如图P7.2所示.若电路的初始状态为Q2Q1 = 00，试画出Q2Q1的波形图（设触发器的下降沿触发)。
Q 2 Q 1 D 2 D 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 0 0 0 0 1 1 1 1 0 1 0 1Q 2 Q 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 1 1 1 0 1 CP表P7.1 XQ 2 Q 1 0 1 00 01 10 11 01/1 10/0 10/0 01/1 11/1 10/0 11/0 00/1Q 2n+1 Q 1n+1/ZCP XQ 1 0 Q 2 0 Z 图P7.2 CPQ 1 0 Q 1 0 Z ( b ) Q 2 Q 1 /Z( a )01/0 11/1 10/1 00/0解:由状态转换表作出波形图3. 试分析图P7.3所示电路，作出状态转换表及状态转换图，并作出输入信号为0110111110相应的输出波形（设起始状态Q 2Q 1 = 00）。
（ a )（ b ）解：（1）写W 。
Z 列分析表J 1 = XQ 2 J 2 = X Z =12Q Q X K 1 = X K 2 =1Q X( 2 ） 作出状态转换表及状态转换图XQ 2 Q 10 1 00 01 10 11 00/1 00/1 00/1 00/1 10/1 11/1 01/111/0 Q 2n+1 Q 1n+1/ZX Q 2 Q 1 J 2 K 2 J 1 K 1 Q 2n+1 Q 1n+1 Z 0 0 0 0 1 0 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 1 0 11 0 1 1 0 0 0 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 0 1 0 1 1 0 CP X 图P7.3CP X Q 1 0 Q 1 0Z 图P7.A2 0 /10 /1 0 /1 1/1 1/1 0/1 1/0 1/1图P7.A3 ( a )01 11 1000（3）作出输出波形图：1 根据状态转换表,作出状态的响应序列，设y = Q 2Q 1 X ： 0 1 1 0 1 1 1 1 1 0 y n ： 0 02 1 0 2 13 3 3 y n+1： 0 2 1 0 2 1 3 3 3 0 Z ： 1 1 1 1 1 1 1 0 0 12 根据状态响应序列画响应的输出波形。
(全)数字电子技术基础课后答案夏路易
《数字电子技术基础教程》习题与参考答案（2010．1）第1章习题与参考答案【题1-1】将下列十进制数转换为二进制数、八进制数、十六进制数。
（1）25；（2）43；（3）56；（4）78解：（1）25=（11001）2=（31）8=（19）16（2）43=（101011）2=（53）8=（2B）16（3）56=（111000）2=（70）8=（38）16（4）（1001110）2、（116）8、（4E）16【题1-2】将下列二进制数转换为十进制数。
（1）10110001；（2）10101010；（3）11110001；（4）10001000 解：（1）10110001=177（2）10101010=170（3）11110001=241（4）10001000=136【题1-3】将下列十六进制数转换为十进制数。
（1）FF；（2）3FF；（3）AB；（4）13FF解：（1）（FF）16=255（2）（3FF）16=1023（3）（AB）16=171（4）（13FF）16=5119【题1-4】将下列十六进制数转换为二进制数。
（1）11；（2）9C；（3）B1；（4）AF解：（1）（11）16=（00010001）2（2）（9C）16=（10011100）2（3）（B1）16=（1011 0001）2（4）（AF）16=（10101111）2【题1-5】将下列二进制数转换为十进制数。
（1）1110.01；（2）1010.11；（3）1100.101；（4）1001.0101 解：（1）（1110.01）2=14.25（2）（1010.11）2=10.75（3）（1001.0101）2=9.3125【题1-6】将下列十进制数转换为二进制数。
（1）20.7；（2）10.2；（3）5.8；（4）101.71解：（1）20.7=（10100.1011）2（2）10.2=（1010.0011）2（3）5.8=（101.1100）2（4）101.71=（1100101.1011）2【题1-7】写出下列二进制数的反码与补码（最高位为符号位）。
数字电子技术课后习题答案（全部）
第一章数制与编码1.1自测练习1.1.1、模拟量数字量1.1.2、（b）1.1.3、（c）1.1.4、（a）是数字量，（b）（c）（d）是模拟量1.2 自测练习1.2.1. 21.2.2.比特bit1.2.3.101.2.4.二进制1.2.5.十进制1.2.6.（a）1.2.7.（b）1.2.8.（c）1.2.9.（b）1.2.10.（b）1.2.11.（b）1.2.12.（a）1.2.13.（c）1.2.14.（c）1.2.15.（c）1.2.16.10010011.2.17.111.2.18.1100101.2.19.11011.2.20.8进制1.2.21.（a）1.2.22.0，1，2，3，4，5，6，71.2.23.十六进制1.2.24.0，1，2，3，4，5，6，7，8，9，A，B，C，D，E，F 1.2.25.（b）1.3自测练习1.3.1.1221.3.2.675.521.3.3.011111110.011.3.4.521.3.5.1BD.A81.3.6.1110101111.11101.3.7.38551.3.8.28.3751.3.9.100010.111.3.10.135.6251.3.11.570.11.3.12.120.51.3.13.2659.A1.4自测练习1.4.1.BCD Binary coded decimal 二—十进制码1.4.2.（a）1.4.3.（b）1.4.4.8421BCD码，4221BCD码，5421BCD1.4.5.（a）1.4.6.011001111001.10001.4.7.111111101.4.8.101010001.4.9.111111011.4.10.61.051.4.11.01011001.011101011.4.12.余3码1.4.13.XS31.4.14.XS31.4.15.1000.10111.4.16.1001100000111.4.17.521.4.18.110101.4.19.0101111.4.20.（b）1.4.21.ASCII1.4.22.（a）1.4.23.ASCII American Standard Code for Information Interchange美国信息交换标准码EBCDIC Extended Binary Coded Decimal Interchange Code 扩展二-十进制交换吗1.4.24.10010111.4.25.ASCII1.4.26.（b）1.4.27.(b)1.4.28.110111011.4.29.-1131.4.30.+231.4.31.-231.4.32.-861.5 自测练习 1.5.1 略1.5.2 11011101 1.5.3 010001011.5.4 11100110 补码形式 1.5.5 011111011.5.6 10001000 补码形式 1.5.7 11100010 补码形式习题1.1 （a ）（d ）是数字量，（b ）（c ）是模拟量，用数字表时（e ）是数字量，用模拟表时（e ）是模拟量 1.2 （a ）7, （b ）31, （c ）127, （d ）511, （e ）40951.3 （a ）22104108⨯+⨯+， （b ）26108108⨯+⨯+，（c ）321102105100⨯+⨯+⨯+（d ）322104109105⨯+⨯+⨯+ 1.4 （a ）212121⨯+⨯+, （b ）4311212121⨯+⨯+⨯+, （c ）64212+12+12+12+1⨯⨯⨯⨯（d ）9843212+12+12+12+12⨯⨯⨯⨯⨯ 1.5 2201210327.15310210710110510--=⨯+⨯+⨯+⨯+⨯,3210-1-221011.0112+02+12+12+02+12=⨯⨯⨯⨯⨯⨯,210-18437.448+38+78+48=⨯⨯⨯⨯, 10-1-2163A.1C 316+A 16+116+C 16=⨯⨯⨯⨯1.6 （a ）11110, （b ）100110,（c ）110010, （d ）1011 1.7 （a ）1001010110000, （b ）10010111111.8 110102 = 2610, 1011.0112 = 11.37510， 57.6438 = 71.81835937510， 76.EB 16= 118.91796875101.9 1101010010012 = 65118 = D4916，0.100112 = 0.468 = 0.9816，1011111.011012 = 137.328 = 5F.68161.10 168 = 1410，1728 = 12210，61.538 = 49.671875， 126.748 = 86.9375101.11 2A 16 = 4210 = 1010102 = 528， B2F 16 = 286310 = 1011001011112 = 54578， D3.E 16= 211.87510 = 11010011.11102 = 323.78， 1C3.F916 = 451.9726562510 = 111000011.111110012 = 703.76281.12 （a ）E, （b ）2E, （c ）1B3, （d ）349 1.13 （a ）22, （b ）110, （c ）1053, （d ）2063 1.14 （a ）4094, （b ）1386, （c ）49282 1.15（a ）23, （b ）440, （c ）27771.16 198610 = 111110000102 = 00011001100001108421BCD ， 67.31110 = 1000011.010012 =01100111.0011000100018421BCD ， 1.183410 = 1.0010112 = 0001.00011000001101008421BCD ，0.904710 = 0.1110012 = 0000.10010000010001118421BCD1.17 1310 = 000100118421BCD = 01000110XS3 = 1011Gray， 6.2510 = 0110.001001018421BCD=1001.01011000 XS3 = 0101.01Gray，0.12510= 0000.0001001001018421BCD= 0011.010*********XS3 = 0.001 Gray1.18 101102 = 11101 Gray，0101102 = 011101 Gray1.19 110110112 = 0010000110018421BCD，45610 = 0100010101108421BCD，1748=0010011101008421BCD，2DA16 = 0111001100008421BCD，101100112421BCD = 010*********BCD， 11000011XS3 = 100100008421BCD1.20 0.0000原= 0.0000反= 0.0000补，0.1001原= 0.1001反= 0.1001补，11001原= 10110反= 10111补1.21 010100原= 010100补，101011原= 110101补，110010原= 101110补，100001原=111111补1.22 1310 = 00001101补，11010 = 01101110补，-2510 = 11100111补，-90 =10100110补1.23 01110000补= 11210，00011111补= 3110，11011001补= -3910，11001000补= -56101.24 1000011 1000001 1010101 1010100 1001001 1001111 1001110 0100001 01000001001000 1101001 1100111 1101000 0100000 1010110 1101111 1101100 1110100 1100001 1100111 11001011.25 0100010 1011000 0100000 0111101 0100000 0110010 0110101 0101111 101100101000101.26 BEN SMITH1.27 00000110 100001101.28 01110110 10001110第二章逻辑门1.1 自测练习2.1.1. （b）2.1.2. 162.1.3. 32, 62.1.4. 与2.1.5. （b）2.1.6. 162.1.7. 32, 62.1.8. 或2.1.9. 非2.1.10. 12.2 自测练习=⋅2.2.1. F A B2.2.2. (b)2.2.3. 高2.2.4. 322.2.5. 16，52.2.6. 12.2.7. 串联2.2.8. (b)2.2.9. 不相同2.2.10. 高2.2.11. 相同2.2.12. (a)2.2.13. (c)2.2.14. 奇2.3 自测练习2.3.1. OC，上拉电阻2.3.2. 0，1，高阻2.3.3. （b）2.3.4. （c）2.3.5. F A B=⋅, 高阻2.3.6. 不能2.4 自测练习1.29 TTL，CMOS1.30 Transisitor Transistor Logic1.31 Complementary Metal Oxide Semicoductor1.32 高级肖特基TTL，低功耗和高级低功耗肖特基TTL1.33 高，强，小1.34 （c）1.35 （b）1.36 （c）1.37 大1.38 强1.39 （a）1.40 （a）1.41 （b）1.42 高级肖特基TTL1.43 （c）习题2.1 与，或，与2.2 与门，或门，与门2.3 （a）F=A+B, F=AB （b）F=A+B+C, F=ABC （c）F=A+B+C+D, F=ABCD2.4 （a ）0 （b ）1 （c ）0 （d ）0 2.5 （a ）0 （b ）0 （c ）1 （d ）0 2.6 （a ）1 （b ）1 （c ）1 （d ）1 2.7 （a ）4 （b ）8 （c ）16 （d ）32 2.8 （a ）3 （b ）4 （c ）5 （d ）62.9 （a ）（b ） A B C D F 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 11112.10 Y AB AC =+2.11A B C Y 0 0 0 0 0 0 1 0 011A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 11110 1 1 11 0 0 01 0 1 11 1 0 01 1 1 12.122.13F1 = A(B+C), F2=A+BCA B C F1F20 0 0 0 00 0 1 0 00 1 0 0 00 1 1 0 11 0 1 1 11 0 0 0 11 1 0 1 11 1 1 1 12.142.15 （a）0 （b）1 （c）1 （d）02.16 （a）1 （b）0 （c）0 （d）12.17 （a）0 （b）02.182.19 Y AB BC DE F=⋅⋅⋅2.20 Y AB CD EF=⋅⋅2.21 102.22 402.23 当TTL反相器的输出为3V，输出是高电平，红灯亮。
《数字电路-分析与设计》第七章习题及解答(部分4) 北京理工大学出版社
7-16图题7-16所示各状态转换图中均有一些错误，即所谓的描述不确切之处。
试找出这些错误并加以更正，然后画出合理的状态图。
(提示：离开每一个状态的路径，即带箭头的弧线数应该与输入变量的组合数相对应。
)
(a)
解：
修改方案（不唯一）如下：
(a)×
7-19找出表题7-19所描述的同步时序电路的最简状态转换表。
（a ）用观察法；
（b ）用隐含表法。
解：
(a)观察法：
S 1与S 4等价，S 0与S 3等价。
将状态表简化如下：
(a)隐含表法：
由隐含表看出，S 1、S 4状态对与S 0、S 3状态对互以对方的等价为前提，所以S 1与S 4等价，S 0与S 3等价。
S /Z
表题7-19简化状态转换表 S /Z S 1
S 2S 3S 4 S 0 S 1 S 2 S 3 题7-19隐含表化简
7-23用隐含表法简化表题7-23所示状态转换表的状态数量。
解：
隐含表如下：
由隐含表看出，S 1、S 2状态对与S 0、S 3状态对互以对方的等价为前提，所以S 1与S 2等价，S 0与S 3等价。
简化状态表如下：
S /Z S 1S 2S 3S 4
S 0 S 1 S 2 S 3 题7-23隐含表化简
表题7-23 简化状态转换表 S /Z。
数字电路第七章答案
第七章可编程逻辑器件PLD第一节基本内容一、基本知识点（一）可编程逻辑器件PLD基本结构可编程逻辑器件PLD是70年代发展起来的新型逻辑器件，相继出现了只读存储器ROM、可编程只读存储器PROM、可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL 和可擦写编程逻辑器件EPLD等多个品种，它们的组成和工作原理基本相似。
PLD的基本结构由与阵列和或阵列构成。
与阵列用来产生有关与项，或阵列把所有与项构成“与或”形式的逻辑函数。
在数字电路中，任何组合逻辑函数均可表示为与或表达式，因而用“与门－或门”两级电路可实现任何组合电路，又因为任何时序电路是由组合电路加上存储元件（触发器）构成的，因而PLD的“与或”结构对实现数字电路具有普遍意义。
在PLD中，输入电路中为了适应各种输入情况，每一个输入信号都配有一缓冲电路，使其具有足够的驱动能力，同时产生原变量和反变量输出，为与门阵列提供互补信号输入。
输出电路的输出方式有多种，可以由或阵列直接输出，构成组合方式输出，也可以通过寄存器输出，构成时序方式输出。
输出既可以是低电平有效，也可以是高电平有效；既可以直接接外部电路，也可以反馈到输入与阵列，由此可见PLD的输出电路根据不同的可编程逻辑器件有所不同。
（二）可编程逻辑器件分类1.按编程部位分类PLD有着大致相同的基本结构，根据与阵列和或阵列是否可编程，分为三种基本类型：（1）与阵列固定，或阵列可编程（2）与或阵列均可编程（3）与阵列可编程，或阵列固定归纳上述PLD的结构特点，列于表7-1。
表7-1 各种PLD的结构特点2.按编程方式分类（1）掩膜编程（2）熔丝与反熔丝编程（3）紫外线擦除、电可编程（4）电擦除、电可编程（5）在系统编程（Isp）（三）高密度可编程逻辑器件HDPLD243通常衡量可编程逻辑器件芯片的密度是以芯片能容纳等效逻辑门的数量，一般是以2000为界限，即芯片容纳等效逻辑门小于2000门，称它为低密度可编程逻辑器件或简单的可编程逻辑器件（SPLD），若大于2000等效逻辑门，称为高密度可编程逻辑器件（HDPLD）。
数字电子技术第七章习题答案
第七章D/A 和A/D 转换器7.1填空1、8位D/A转换器当输入数字量只有最高位为高电平时输出电压为5V,若只有最低位为高电平，则输出电压为40mV 。
若输入为10001000，则输出电压为5.32V 。
2、A/D转换的一般步骤包括采样、保持、量化和编码。
3、已知被转换信号的上限频率为10kH Z，则A/D转换器的采样频率应高于20kH Z。
完成一次转换所用时间应小于50μs。
4、衡量A/D转换器性能的两个主要指标是精度和速度。
5、就逐次逼近型和双积分型两种A/D转换器而言，双积分型抗干扰能力强；逐次逼近型转换速度快。
7.2CPU O-0.625V-1.25V-1.875V-2.5V7.32R 2R 2R 2R2R R R R 2R Q0 Q1 Q2 Q33RRRU O&-+-+CP ui+ -四位二进制计数器RdV AG首先将二进制计数器清零，使U o=0。
加上输入信号（U i>0)，比较器A输出高电平，打开与门G，计数器开始计数，U o增加。
同时U i亦增加，若U i>U o，继续计数，反之停止计数。
但只要U o未达到输入信号的峰值，就会增加，只有当U o=U imax 时，才会永远关闭门G，使之得以保持。
7.41、若被检测电压U I(max)=2V，要求能分辨的最小电压为0.1mV,则二进制计数器的容量应大于20000；需用15位二进制计数器2、若时钟频率f CP=200kH Z，则采样时间T1=215×5μs=163.8ms3、TRC2V5V1⨯=RC=409.5ms7.5 1、完成一次转换需要36μs2、A/D转换器的输出为0100111118。
数字电路与数字电子技术 课后答案第七章
第七章 时序逻辑电路1.电路如图P7.1所示，列出状态转换表，画出状态转换图和波形图，分析电路功能。
图P7.1 解：（1）写出各级的W .Z 。
D 1=21Q Q ，D 2=Q 1，Z=Q 2CP( 2 ) 列分析表( 3 ) 状态转换表（4）状态转换图和波形图。
图7.A1本电路是同步模3计数器。
2. 已知电路状态转换表如表P7.1所示，输入信号波形如图P7.2所示。
若电路的初始状态为Q2Q1 = 00，试画出Q2Q1的波形图（设触发器的下降沿触发）。
Q 2 Q 1 D 2 D 1 Q 2n+1 Q 1n+1 Z0 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 0 0 0 0 1 1 1 1 0 1 0 1Q 2 Q 1 Q 2n+1 Q 1n+1 Z0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 1 1 1 0 1CPCP X Q 1 0Q 2 0 Z CP Q 1 0 Q 1 0Z ( b ) Q 2 Q 1 /Z( a )011解：由状态转换表作出波形图3. 试分析图P7.3所示电路，作出状态转换表及状态转换图，并作出输入信号为0110111110相应的输出波形（设起始状态Q 2Q 1 = 00）。
( a )( b )解：（1）写W .Z 列分析表J K( 2 )CPX图P7.3CPX Q 1 0 Q 1 0 Z图P7.A2（3）作出输出波形图：1 根据状态转换表，作出状态的响应序列，设y = Q 2Q 1 X ： 0 1 1 0 1 1 1 1 1 0 y n ： 0 02 1 0 2 13 3 3 y n+1： 0 2 1 0 2 1 3 3 3 0 Z ： 1 1 1 1 1 1 1 0 0 12 根据状态响应序列画响应的输出波形。
4.。
X ：Z ：0 0 0 0 0 0 0 0 0 0 1 1 0 0 … 解：（1）建立原始的状态转换图和状态转换表 设：A --- 输入“0”以后的状态。
数字电子技术第7章习题答案
数字电子技术第7章习题答案
1. 什么是逻辑门？
答：逻辑门是数字电路中的基本组件，用于对输入进行逻辑运算并产生输出。
2. 列举几种常见的逻辑门。
答：与门、或门、非门、异或门、与非门、或非门等。
3. 什么是真值表？
答：真值表是一种用来展示逻辑函数输入与输出关系的表格，其中列出了所有可能的输入和对应的输出。
4. 什么是逻辑电路？
答：逻辑电路是指由逻辑门组成的电路，用于对输入进行逻辑运算并产生输出。
5. 什么是卡诺图？
答：卡诺图是一种用于最小化逻辑函数的图形化工具，通过将函数的真值表转化为图形，可快速找到最小化的逻辑表达式。
6. 什么是多路复用器？
答：多路复用器是一种数字电路，可以选择不同的输入并将其发送到一个输出线上。
7. 什么是解码器？
答：解码器是一种数字电路，用于将二进制数字输入转换为对应的输出，通常用于驱动其他数字电路中的寄存器、计数器等。
8. 什么是编码器？
答：编码器是一种数字电路，用于将多个输入端连接到一个二进制数字输出端，也可以实现将多个开关等输入转换为一个数字信号输出。
9. 什么是计数器？
答：计数器是一种数字电路，可用于记录电路所经过的时间或事件数量，通常用于计时器、频率计等应用。
10. 什么是触发器？
答：触发器是一种数字电路，可用于存储和控制数字信号，通常用于存储器、寄存器等应用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第七章 时序逻辑电路1.电路如图P7.1所示，列出状态转换表，画出状态转换图和波形图，分析电路功能。
图P7.1 解：（1）写出各级的W.Z 。
D 1=21Q Q ，D 2=Q 1，Z=Q 2CP( 2 ) 列分析表( 3 ) 状态转换表（4图7.A1 本电路是同步模3计数器。
2. 已知电路状态转换表如表P7.1所示，输入信号波形如图P7.2所示。
若电路的初始状态为Q2Q1 = 00，试画出Q2Q1的波形图（设触发器的下降沿触发）。
Q 2 Q 1 D 2 D 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 0 0 0 0 1 1 1 1 0 1 0 1Q 2 Q 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 1 1 1 0 1 CP表P7.1 XQ 2 Q 1 0 1 00 01 10 11 01/1 10/0 10/0 01/1 11/1 10/0 11/0 00/1CP XQ 1 0 Q 2 0 Z CPQ 1 0 Q 1 0 Z ( b ) Q 2 Q 1 /Z( a )01/0 11/1 10/1 00/0解：由状态转换表作出波形图3. 试分析图P7.3所示电路，作出状态转换表及状态转换图，并作出输入信号为0110111110相应的输出波形（设起始状态Q 2Q 1 = 00）。
( a )( b )解：（1）写W.Z 列分析表J 1 = XQ 2 J 2 = X Z =12Q Q X K 1 = X K 2 =1Q X( 2 ) 作出状态转换表及状态转换图XQ 2 Q 10 1 00 01 00/1 00/1 10/1 11/1 X Q 2 Q 1 J 2 K 2 J 1 K 1 Q 2n+1 Q 1n+1 Z 0 0 0 0 1 0 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 1 0 11 0 1 1 0 0 0 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 0 1 0 1 1 0 CP X图P7.3CP X Q 1 0 Q 1 0Z 图P7.A2 0 /10 /1 0 /1 1/1 1/1 0/1 01 11 00（3）作出输出波形图：1 根据状态转换表，作出状态的响应序列，设y = Q 2Q 1 X ： 0 1 1 0 1 1 1 1 1 0 y n ： 0 02 1 0 2 13 3 3 y n+1： 0 2 1 0 2 1 3 3 3 0 Z ： 1 1 1 1 1 1 1 0 0 12 根据状态响应序列画响应的输出波形。
4.X ：Z ：0 0 0 0 0 0 0 0 0 0 1 1 0 0 … 解：（1）建立原始的状态转换图和状态转换表 设：A --- 输入“0”以后的状态。
B --- 输入1个“1”以后的状态。
C --- 输入2个“1”以后的状态。
D --- 输入3个“1”以后的状态。
E --- 输入4个“1”以后的状态。
（2（3）状态分配：画出分配后的状态转换表和状态转换图设：A（4）画出动作卡诺图，触发器选型，确定电路激励输入，确定外输出Z。
图P7.A4（d ）选用JK触发器，J是a必圈0必不圈，其余无关，K是β必圈1必不圈，其余无关。
J2 = XQ1J2 =2QX Z =12QQXK2 =X K1=X+Q2 =2QX（5）画出逻辑电路图图P7.A4（e ）5. 已知某计数器电路中图P7.4所示，分析它是几进制计数器，并画出工作波形，设电路初始状态Q2Q1 = 00。
0 /00/0 1/01/1 0/0 0/01/0 1/0图P7.A4 ( c )01110010XQ2Q10 10001111000/000/000/000/001/011/010/010/1Q2n+1 Q1n+1/ZXQ2 Q1 0 100011110W20 00αβ 1β 1XQ2 Q1 0 100011110Z0 000000 1XQ2 Q1 0 100011110W10 αβ 1ββ0 0图P7.4解：列出分析表：D1=1Q，D2=21Q⊕Q设计数器为4进制计数器，画出工作波形图如下：6. 分析图P7.5所示计数器电路，画出状态转换图，说明是几进制计数器，有无自启功能。
图P7.5解：（1）写出激励函数，列分析表J1=32QQ J2=1Q J3=Q2Q1Q2 Q1D2 D1Q2n+1Q1n+10 0 0 1 0 10 1 1 0 1 01 0 1 1 1 11 1 0 0 0 0图P7.A5（a ）00011110CPQ1 0Q1 0图P7.A5 ( b )K 1=1 K2= 31Q Q =Q 1+Q 3 K 3=1设计数器是具有自启动能力的模4计数器。
路是否具有自启动能力。
图P7.6解：（1） 写出激励函数，列分析表J 1=1 J 2 = Q 13Q J 3 = Q 2Q 1K 1=1 K 2= Q 13Q K 3 = Q 1( 2 )画出状态转换图图P7.A6000 001 111 110 100 101 010 011 Q 3 Q 2 Q 1 J 3 K 3 J 2 K 2 J 1 K 1 Q 3n+1 Q 2n+1 Q 1n+1 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 0 0 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 0 0 0 1 0 1 1 1 0 0 1 1 0 1 0 1 1 1 1 1 0 1 0 1 1 0 0 1 0 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0（2）写出各级触发器特征方程，画出状态转换图。
Q 1 n+1 = [1Q ]CP ↓Q 2 n+1 = [Q13Q 2Q +231Q Q Q ]CP ↓ Q 3 n+1 = [Q 2Q 13Q +1Q Q 3] CP ↓设计数器是具有自启能力的模68. 用JK 触发器设计同步模9 加法计数器。
解：（1）列出状态转换表，画出动作卡诺图图P7.A8（ a ）（2） 由动作卡诺图写出各触发器的激励函数。
J 4 = Q 3Q 2Q 1 J 3 = Q 2Q 1 J 2 = Q 1 J 1 =4Q Z = Q 4 K 4 = 1 K 3 = Q 2Q 1 K 2 = Q 1 K 1 =1图P7.A8（ b ）（3）检查是否具有自启能力。
具有自启动能力 （4）画出逻辑电路图图P7.A8（ d ）9. 用D 触发器设计模7同步加法计数器。
Q 4 Q 3 Q 2 Q 1 J 4 K 4 J 3 K 3 J 2 K 2 J 1 K 1 Q 3n+1 Q 2n+1 Q 1n+1 Z 1 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1 0 0 0 0 0 1 0 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 1 0 0 1 1 1 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 1 0 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 0 1 0 0 0 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 111 11 11 11 10 10 10 10 10 10 10 1011 11 11 11图P7.A8（ c ）0000 0110 0000 0010 0001 1101 11100101 1011 01001100 1000 0011 0000 0000 0111 Q 4 Q 3 Q 2 Q 1 00 01 11 10 00 01 11 10 Z 0 0 X 1 0 0 X X 0 0 X X0 0 X X解：（1） 画出状态转换卡诺图，求出激励函数。
由于D 触发器Q n+1 = D ，所以可以Q n+1直接求出D 。
D 3 = Q 321 2 12D 1 = 3Q 1Q +2Q 1Q Z = Q 3Q 2 （2）检查是否自启动具有自启动能力（3）画出逻辑电路图图P7.A9（ c ）10. 用JK 触发器设计模7同步减法计数器 解：（1）列出状态转换表，画出动作卡诺图图P7.A10（ ）（2）根据动作卡诺图求出激励函数 J 3=2Q J 2=2Q +3Q =31Q Q J 1=1 Z=23Q Q K 3=2Q 1Q K 2= 1Q K 1=Q 2+Q 3=32 （3）检查是否自启动Q 3 Q 2 Q 1 Q 3n+1 Q 2n+1 Q 1n+1 W 3 W 2 W 1 Z 1 1 1 1 1 0 1 1 β 0 1 1 0 1 0 1 1 β α 0 1 0 1 1 0 0 1 0 β 01 0 0 0 1 1 β α α 0 0 1 1 0 1 0 0 1 β 0 0 1 0 0 0 1 0 β α 0 0 0 1 1 1 1 α α 1 1Q 3 Q 2 Q 1 J 3 K 3 J 2 K 2 J 1 K 1 Q 3n+1 Q 2n+1 Q 1n+1 Z 0 0 0 1 1 1 1 0 1 1 1 1 Q3 Q2Q1 00 01 11 101 ZX 0 0 01 0 0 0Q3 Q2Q1 00 01 11 10 01W2X β βα α 1 1 0Q3 Q2 Q1 00 01 11 10 01W3X 0 1 β α 0 1 1Q3 Q2Q1 00 01 11 10 01 W1X α αα 1 β β β具有自启动能力 （4）画出逻辑电路图图P7.A10（ c ）11.用JK 触发器设计一个可控计数器，X=0为7进制同步加法计数，X=1为模5同步加法计数。
解：（1）画出状态转换卡诺图，从而画出动作卡诺图图P7.A11（ a ）图P7.A11（ a ）（2）根据动作卡诺图求出激励函数J 3 = Q 2Q 1 J 2 = Q 1 J 1 =3Q +X 2Q =23Q X •Q K 3 = X K 2 = Q 1+Q 3 =31Q Q K 1=1 (3) 检查是否自启动X Q 3 Q 2 Q 1 00 01 11 10 00 01 11 10 Q 3n+1 Q 2n+1 Q 1n+1 001 101 000 001 010 110 xxx 010 100 xxx xxx 100 011 000 xxx 011 X Q 3 Q 2 Q 1 00 01 11 10 00 01 11 10 W 20 0 0 0 α α X αβ X X β 1 β X 1 X Q 3 Q 2 Q 1 00 01 11 10 00 01 11 10 W 3 0 0 β 0 0 1 X 0α X X α 0 β X 0 X Q 3 Q 2 Q 1 00 01 11 10 00 01 11 10 W 1 αα0α β β X β β X X β α 0 X α有自启动能力(4) 画出逻辑电路图图P7.A11（c ）图P7.A12 ( 1 )（ a ）2 从次态卡诺图求出激励函数D A =Q A C Q +Q A D Q +A Q Q C Q D D B =C Q Q D +Q B D Q D C = Q C D Q +Q B C Q Q D D D =D Q3 检查是否自启动图P7.A12 ( 1 )（ c ）(2) 画出状态转换卡诺图,从而得到动作卡诺图 图P7.A12 ( 2 )（ a ） (3) 采用JK 触发器在动作卡诺图上求出各触发器激励函数.J A = Q B C Q D Q J B = Q C D Q J C =B Q Q D K A =00B Q K B = Q A K C = Q B Q D J D = Q B Q C + A Q B Q C Q = C B A C B Q Q Q •Q QK D = Q B C Q +B Q Q C = C B C B Q Q •Q Q(4)Q A Q BQ C Q D 00 01 11 10 00 01 11 10 Q 4n+1 Q 3n+1 Q 2n+1 Q 1n+1 0001 0101 1101 10010100 0110 1110 1100 xxxx 1000 0000 xxxx xxxx 0111 1111 xxxx Q A Q BQ C Q D 00 01 11 10 00 011110Q A n+10 0 1 10 0 1 1 X 1 0 X X 0 1 X Q A Q B Q C Q D 00 01 11 10 00 01 11 10 Q C n+1 0 0 0 0 0 1 1 0 X 0 0 X X 1 1 X Q A Q B Q C Q D 00 01 11 10 00 01 11 10 Q D n+1 1 1 1 1 0 0 0 0 X 0 0 X X 1 1 X Q A Q BQ C Q D 00 01 11 1000 01 11 10 Q B n+10 1 1 0 1 1 1 1 X 1 1 X X 1 1 XQ A Q B Q C Q D J A K A J B K B J C K C J D K D Q A n+1 Q B n+1 Q C n+1 Q D n+1 1 0 0 1 0 1 0 1 1 0 0 0 0 0 1 1 1 0 1 0 0 1 1 1 0 0 0 1 0 1 1 0图P7.A12 ( 2 )（ b ）电路具有自启动能力(5)图P7.A12 ( 2 )（ c ）13.分析图P7.7所示电路逻辑功能,画出状态转换图,说明电路是否具有自启动能力图P7.7解:本电路是异步时序电路,用特征方程法进行分析(1) 写出各触发器的激励函数及特征方程J1 = K1 = 1 J2 = Q3 J3 =1 J4 = K4 = 1CP1= CP↓K2 = 1 K3 = Q2CP4 = Q3↓CP2 = Q1↓CP3 = CP↓11011000 000010011100 0100 010100010111 0110 10100011 00101111 11101011Z =CP Q Q Q Q 4321 Q 1n+1 = [1Q ]CP ↓ Q 2n+1 = [Q 32Q ]Q 1↓Q 3n+1 = [3Q +2Q Q 3] CP ↓= [3Q +2Q ] CP ↓= [23Q Q ] CP ↓ Q 4n+1 = [4Q ] Q 3↓(2)根据特征方程列出状态转换表,画出转换图本电路是异步模8计数器,有自启动能力分析图P7.8所示电路,写出特征方程,画出状态转换图及在CP 作用下Q 1,Q 2,Q 3,Q 4和的工作波形.图P7.8解:(1) 写出各触发器的激励函数,列分析表J 1= K 1=1 J 2 =431Q Q •Q =1Q (Q 3+Q 4) J 3 = Q 41Q K 2 = 1Q K 3 =2Q 1QJ 4 =2Q 3QF=4Q 3Q 2Q 1QK 4 =1Q表P7.A13Q 4 Q 3 Q 2 Q 1 Q 4n+1 Q 3n+1 Q 2n+1 Q 1n+1 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 00 1 1 0 1 0 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 1 0 11 1 0 1 1 1 0 0 1 1 1 0 0 0 1 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 0 1 0 1 1 1 1 0 0 0 1 0 0 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 1 0 0 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 0 1 0 0图P7.A1300011010 0010 1000 0111 0000 1100 0101 0110 1111 1101 0100 0011 1110Q 1n+1 Q 2n+1 = [1Q (Q 3+Q 4) 2Q +Q 1Q 2] CP ↓ Q 3n+1 = [Q 41Q 3Q +12Q Q Q 3]↓Q 4n+1 = [2Q 3Q 4Q +Q 1Q 4] CP ↓15. 分析图P7.9所示电路,并画出在CP 作用下Q 2输出与CP 之间的关系图P7.9解:(1) 写出特征方程Q 1n+1 = [1Q][ Q2+CP]↑当Q3=1时, CP1 =CP↑,即CP1=CP↓Q2n+1 = [1Q] Q1↑当Q3 = 0时, CP1=CP↑Q3n+1 = [1Q] Q1↑根据特征方程画出工作波形图(1)画波形图CPQ10Q20Q30图P7.A15CP脉冲与Q2之间的关系是Q2的周期为3.5 T CP (T CP为CP的周期)16. 分析图P7.10所示电路，写出特征方程,并画出在CP作用下，输出a、b、c、d、e、f下的各点波形，说明该电路完成什么逻辑功能。