数字电路与数字电子技术-课后答案第七章
王海光数字电子技术基础 第7章 可编程逻辑器件
载了不同设计的同型号芯片，以及进行产品的质量跟踪等。
7.3 复杂可编程逻辑器件CPLD
随着数字电子系统功能日益复杂，规模迅速加大，GAL在集 成度和性能方面很快又难以满足要求，集成度高、功能更强大的 CPLD应运而生。为便于使用，如今的CPLD普遍集成了编程所需 的高压脉冲产生电路以及编程控制电路 ，成了在系统可编程 （ISP，In System Programmable）器件，编程时无须另外编 程器，也无须将器件从系统中拔出。
synac0ac1n工作模式电路结构组态简化电路图组合单向模式与用输入结构图716a与用输出结构图716b组合双向模式组合输入输出结构图716c寄存器模式时序电路中的组合io结构图716d寄存器输出结构图716e表721olmc的5种电路结构组态图724olmc的5种电路结构组态简化电路图中nc表示不连接722输出逡辑宏单元olmcsynac0ac1n工作模式电路结构组态简化电路图组合单向模式与用输入结构图716a与用输出结构图716b组合双向模式组合输入输出结构图716c寄存器模式时序电路中的组合io结构图716d寄存器输出结构图716e表721olmc的5种电路结构组态图724olmc的5种电路结构组态简化电路图中nc表示不连接722输出逡辑宏单元olmcsynac0ac1n工作模式电路结构组态简化电路图组合单向模式与用输入结构图716a与用输出结构图716b组合双向模式组合输入输出结构图716c寄存器模式时序电路中的组合io结构图716d寄存器输出结构图716e表721olmc的5种电路结构组态图724olmc的5种电路结构组态简化电路图中nc表示不连接722输出逡辑宏单元olmc需要说明的是结构控制字的内容无需设计人员逐位设定而是由eda设计开収工具软件根据用户的引脚安排以及要实现的电路功能自动生成于编程下载时自动写入芯片内部的
数字电子技术第七章数字电子技术第三章ch5
二、 连线的检查
调试前，还需认真检查电路的接线是否正确，以 避免接错线、少接线和多接线。多接线一般是因为接 线时看错引脚，或在改接线时忘记去掉原来的接线而 造成的。这种情况在实验中经常发生，而查线又很难 被发现，调试中则往往会给人造成错觉，以为问题是 元器件故障造成的。如把输出电平一高一低的 两个 TTL 门的输出端无意中连在一起而引起输出电平下降 时，则很容易错误地认为是元器件损坏了。
整机联调一般只观察结果，将测得的参数与设计指标 逐一对比，找出问题，然后进行电路参数的修改，直到完 全符合要求为止。
3.5.3 调试注意事项
一、 熟悉仪器的使用
调试前，先要熟悉仪器的使用方法，并仔细加以检查，以避 免由于仪器使来自不当或出现故障而作出错误判断。
二、 将仪器和被测电路的地线连在一起
分块调试的一般步骤如下：
1. 静态测试
不加输入信号，测试调整模拟电路的静态工作点。对 于数字电路，则加入固定电平，再根据器件的逻辑功能测 试电路各点电位，以判断电路的工作是否正常。这样，可 发现电路存在的问题和找出损坏的元器件。静态测量时， 应选用高内阻 ( 2×104Ω/V ) 万用表或数字万用表进行测量。 对于 A / D 转换器和运算放大器，则需要内阻更高的仪器 (如数字电压表)进行测量。
二、 分块调试
在数字电路中，逻辑值 0 和 1 不是一个固定不变的 值，而是一个数值范围。
数字集成电路的逻辑电平标准
电路类型 参数名称
电源电压 / V
UOH / V UOL / V UIH / V UIL / V
HTTL
5 ≥2.4 ≤0.4 ≥2 ≤0.8
STTL
5 ≥2.7 ≤0.5 ≥2 ≤0.8
三、 调试前的准备
《数字电子技术》黄瑞祥第六七章习题答案
《数字电⼦技术》黄瑞祥第六七章习题答案第六章6-1答：ROM 只能读不能写，⽽RAM 可随机读写。
6-2 输⼊B 3B 2B 1B 0为四位⼆进制，输出Y 7Y 6Y 5Y 4Y 3Y 2Y 1Y 0为B 3B 2B 1B 0的平⽅，逻辑图：存储内容（数据）B B B B 3210Y Y Y Y 7654Y Y Y Y数据0000010021110000115……000000011000000000D 7D 6D 5D 4D 3D 2D 1D 0地址6-3输⼊B 7B 6B 5B 4B 3B 2B 1B 0为⼋位⼆进制，输出Y 7Y 6Y 5Y 4Y 3Y 2Y 1Y 0为格雷码，逻辑图：存储内容（数据）3210Y Y Y Y 7654Y Y Y Y数据0000001121000000015……000000011000000000D 7D 6D 5D 4D 3D 2D 1D 0地址6-4 X=0为加法计数，X=1为减法法计数，逻辑图：存储内容（数据）32100011111000010001100111001100000000010~150100101000 (1000001001)00000100010000026~31(00010000010000100000)数据地址6-5 可编程器件有PROM 、PAL 、GAL 低密度PLD 和 CPLD 、FPGA ⾼密度PLD 。
它们共同特点可实现⾼速的数字逻辑。
6-6 相同点：结构上均采⽤“与-或”结构，不同点：GAL 和PAL 输出结构不同，PAL 采⽤固定输出结构，GAL 输出采⽤可编程的宏单元结构。
6-7 共享扩展项作⽤：实现复杂的⾼扇⼊函数，但会增加输出时延。
并联扩展项作⽤：实现快速复杂的⾼扇⼊函数。
6-8 MAX7000系列采⽤“与-或”结构实现逻辑函数，⽽FLEX10K 系列采⽤“查找表”结构实现逻辑函数。
6-9 利⽤级联链，FLEX10K 结构可以实现扇⼊很多的逻辑函数。
数字电子技术基础习题册答案
第7章 时序逻辑电路【7-1】已知时序逻辑电路如图所示，假设触发器的初始状态均为0。
(1 )写出电路的状态方程和输出方程。
(2) 分别列出X =0和X =1两种情况下的状态转换表，说明其逻辑功能。
(3) 画出X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形。
1J 1KC11J 1KC1Q 1Q 2CPXZ1图解：1．电路的状态方程和输出方程n 1n2n 11n 1Q Q Q X Q +=+n 2n 11n 2Q Q Q ⊕=+ CP Q Q Z 21=2．分别列出X =0和X =1两种情况下的状态转换表，见题表所示。
逻辑功能为 当X =0时，为2位二进制减法计数器；当X =1时，为3进制减法计数器。
3．X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形如图(b)所示。
题表Q Q Z图(b)【7-2】电路如图所示，假设初始状态Q a Q b Q c =000。
(1) 写出驱动方程、列出状态转换表、画出完整的状态转换图。
(2) 试分析该电路构成的是几进制的计数器。
Q c图解：1．写出驱动方程1a a ==K J ncn a b b Q Q K J ⋅== n b n a c Q Q J = n a c Q K = 2．写出状态方程n a 1n a Q Q =+ n a n a n a n a n c n a 1n b Q Q Q QQ Q Q +=+ nc n a n c n b n a 1n b Q Q Q Q Q Q +=+3．列出状态转换表见题表，状态转换图如图(b)所示。
图7.2(b)表7.2状态转换表CP na nbc Q Q Q 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 16 0 0 0n4．由FF a 、FF b 和FF c 构成的是六进制的计数器。
【7-3】在二进制异步计数器中，请将正确的进位端或借位端（Q 或Q ）填入下表解：题表7-3下降沿触发 由 Q 端引出进位 由Q 端引出借位触发方式 加法计数器 减法计数器上升沿触发 由Q 端引出进位 由Q 端引出借位【7-4】电路如图(a)所示，假设初始状态Q 2Q 1Q 0=000。
《数字电子技术基础》课后习题及参考答案
第1章习题与参考答案【题1-1】将下列十进制数转换为二进制数、八进制数、十六进制数。
（1）25；（2）43；（3）56；（4）78解：（1）25=（11001）2=（31）8=（19）16（2）43=（101011）2=（53）8=（2B）16（3）56=（111000）2=（70）8=（38）16（4）（1001110）2、（116）8、（4E）16【题1-2】将下列二进制数转换为十进制数。
（1）10110001；（2）10101010；（3）11110001；（4）10001000 解：（1）10110001=177（2）10101010=170（3）11110001=241（4）10001000=136【题1-3】将下列十六进制数转换为十进制数。
（1）FF；（2）3FF；（3）AB；（4）13FF解：（1）（FF）16=255（2）（3FF）16=1023（3）（AB）16=171（4）（13FF）16=5119【题1-4】将下列十六进制数转换为二进制数。
（1）11；（2）9C；（3）B1；（4）AF解：（1）（11）16=（00010001）2（2）（9C）16=（10011100）2（3）（B1）16=（1011 0001）2（4）（AF）16=（10101111）2【题1-5】将下列二进制数转换为十进制数。
（1）1110.01；（2）1010.11；（3）1100.101；（4）1001.0101解：（1）（1110.01）2=14.25（2）（1010.11）2=10.75（3）（1001.0101）2=9.3125【题1-6】将下列十进制数转换为二进制数。
（1）20.7；（2）10.2；（3）5.8；（4）101.71解：（1）20.7=（10100.1011）2（2）10.2=（1010.0011）2（3）5.8=（101.1100）2（4）101.71=（1100101.1011）2【题1-7】写出下列二进制数的反码与补码（最高位为符号位）。
数字电子技术习题答案
习题答案第一章数制和码制1．数字信号和模拟信号各有什么特点?答：模拟信号——量值的大小随时间变化是连续的。
数字信号——量值的大小随时间变化是离散的、突变的（存在一个最小数量单位△）。
2．在数字系统中为什么要采用二进制?它有何优点?答：简单、状态数少，可以用二极管、三极管的开关状态来对应二进制的两个数。
3.二进制：0、1；四进制：0、1、2、3；八进制：0、1、2、3、4、5、6、7；十六进制：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。
4.(30.25)10=( 11110.01)2=( 1E.4)16。
(3AB6)16=( 0011101010110110)2=(35266)8。
(136.27)10=( 10001000.0100)2=( 88.4)16。
5.B E6.ABCD7.(432.B7)16=( 010*********. 10110111)2=(2062. 556)8。
8.二进制数的1和0代表一个事物的两种不同逻辑状态。
9.在二进制数的前面增加一位符号位。
符号位为0表示正数；符号位为1表示负数。
这种表示法称为原码。
10.正数的反码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
11.正数的补码与原码相同，负数的补码即为它的反码在最低位加1形成。
12.在二进制数的前面增加一位符号位。
符号位为0表示正数；符号位为1表示负数。
正数的反码、补码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
负数的补码即为它的反码在最低位加1形成。
补码再补是原码。
13.A:(+1011)2的反码、补码与原码均相同：01011；B: (-1101)2的原码为11101，反码为10010，补码为10011.14.A: (111011)2 的符号位为1，该数为负数，反码为100100，补码为100101. B: (001010)2 的符号位为0，该数为正，故反码、补码与原码均相同：001010.15.两个用补码表示的二进制数相加时，和的符号位是将两个加数的符号位和来自最高有效数字位的进位相加，舍弃产生的进位得到的结果就是和的符号。
数字电子技术第7章习题答案
数字电子技术第7章习题答案
1. 什么是逻辑门？
答：逻辑门是数字电路中的基本组件，用于对输入进行逻辑运算并产生输出。
2. 列举几种常见的逻辑门。
答：与门、或门、非门、异或门、与非门、或非门等。
3. 什么是真值表？
答：真值表是一种用来展示逻辑函数输入与输出关系的表格，其中列出了所有可能的输入和对应的输出。
4. 什么是逻辑电路？
答：逻辑电路是指由逻辑门组成的电路，用于对输入进行逻辑运算并产生输出。
5. 什么是卡诺图？
答：卡诺图是一种用于最小化逻辑函数的图形化工具，通过将函数的真值表转化为图形，可快速找到最小化的逻辑表达式。
6. 什么是多路复用器？
答：多路复用器是一种数字电路，可以选择不同的输入并将其发送到一个输出线上。
7. 什么是解码器？
答：解码器是一种数字电路，用于将二进制数字输入转换为对应的输出，通常用于驱动其他数字电路中的寄存器、计数器等。
8. 什么是编码器？
答：编码器是一种数字电路，用于将多个输入端连接到一个二进制数字输出端，也可以实现将多个开关等输入转换为一个数字信号输出。
9. 什么是计数器？
答：计数器是一种数字电路，可用于记录电路所经过的时间或事件数量，通常用于计时器、频率计等应用。
10. 什么是触发器？
答：触发器是一种数字电路，可用于存储和控制数字信号，通常用于存储器、寄存器等应用。
《数字电子技术(第二版)》课后习题参考答案
《数字电子技术（第二版）》课后习题参考答案课题一认识数字电路任务一认识数制与数制转换一、填空题1．1 232．1 273．1 2154．1 2315．B O D H二、计算题1．2．54，85，4273．0101，1100，1 1000，11 01114．17O，37O，66 O5．110B，010 111B，001 101 110B6．0FH，36H，0AE63H7．0001 0110B，0010 1010B，1111 1100 0000B任务二学习二进制数算术运算一、计算题（给出的二进制均是无符号数）1．（1）1 0000 （2）1 0000 10012．（1）10 1010 （2）1010 11113．（1）1 0100 （2）110 00004．（1）101 （2）11二、写出下列带符号位二进制数（原码）所表示的十进制数（1）+110 （2）-15 （3）-42 （4）+127 （5）+111（6）-63 （7）+0 （8）+32 767 （9）-32 768三、问答题1．（1）答：左移，移动3位，应作乘以8运算。
（2）答：左移，移动4位，应作乘以16运算。
（3）答：右移，移动7位，应作除以128运算。
（4）答：右移，移动3位，应作除以8运算。
2．答：4位二进制无符号数的最大值是15。
3．答：8位二进制无符号数、有符号数的最大值分别是255和+127。
4．答：16位二进制有符号数的最大值是+32 767。
任务三学习二进制代码一、填空题1．二进制数2．43．8，4，2，1二、判断题1．×2．× 3．√ 4．× 5．× 6．×三、计算题1．36，55，892．［0011 0010］8421，［0101 0010 0111］8421，［0001 0011 0110 1001］8421任务四认识基本逻辑关系并测试逻辑门一、填空题1．与或非2．13．04．1 05．Y=AB6．Y=A+B7．Y=A8．Y=AB9．Y=A+B10．Y=A B=AB+AB二、选择题1．D 2．A 3．B，C 4．A，D三、判断题1．× 2．× 3．× 4．√四、问答题1．答：Y1=ABCD2．答：Y2=A+B+C+D五绘图题1．2．3．4．任务五测试TTL集成门电路1．答：TTL集成门电路电源电压范围为4.75～5.25V之间，额定电压为5V。
数字电子技术课后习题及答案
第二章2.2 证明下列异或运算公式（1）A0A证明：左侧A0 A 0A得证（2）A1A证明：左侧 A 1 A 1A得证（3）A A0证明：左侧 A A A A得证（4）AA A证明：左侧 A A A AA得证（5）ABAB证明：右侧A B A BA B A BA B得证(6)(A B) C A (B C)证明：等式右侧 A (B C) A (BC BC)A(BC BC) A (BC BC)A(BC BC) A BC A BCA (B C)( B C)ABC A BCA (BB BC BC CC)ABC ABCABC ABC ABC ABC(A B AB)C (AB A B)C(A B)C (A B)C（将看成一个整体 (A B) ，用M来表示MC MCM C再替换 M ，则）(A B)C得证2.3 用逻辑代数法将下列逻辑函数式化简为最简与或表达式（1） L=AB(BC+A)解： L=AB(BC+A)=ABC+AB=AB(C+1)=AB(2)L=AB AB B解：L= AB AB B= AB (A1)B=AB B=AB B+A=A+B(3)L A ABC ABC BC BC解： L A ABC ABC BC BCA（1 BC ABC） C（B B）A C(4)L A B BD DCE AD解： L AB （A B）D DCEA B A BD DCEA B D DCEA B D (1CE)A B D(5)L( A B)AB A B AB解： L( A B)( A B)AB(A B)ABA B AB ABA B AB AB ABA (B B)B(A A )A B(6)L (A B C) (D E)(A B C DE )解： L(A B C) (D E)(A B C DE)（( A B C)(D E)）(ABC DE )（A BC DE）(ABC DE )（0 DE( ABC ) ABCDE DE )DE2.4 已知函数L(A ,B,C)ABC ABC ABC 。
数字电子技术基础数电第六版阎石课后答案第七章
数字电子技术基础数电第六版阎石课后答案第七章第七章：逻辑门和逻辑代数1. 本章节内容概述本章介绍了逻辑门和逻辑代数的基础知识。
首先介绍了逻辑电平和逻辑门的概念，然后详细介绍了与门、或门、非门等基本逻辑门的原理、特性和应用。
接着介绍了与非门、或非门、异或门等组合逻辑门的原理和应用。
最后介绍了逻辑代数的基本概念和运算规则。
2. 逻辑门逻辑门是数字电子电路中使用的基本元件，用于进行逻辑运算。
逻辑门有多种类型，其中最基本的有与门（AND）、或门（OR）和非门（NOT）。
2.1 与门（AND）与门是一种逻辑门，其输出信号仅在所有输入信号都为高电平时才为高电平，否则为低电平。
与门的逻辑符号如下：AND gateAND gate2.2 或门（OR）或门是一种逻辑门，其输出信号在任何输入信号中有一个或多个为高电平时就为高电平，只有所有输入信号都为低电平时才为低电平。
或门的逻辑符号如下：OR gateOR gate2.3 非门（NOT）非门是一种逻辑门，其输出信号和输入信号相反。
当输入信号为低电平时，输出信号为高电平；当输入信号为高电平时，输出信号为低电平。
非门的逻辑符号如下：NOT gateNOT gate3. 组合逻辑门除了基本逻辑门之外，还有一些由基本逻辑门组合而成的组合逻辑门，例如与非门（NAND）、或非门（NOR）和异或门（XOR）等。
3.1 与非门（NAND）与非门是由与门和非门组成的组合逻辑门。
其输出信号在所有输入信号都为高电平时为低电平，否则为高电平。
与非门的逻辑符号如下：NAND gateNAND gate3.2 或非门（NOR）或非门是由或门和非门组成的组合逻辑门。
其输出信号在任何输入信号中有一个或多个为高电平时为低电平，只有所有输入信号都为低电平时才为高电平。
或非门的逻辑符号如下：NOR gateNOR gate3.3 异或门（XOR）异或门是一种比较特殊的组合逻辑门，其输出信号在输入信号中有奇数个高电平时为高电平，否则为低电平。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第七章 时序逻辑电路1.电路如图P7.1所示，列出状态转换表，画出状态转换图和波形图，分析电路功能。
图P7.1 解：（1）写出各级的W.Z 。
D 1=21Q Q ，D 2=Q 1，Z=Q 2CP( 2 ) 列分析表( 3 ) 状态转换表（4图7.A1 本电路是同步模3计数器。
2. 已知电路状态转换表如表P7.1所示，输入信号波形如图P7.2所示。
若电路的初始状态为Q2Q1 = 00，试画出Q2Q1的波形图（设触发器的下降沿触发）。
Q 2 Q 1 D 2 D 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 0 0 0 0 1 1 1 1 0 1 0 1Q 2 Q 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 1 1 1 0 1 CP表P7.1 XQ 2 Q 1 0 1 00 01 10 11 01/1 10/0 10/0 01/1 11/1 10/0 11/0 00/1Q 2n+1 Q 1n+1/ZCP XQ 1 0 Q 2 0 Z 图P7.2 CPQ 1 0 Q 1 0 Z ( b ) Q 2 Q 1 /Z( a )01/0 11/1 10/1 00/0解：由状态转换表作出波形图3. 试分析图P7.3所示电路，作出状态转换表及状态转换图，并作出输入信号为0110111110相应的输出波形（设起始状态Q 2Q 1 = 00）。
( a )( b )解：（1）写W.Z 列分析表J 1 = XQ 2 J 2 = X Z =12Q Q X K 1 = X K 2 =1Q X( 2 ) 作出状态转换表及状态转换图XQ 2 Q 10 1 00 01 10 11 00/1 00/1 00/1 00/1 10/1 11/1 01/111/0 Q 2n+1 Q 1n+1/ZX Q 2 Q 1 J 2 K 2 J 1 K 1 Q 2n+1 Q 1n+1 Z 0 0 0 0 1 0 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 1 0 11 0 1 1 0 0 0 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 0 1 0 1 1 0 CP X图P7.3CP X Q 1 0 Q 1 0Z 图P7.A2 0 /10 /1 0 /1 1/1 1/1 0/1 1/0 1/1图P7.A3 ( a )01 11 1000（3）作出输出波形图：1 根据状态转换表，作出状态的响应序列，设y = Q 2Q 1 X ： 0 1 1 0 1 1 1 1 1 0 y n ： 0 02 1 0 2 13 3 3 y n+1： 0 2 1 0 2 1 3 3 3 0 Z ： 1 1 1 1 1 1 1 0 0 12 根据状态响应序列画响应的输出波形。
4.X ：Z ：0 0 0 0 0 0 0 0 0 0 1 1 0 0 … 解：（1）建立原始的状态转换图和状态转换表 设：A --- 输入“0”以后的状态。
B --- 输入1个“1”以后的状态。
C --- 输入2个“1”以后的状态。
D --- 输入3个“1”以后的状态。
E --- 输入4个“1”以后的状态。
（2（3）状态分配：画出分配后的状态转换表和状态转换图设：A（4）画出动作卡诺图，触发器选型，确定电路激励输入，确定外输出Z。
图P7.A4（d ）选用JK触发器，J是a必圈0必不圈，其余无关，K是β必圈1必不圈，其余无关。
J2 = XQ1J2 =2QX Z =12QQXK2 =X K1=X+Q2 =2QX（5）画出逻辑电路图图P7.A4（e ）5. 已知某计数器电路中图P7.4所示，分析它是几进制计数器，并画出工作波形，设电路初始状态Q2Q1 = 00。
0 /00/0 1/01/1 0/0 0/01/0 1/0图P7.A4 ( c )01110010XQ2Q10 10001111000/000/000/000/001/011/010/010/1Q2n+1 Q1n+1/ZXQ2 Q1 0 100011110W20 00αβ 1β 1XQ2 Q1 0 100011110Z0 000000 1XQ2 Q1 0 100011110W10 αβ 1ββ0 0图P7.4解：列出分析表：D1=1Q，D2=21Q⊕Q设计数器为4进制计数器，画出工作波形图如下：6. 分析图P7.5所示计数器电路，画出状态转换图，说明是几进制计数器，有无自启功能。
图P7.5解：（1）写出激励函数，列分析表J1=32QQ J2=1Q J3=Q2Q1Q2 Q1D2 D1Q2n+1Q1n+10 0 0 1 0 10 1 1 0 1 01 0 1 1 1 11 1 0 0 0 0图P7.A5（a ）00011110CPQ1 0Q1 0图P7.A5 ( b )K 1=1K2= 31Q Q =Q 1+Q 3 K 3=1设计数器是具有自启动能力的模4计数器。
路是否具有自启动能力。
图P7.6解：（1） 写出激励函数，列分析表J 1=1 J 2 = Q 13Q J 3 = Q 2Q 1K 1=1 K 2= Q 13Q K 3 = Q 1( 2 )画出状态转换图图P7.A6000 001 111 110 100 101 010 011 Q 3 Q 2 Q 1 J 3 K 3 J 2 K 2 J 1 K 1 Q 3n+1 Q 2n+1 Q 1n+1 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 0 0 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 0 0 0 1 0 1 1 1 0 0 1 1 0 1 0 1 1 1 1 1 0 1 0 1 1 0 0 1 0 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0（2）写出各级触发器特征方程，画出状态转换图。
Q 1 n+1 = [1Q ]CP ↓Q 2 n+1 = [Q13Q 2Q +231Q Q Q ]CP ↓ Q 3 n+1 = [Q 2Q 13Q +1Q Q 3] CP ↓设计数器是具有自启能力的模68. 用JK 触发器设计同步模9 加法计数器。
解：（1）列出状态转换表，画出动作卡诺图图P7.A8（ a ）（2） 由动作卡诺图写出各触发器的激励函数。
J 4 = Q 3Q 2Q 1 J 3 = Q 2Q 1 J 2 = Q 1 J 1 =4Q Z = Q 4 K 4 = 1 K 3 = Q 2Q 1 K 2 = Q 1 K 1 =1图P7.A8（ b ）（3）检查是否具有自启能力。
具有自启动能力 （4）画出逻辑电路图图P7.A8（ d ）9. 用D 触发器设计模7同步加法计数器。
Q 4 Q 3 Q 2 Q 1 J 4 K 4 J 3 K 3 J 2 K 2 J 1 K 1 Q 3n+1 Q 2n+1 Q 1n+1 Z 1 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1 0 0 0 0 0 1 0 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 1 0 0 1 1 1 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 1 0 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 0 1 0 0 0 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 111 11 11 11 10 10 10 10 10 10 10 1011 11 11 11图P7.A8（ c ）0000 0110 0000 0010 0001 1101 11100101 1011 01001100 1000 0011 0000 0000 0111 Q 4 Q 3 Q 2 Q 1 00 01 11 10 00 01 11 10 Z 0 0 X 1 0 0 X X 0 0 X X0 0 X X解：（1） 画出状态转换卡诺图，求出激励函数。
由于D 触发器Q n+1 = D ，所以可以Q n+1直接求出D 。
D 3 = Q 321 2 12D 1 = 3Q 1Q +2Q 1Q Z = Q 3Q 2 （2）检查是否自启动具有自启动能力（3）画出逻辑电路图图P7.A9（ c ）10. 用JK 触发器设计模7同步减法计数器 解：（1）列出状态转换表，画出动作卡诺图图P7.A10（ ）（2）根据动作卡诺图求出激励函数 J 3=2Q J 2=2Q +3Q =31Q Q J 1=1 Z=23Q Q K 3=2Q 1Q K 2= 1Q K 1=Q 2+Q 3=32 （3）检查是否自启动Q 3 Q 2 Q 1 Q 3n+1 Q 2n+1 Q 1n+1 W 3 W 2 W 1 Z 1 1 1 1 1 0 1 1 β 0 1 1 0 1 0 1 1 β α 0 1 0 1 1 0 0 1 0 β 01 0 0 0 1 1 β α α 0 0 1 1 0 1 0 0 1 β 0 0 1 0 0 0 1 0 β α 0 0 0 1 1 1 1 α α 1 1Q 3 Q 2 Q 1 J 3 K 3 J 2 K 2 J 1 K 1 Q 3n+1 Q 2n+1 Q 1n+1 Z 0 0 0 1 1 1 1 0 1 1 1 1 Q3 Q2Q1 00 01 11 101 ZX 0 0 01 0 0 0Q3 Q2Q1 00 01 11 10 01W2X β βα α 1 1 0Q3 Q2 Q1 00 01 11 10 01W3X 0 1 β α 0 1 1Q3 Q2Q1 00 01 11 10 01 W1X α αα 1 β β β具有自启动能力 （4）画出逻辑电路图图P7.A10（ c ）11.用JK 触发器设计一个可控计数器，X=0为7进制同步加法计数，X=1为模5同步加法计数。
解：（1）画出状态转换卡诺图，从而画出动作卡诺图图P7.A11（ a ）图P7.A11（ a ）（2）根据动作卡诺图求出激励函数J 3 = Q 2Q 1 J 2 = Q 1 J 1 =3Q +X 2Q =23Q X •Q K 3 = X K 2 = Q 1+Q 3 =31Q Q K 1=1 (3) 检查是否自启动X Q 3 Q 2 Q 1 00 01 11 10 00 01 11 10 Q 3n+1 Q 2n+1 Q 1n+1 001 101 000 001 010 110 xxx 010 100 xxx xxx 100 011 000 xxx 011 X Q 3 Q 2 Q 1 00 01 11 10 00 01 11 10 W 20 0 0 0 α α X αβ X X β 1 β X 1 X Q 3 Q 2 Q 1 00 01 11 10 00 01 11 10 W 3 0 0 β 0 0 1 X 0α X X α 0 β X 0 X Q 3 Q 2 Q 1 00 01 11 10 00 01 11 10 W 1 αα0α β β X β β X X β α 0 X α有自启动能力(4) 画出逻辑电路图图P7.A11（c ）图P7.A12 ( 1 )（ a ）2 从次态卡诺图求出激励函数D A =Q A C Q +Q A D Q +A Q Q C Q D D B =C Q Q D +Q B D Q D C = Q C D Q +Q B C Q Q D D D =D Q3 检查是否自启动图P7.A12 ( 1 )（ c ）(2) 画出状态转换卡诺图,从而得到动作卡诺图 图P7.A12 ( 2 )（ a ） (3) 采用JK 触发器在动作卡诺图上求出各触发器激励函数.J A = Q B C Q D Q J B = Q C D Q J C =B Q Q D K A =00B Q K B = Q A K C = Q B Q D J D = Q B Q C + A Q B Q C Q = C B A C B Q Q Q •Q QK D = Q B C Q +B Q Q C = C B C B Q Q •Q Q(4)Q A Q BQ C Q D 00 01 11 10 00 01 11 10 Q 4n+1 Q 3n+1 Q 2n+1 Q 1n+1 0001 0101 1101 10010100 0110 1110 1100 xxxx 1000 0000 xxxx xxxx 0111 1111 xxxx Q A Q BQ C Q D 00 01 11 10 00 011110Q A n+10 0 1 10 0 1 1 X 1 0 X X 0 1 X Q A Q B Q C Q D 00 01 11 10 00 01 11 10 Q C n+1 0 0 0 0 0 1 1 0 X 0 0 X X 1 1 X Q A Q B Q C Q D 00 01 11 10 00 01 11 10 Q D n+1 1 1 1 1 0 0 0 0 X 0 0 X X 1 1 X Q A Q BQ C Q D 00 01 11 1000 01 11 10 Q B n+10 1 1 0 1 1 1 1 X 1 1 X X 1 1 XQ A Q B Q C Q D J A K A J B K B J C K C J D K D Q A n+1 Q B n+1 Q C n+1 Q D n+1 1 0 0 1 0 1 0 1 1 0 0 0 0 0 1 1 1 0 1 0 0 1 1 1 0 0 0 1 0 1 1 0 1 0 1 1 0 1 0 1 1 0 0 1 0 0 1 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 0 1 1 1 0 0 0 1 1 0 0 0 0 1 0 1 1 1 1 1 1 0 0 0 1 0 1 0 0 1 0 0 1图P7.A12 ( 2 )（ b ）电路具有自启动能力(5)图P7.A12 ( 2 )（ c ）13.分析图P7.7所示电路逻辑功能,画出状态转换图,说明电路是否具有自启动能力图P7.7解:本电路是异步时序电路,用特征方程法进行分析(1) 写出各触发器的激励函数及特征方程J1 = K1 = 1 J2 = Q3 J3 =1 J4 = K4 = 1CP1= CP↓K2 = 1 K3 = Q2CP4 = Q3↓CP2 = Q1↓CP3 = CP↓11011000 000010011100 0100 010100010111 0110 10100011 00101111 11101011Z =CP Q Q Q Q 4321 Q 1n+1 = [1Q ]CP ↓ Q 2n+1 = [Q 32Q ]Q 1↓Q 3n+1 = [3Q +2Q Q 3] CP ↓= [3Q +2Q ] CP ↓= [23Q Q ] CP ↓ Q 4n+1 = [4Q ] Q 3↓(2)根据特征方程列出状态转换表,画出转换图本电路是异步模8计数器,有自启动能力分析图P7.8所示电路,写出特征方程,画出状态转换图及在CP 作用下Q 1,Q 2,Q 3,Q 4和的工作波形.图P7.8解:(1) 写出各触发器的激励函数,列分析表J 1= K 1=1 J 2 =431Q Q •Q =1Q (Q 3+Q 4) J 3 = Q 41Q K 2 = 1Q K 3 =2Q 1QJ 4 =2Q 3QF=4Q 3Q 2Q 1QK 4 =1Q表P7.A13Q 4 Q 3 Q 2 Q 1 Q 4n+1 Q 3n+1 Q 2n+1 Q 1n+1 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 00 1 1 0 1 0 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 1 0 11 1 0 1 1 1 0 0 1 1 1 0 0 0 1 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 0 1 0 1 1 1 1 0 0 0 1 0 0 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 1 0 0 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 0 1 0 0图P7.A1300011010 0010 1000 0111 0000 1100 0101 0110 1111 1101 0100 0011 1110Q 1n+1 Q 2n+1 = [1Q (Q 3+Q 4) 2Q +Q 1Q 2] CP ↓ Q 3n+1 = [Q 41Q 3Q +12Q Q Q 3]↓Q 4n+1 = [2Q 3Q 4Q +Q 1Q 4] CP ↓15. 分析图P7.9所示电路,并画出在CP 作用下Q 2输出与CP 之间的关系图P7.9解:(1) 写出特征方程Q 1n+1 = [1Q][ Q2+CP]↑当Q3=1时, CP1 =CP↑,即CP1=CP↓Q2n+1 = [1Q] Q1↑当Q3 = 0时, CP1=CP↑Q3n+1 = [1Q] Q1↑根据特征方程画出工作波形图(1)画波形图CPQ10Q20Q30图P7.A15CP脉冲与Q2之间的关系是Q2的周期为3.5 T CP (T CP为CP的周期)16. 分析图P7.10所示电路，写出特征方程,并画出在CP作用下，输出a、b、c、d、e、f下的各点波形，说明该电路完成什么逻辑功能。