出租车计费系统

江西理工大学应用科学学院SOPC/EDA综合课程设计报告设计题目：出租车计费系统设计者：罗云学号： 22班级：自动化101指导老师：王忠锋完成时间： 2013年1月10日设计报告综合测试总评格式（10）内容(40)图表（10）答辩（20）平时（20）目录第一章系统设计要求 (2)1.1系统设计要求 (2)第二章系统设计方案及思路 (3)2.1系统设计方案 (3)2.2设计技巧分析 (4)2.3系统扩展思路 (5)第三章主要原程序 (5)3.1分频器模块FPQ的VHDL源程序 (5)3.2等待判别模块DDPB的VHDL源程序 (6)3.3里程计算模块LCJS的VHDL源程序 (8)3.4里程计费模块LCJF的VHDL源程序 (10)3.5等待计时模块DDJS的VHDL源程序 (13)3.6等待计费模块DDJF的VHDL源程序................................第四章系统仿真及硬件验证 (14)4.1 系统调试的软/硬件 (14)4.2 系统的有关仿真 (14)4.3系统的硬件验证 (16)设计心得 (16)参考文献 (17)第一章 系统设计要求1．1系统设计要求以CPLD/FPGA 为主体，设计并制作一台出租车计费系统，系统的方框图如图所示。

速度传感器电路主板汽车电瓶＋9～＋16 V空车指示牌显示器LED/LCD出租车计费系统方框图1．计费及显示(1) 里程，即汽车行驶里程，用四位数字显示，显示方式为“XXX.X”，单位为km ，精确到0.1 km 。

(2) 单价，即里程单价，用三位数字显示，显示方式为“X.XX”，单价为元/km ，根据每天不同的时间段有两种情况：当时间段为06:00～23:00时单价为1.40元/km ，其他时间段内单价为1.80元/km 。

(3) 等候时间，用四位数字显示分钟和秒，显示方式为“XX:XX”，等候的定义是：当汽车行驶速度小于或等于12 km/h 时为“等候”。

(4) 等候单价，等候单价有两种情况：在等候时间小于1小时的情况下，等候单价为1元每5分钟；在等候时间大于1小时的情况下，等候单价为20元每小时。

(5) 费用的计算，出租车的起价为5.00元，当里程小于2 km 时，按起价计算费用；当里程大于2 km 时按下式计算费用：费用=里程╳里程单价+等候时间╳等候单价(6) 费用的显示，用五位数字显示，显示方式为“XXX.XX”，单价为元。

2．时钟及显示当出租车在常运状态下，应能显示当前的时间。

在汽车熄火的情况下，时钟必须正常运行，但是可以不显示时钟。

3．计费开始提示当出租车载上乘客并起步后，将空车指示牌扳倒时，空车指示牌里的指示灯熄灭，并有语音或灯光提示信号。

第二章系统设计方案及思路2．1系统设计方案根据系统的设计要求，我们可将整个测控FPGA系统CZJFXT分为七个模块，它们分别是：分频器模块FPQ，等待判别模块DDPB，里程计算模块LCJS，里程计费模块LCJF，等待计时模块DDJS，等待计费模块DDJF，输出数据选择模块SCXZ。

其内部组成原理图如图14.3所示。

分频器模块FPQ：将外部时钟信号SCLK(设计时假设为200 Hz)经过适当分频后，产生1 Hz的系统工作用基准时钟信号CLK1HZ，供系统中的有关模块计时用。

等待判别模块DDPB：根据速度传感器脉冲信号WCLK和分频器产生的基准时钟信号CLK1HZ，计算单位时间里WCLK的脉冲个数(每km产生1000个脉冲信号，即每米产生1个脉冲信号)，亦即出租车行驶速度，从而判别出租车是否处于等待状态，发出等待标志信号DDBZ。

里程计算模块LCJS：根据速度传感器脉冲信号WCLK和等待标志DDBZ，对出租车行驶的里程数XSLC进行计算，同时发出里程标志信号LCBZ和里程计费标志信号JFBZ。

里程计费模块LCJF：在计费标志信号JFBZ、等待标志信号DDBZ、里程标志信号LCBZ和时段标志信号XDBZ等信号的控制下，计算行驶里程超过2 km以上里程的费用LCFY。

等待计时模块DDJS：在等待标志信号DDBZ和基准时钟信号CLK1HZ的控制下，进行等待时间DDSJ的计算，其中DDSJ的低8位表示等待时间的秒数，DDSJ的高8位表示等待时间的分钟数，同时根据等待时间的长短发出一个熄灯标志信号XDBZ。

等待计费模块DDJF：在等待标志信号DDBZ和熄灯标志信号XDBZ控制下，进行等待费用DDFY的计费操作。

表1.1 SEL与被传送数据的关系列表图2.1.1图2.1.22．2设计技巧分析(1) 本出租车计费系统，在总体设计方面，结合了单片机和FPGA各自的特长。

测控FPGA芯片就是通过采集传感器脉冲信号WCLK进行里程计算、里程计费，利用外部脉冲信号SCLK产生标准时钟信号计算等待时间、等待费用，并产生里程标志(LCBZ)、等待标志(DDBZ)、熄灯标志(XDBZ)等有关控制标志信号，同时根据单片机发出的开始信号(START)、时段标志(SDBZ)、传输数据选择(SEL)等控制信号将有关计算结果传送给单片机。

(2) 在测控FPGA芯片的VHDL程序设计中：①采用自顶向下的设计方法将整个系统分为分频器模块FPQ、等待判别模块DDPB、里程计算模块LCJS、里程计费模块LCJF、等待计时模块DDJS、等待计费模块DDJF、输出数据选择模块SCXZ 等7个模块，使每个模块的设计功能相对单一，降低了设计难度，也便于程序调试。

②在数据的计算和处理中，注意了一些数据关系的转换、换算和放大，数据关系的转换、换算是为了便于控制程序的设计，而数据的放大则避免了浮点数的运算，数据放大后的还原是通过显示数据时在对应的数码管处显示小数点来处理。

③系统中很多模块的VHDL程序设计中，均涉及多个控制信号，多个控制信号的作用是通过嵌套的条件语句完成的，这些条件信号的作用时机(是先作用还是后作用)和作用方式(是高、低电平还是上升沿、下降沿)非常有技巧，特别值得揣摩与注意。

(3) 在CPLD/FPGA和单片机的数据处理中，设置了许多标志信号(包括初始设置和中间运算处理产生)，这给数据的处理带来了非常大的方便，同时当按键时分别处理各按键的或各工作状态的标志位，在显示时可根据标志位进行参数的分别处理。

这种方法相当灵活且有技巧，效率也高。

2．3系统扩展思路(1) 设计并制作系统工作的外围电路：系统用方波信号源、直流工作电源。

(2) 系统联合调试成功后，可将单片机程序通过编程器固化到单片机中，将VHDL 设计经过综合适配后的网表对CPLD/FPGA进行编程下载，将整个系统的外围电路设计制成印刷电路板。

(3) 扩展出租车计费器的功能：①能够显示汽车行驶速度(比如以图形显示km/h)。

②加接微型打印机接口，能自动打印收据发票。

第三章主要源程序3．1分频器模块FPQ的VHDL源程序分频器模块FPQ图3.1.1--FPQ.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY FPQ ISPORT(SCLK: IN STD_LOGIC; --SCLK=200 Hz CLK1HZ: OUT STD_LOGIC); --CLK1HZ=1 HzEND ENTITY FPQ;ARCHITECTURE ART OF FPQ ISSIGNAL CNT100: INTEGER RANGE 0 TO 99;SIGNAL CLK1: STD_LOGIC;BEGINPROCESS(SCLK)BEGINIF SCLK'EVENT AND SCLK='1' THENIF CNT100=99 THENCNT100<=0;CLK1<=NOT CLK1;ELSECNT100<=CNT100+1;END IF;ELSECLK1<=CLK1;END IF;CLK1HZ<=CLK1;END PROCESS;END ARCHITECTURE ART;3．2等待判别模块DDPB的VHDL源程序等待判别模块DDPB图3.2.1--DDPB.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY DDPB ISPORT(START,WCLK:IN STD_LOGIC;CLK1HZ:IN STD_LOGIC;DDBZ:OUT STD_LOGIC);END ENTITY DDPB;ARCHITECTURE ART OF DDPB ISSIGNAL T60S:STD_LOGIC;SIGNAL WCLKCOU:STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN--产生60 s周期性跳变信号进程PROCESS(START, CLK1HZ) ISVARIABLE CNT60: STD_LOGIC_VECTOR(7 DOWNTO 0); BEGINIF START='1' THENCNT60:="00000000"; T60S<='0';ELSIF CLK1HZ'EVENT AND CLK1HZ='1' THENIF CNT60="00111100" THEN --CNT60=60T60S<='1'; CNT60:="00000000";ELSECNT60: =CNT60+'1'; T60S<='0';END IF;END IF;END PROCESS ;--每分钟行驶距离计算进程PROCESS(START, WCLK, T60S) ISBEGINIF START='1' THENWCLKCOU<="00000000";ELSIF WCLK'EVENT AND WCLK='1' THENIF T60S='1' THENWCLKCOU<="00000000";ELSEWCLKCOU<=WCLKCOU+'1';--距离计算，单位为mEND IF;END IF;END PROCESS ;--等待标志判别进程PROCESS(WCLKCOU,T60S) ISBEGINIF T60S'EVENT AND T60S='1' THENIF WCLKCOU<="11001000" THEN --WCLKCOU<=200 DDBZ<='1'; --等待ELSEDDBZ<='0'; --行驶END IF;END IF;END PROCESS ;END ARCHITECTURE ART；3．3里程计算模块LCJS的VHDL源程序里程计算模块LCJS图3.3.1--LCJS.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY LCJS ISPORT(START, DDBZ, WCLK: IN STD_LOGIC;XSLC: OUT STD_LOGIC_VECTOR(15 DOWNTO 0);LCBZ,JFBZ:OUT STD_LOGIC);END ENTITY LCJS;ARCHITECTURE ART OF LCJS ISSIGNAL BMS:STD_LOGIC_VECTOR(15 DOWNTO 0);SIGNAL BMS1: INTEGER RANGE 0 TO 99999;SIGNAL JFBZ1: STD_LOGIC;BEGIN--里程计算及标志产生进程PROCESS(START,WCLK)VARIABLE MS: STD_LOGIC_VECTOR(7 DOWNTO 0);BEGINIF START='1' THENMS:="00000000";BMS<="0000000000000000";LCBZ<='0';ELSIF WCLK'EVENT AND WCLK='1' THENIF DDBZ='0' THENIF MS="01100011" THENMS:="00000000";BMS<=BMS+'1'; --百米数计算IF BMS>=20 THENLCBZ<='1'; --大于2 km标志END IF;ELSEMS:=MS+'1'; --米数计算END IF;END IF;END IF;END PROCESS;--里程计算结果输出XSLC<=BMS;--里程计算结果转换BMS1<=CONV_INTEGER(BMS);--产生计费信号进程PROCESS(BMS1) ISBEGINCASE BMS1 ISWHEN 10|20|30|40|50|60|70|80|90|100=>JFBZ1<='1';WHEN 110|120|130|140|150|160|170|180|190|200=>JFBZ1<='1';WHEN 210|220|230|240|250|260|270|280|290|300=>JFBZ1<='1';WHEN 310|320|330|340|350|360|370|380|390|400=>JFBZ1<='1';WHEN 410|420|430|440|450|460|470|480|490|500=>JFBZ1<='1';WHEN 510|520|530|540|550|560|570|580|590|600=>JFBZ1<='1';WHEN 610|620|630|640|650|660|670|680|690|700=>JFBZ1<='1';WHEN 710|720|730|740|750|760|770|780|790|800=>JFBZ1<='1';WHEN 810|820|830|840|850|860|870|880|890|900=>JFBZ1<='1';WHEN 910|920|930|940|950|960|970|980|990|1000=>JFBZ1<='1'; WHEN 1010|1020|1030|1040|1050|1060|1070|1080|1090|1100=>JFBZ1<='1'; WHEN1110|1120|1130|1140|1150|1160|1170|1180|1190|1200=>JFBZ1<='1';WHEN1210|1220|1230|1240|1250|1260|1270|1280|1290|1300=>JFBZ1<='1';WHEN1310|1320|1330|1340|1350|1360|1370|1380|1390|1400=>JFBZ1<='1';WHEN1410|1420|1430|1440|1450|1460|1470|1480|1490|1500=>JFBZ1<='1';WHEN1510|1520|1530|1540|1550|1560|1570|1580|1590|1600=>JFBZ1<='1';WHEN1610|1620|1630|1640|1650|1660|1670|1680|1690|1700=>JFBZ1<='1';WHEN1710|1720|1730|1740|1750|1760|1770|1780|1790|1800=>JFBZ1<='1';WHEN1810|1820|1830|1840|1850|1860|1870|1880|1890|1900=>JFBZ1<='1';WHEN1910|1920|1930|1940|1950|1960|1970|1980|1990|2000=>JFBZ1<='1'; WHEN 3910|3920|3930|3940|3950|3960|3970|3980|3990|4000=>JFBZ1<='1'; WHEN OTHERS =>JFBZ1<='0';END CASE;END PROCESS;--计费标志去毛刺进程PROCESS(WCLK,JFBZ1) ISBEGINIF WCLK'EVENT AND WCLK='1' THENJFBZ<=JFBZ1;END IF;END PROCESS;END ARCHITECTURE ART;3．4里程计费模块LCJF的VHDL源程序图3.4.1里程计费模块LCJF--LCJF.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY LCJF ISGENERIC(SD1:INTEGER:=140; --04:00～23:00单价SD2:INTEGER:=180); --其他时段单价PORT(LCBZ,JFBZ,START,DDBZ,SDBZ:IN STD_LOGIC; LCFY:OUT STD_LOGIC_VECTOR(15 DOWNTO 0));END ENTITY LCJF;ARCHITECTURE ART OF LCJF ISSIGNAL LCFY1: STD_LOGIC_VECTOR(15 DOWNTO 0); BEGINPROCESS(START, LCBZ, SDBZ, JFBZ)BEGINIF START='1' THENLCFY1<="0000000000000000";ELSIF JFBZ'EVENT AND JFBZ='1' THENIF DDBZ='0' THEN --行驶状态IF LCBZ='0' THEN --2 km以内LCFY1<="0000000000000000";ELSIF LCBZ='1' THEN --2 km以上IF SDBZ='0' THENLCFY1<=LCFY1+SD1;ELSIF SDBZ='1' THENLCFY1<=LCFY1+SD2;END IF;END IF;END IF;END IF;END PROCESS;LCFY<=LCFY1;END ARCHITECTURE ART;3．5等待计时模块DDJS的VHDL源程序等待计时模块DDJS图3.5.1--DDJS.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY DDJS ISPORT(START, DDBZ: IN STD_LOGIC;CLK1HZ: IN STD_LOGIC;DDSJ: OUT STD_LOGIC_VECTOR(15 DOWNTO 0);XDBZ: OUT STD_LOGIC);END ENTITY DDJS;ARCHITECTURE ART OF DDJS ISSIGNAL MS,MG,FS, FG: STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL XIDENG: STD_LOGIC;BEGINPROCESS(START, DDBZ, CLK1HZ) ISBEGINIF START='1' THENMS<="0000";MG<="0000";FS<="0000";FG<="0000";ELSIF CLK1HZ'EVENT AND CLK1HZ='1' THENIF DDBZ='1' THENIF MG=9 THEN MG<="0000";IF MS=5 THEN MS<="0000";IF FG=9 THEN FG<="0000";IF FS=5 THENXIDENG<='1';FS<="0000";ELSEFS<=FS+'1'; --分数十位计算END IF;ELSEFG<=FG+'1'; --分数个位计算END IF;ELSEMS<=MS+'1'; --秒数十位计算END IF;ELSEMG<=MG+'1'; --秒数个位计算END IF;END IF;END IF;END PROCESS;XDBZ<=XIDENG;DDSJ(15 DOWNTO 12)<=FS;DDSJ(11 DOWNTO 8)<=FG;DDSJ(7 DOWNTO 4)<=MS;DDSJ(3 DOWNTO 0)<=MG;END ARCHITECTURE ART;3．6等待计费模块DDJF的VHDL源程序等待计费模块DDJF图3.6.1--DDJF.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; ENTITY DDJF IS--每分钟等待费用定义,单位为分GENERIC(WDJ1: INTEGER:=20;WDJ2: INTEGER:=33);PORT(START, XDBZ, DDBZ, CLK1HZ: IN STD_LOGIC;DDFY:OUT STD_LOGIC_VECTOR(15 DOWNTO 0)); END ENTITY DDJF;ARCHITECTURE ART OF DDJF ISSIGNAL DDFY1: STD_LOGIC_VECTOR(15 DOWNTO 0);SIGNAL CNT60: STD_LOGIC_VECTOR(7 DOWNTO 0);SIGNAL T60S: STD_LOGIC;BEGIN--产生60 s周期性跳变信号进程PROCESS(CLK1HZ) ISBEGINIF CLK1HZ'EVENT AND CLK1HZ='1' THENIF CNT60="00111100" THEN --CNT60=60 T60S<='1';CNT60<="00000000";ELSECNT60<=CNT60+'1';T60S<='0';END IF;END IF;END PROCESS ;--等待费用计算进程PROCESS(T60S,XDBZ,DDBZ) ISBEGINIF START='1' THENDDFY1<="0000000000000000";ELSIF T60S'EVENT AND T60S='1' THENIF DDBZ='1' THENIF XDBZ='0' THEN --等待时间小于1小时 DDFY1<=DDFY1+WDJ1;ELSIF XDBZ='1' THEN --等待时间大于1小时 DDFY1<=DDFY1+WDJ2;END IF;END IF;END IF;END PROCESS;--等待费用计算结果输出DDFY<=DDFY1;END ARCHITECTURE ART;第四章系统仿真及硬件验证4.1 系统调试的软/硬件(1) 设计开发软件：MAX+plus Ⅱ 10.0，伟福6000(WAVE 6000 for windows)。