4-2同步RS触发器与D触发器
合集下载
第四章触发器()
& G1 1Q Q
Q
G2 门输出
Q RD Q
& G2 1 Q Q
1 SD
输入 SD RD 00 01 10 11
输出 QQ
10 01 不变
RD 1 功能说明
触发器置 1 （1态） 触发器置 0 （0态） 触发器保持原状态不变
(4-10)
2. 工作原理及逻辑功能
Q 1
G1
Q
输出既非 0 状态，
(4-24)
2. D 触发器旳特征表、特征方程、驱动表和状态转换图
D 触发器特征表
D Qn Qn+1 000 010 101 111
特征方程 Qn+1 = D
无约束
Qn+1 在 D = 10 时 就为 10，与 Qn 无关。
D 触发器驱动表 Qn Qn+1 D 00 0 01 1 10 0 11 1
核电子学基础Ⅱ
第四章 触发器
(4-1)
4.1 概 述
主要要求：
掌握常用触发器旳基本特征和作用。 了解触发器旳类型和逻辑功能旳描述措施。
(4-2)
一、触发器旳基本特征和作用
Flip - Flop，简写为 FF，又称双稳态触发器。
基本特征
(1)有两个稳定状态(简称稳态)，恰好用来表达逻辑 0 和 1。 (2)在输入信号作用下，触发器旳两个稳定状态可相互转换
称约束条件
(4-13)
[例] 设下图中触发器波初形始分状析态举为例0，试相应输入波形 画出 Q 和 Q 旳波形。
RD R
Q RD
SD S
Q SD
保持 置 0保持置 1 初态为 0，故保持为 0。
解：
Q
Q
Q
G2 门输出
Q RD Q
& G2 1 Q Q
1 SD
输入 SD RD 00 01 10 11
输出 QQ
10 01 不变
RD 1 功能说明
触发器置 1 （1态） 触发器置 0 （0态） 触发器保持原状态不变
(4-10)
2. 工作原理及逻辑功能
Q 1
G1
Q
输出既非 0 状态，
(4-24)
2. D 触发器旳特征表、特征方程、驱动表和状态转换图
D 触发器特征表
D Qn Qn+1 000 010 101 111
特征方程 Qn+1 = D
无约束
Qn+1 在 D = 10 时 就为 10，与 Qn 无关。
D 触发器驱动表 Qn Qn+1 D 00 0 01 1 10 0 11 1
核电子学基础Ⅱ
第四章 触发器
(4-1)
4.1 概 述
主要要求：
掌握常用触发器旳基本特征和作用。 了解触发器旳类型和逻辑功能旳描述措施。
(4-2)
一、触发器旳基本特征和作用
Flip - Flop，简写为 FF，又称双稳态触发器。
基本特征
(1)有两个稳定状态(简称稳态)，恰好用来表达逻辑 0 和 1。 (2)在输入信号作用下，触发器旳两个稳定状态可相互转换
称约束条件
(4-13)
[例] 设下图中触发器波初形始分状析态举为例0，试相应输入波形 画出 Q 和 Q 旳波形。
RD R
Q RD
SD S
Q SD
保持 置 0保持置 1 初态为 0，故保持为 0。
解：
Q
Q
电子技术基础数字部分康光华主编课件 189 优质课件
在CP触=0发期方间式，：由主于从主触触发发方器式的（输C出P状下态降保沿持有不效变），。 因而主受从其触控发制器的状从态触的发更器新的只状发态生也在保CP持脉不冲变的。下降沿，
触发器的新状态由CP脉冲下降沿到来之前的R、S信 号决定。
优点：克服了空翻，提高了工作的可靠性。
2019/11/18
9
3. 功能表（只在CP从1变为0时有效）
由于触发器接受输入信号及状态的翻转均是在 CP20脉19/1冲1/18 上升沿前后完成的，故称为边沿触发器。 19
3. 时序图
当CP图从4-01变4 为维1持时—，阻Q塞将边由沿CDP触上发升器沿时到序图来之前一
瞬201间9/11D/18 的状态决定。
20
2. 工作原理 3. 功能表（在CP=1期间有效）
现态：CP脉冲作用前触发器的原状态，用Qn表示； 次态：CP脉冲作用后触发器的新状态，用Qn+1表示。
表4-2 同步RS触发器功能表
R为高电平 有效触发
R、S不允许
同时有效
S为高电平
2019/11/18
有效触发
5
4. 工作波形（又称为时序图，设初态为0 ）
4.2 同步触发器
4.2.1 同步RS触发器 4.2.2 主从RS触发器 4.2.3 CMOS主从D触发器 4.2.4 边沿D触发器
2019/11/18
1
复习
触发器有什么特点？ 请画出与非门实现的基本ＲＳ触发器的电路图。 请列出基本ＲＳ触发器的功能表。 什么叫现态？次态？ 基本RS触发器的触发方式？
2019/11/18
14
可知，工作过程分为两步：
第一步，CP=1时，主触发器接收D的信号，并有 Q′=D，而从触发器是维持原来的状态不变。
触发器的新状态由CP脉冲下降沿到来之前的R、S信 号决定。
优点：克服了空翻，提高了工作的可靠性。
2019/11/18
9
3. 功能表（只在CP从1变为0时有效）
由于触发器接受输入信号及状态的翻转均是在 CP20脉19/1冲1/18 上升沿前后完成的，故称为边沿触发器。 19
3. 时序图
当CP图从4-01变4 为维1持时—，阻Q塞将边由沿CDP触上发升器沿时到序图来之前一
瞬201间9/11D/18 的状态决定。
20
2. 工作原理 3. 功能表（在CP=1期间有效）
现态：CP脉冲作用前触发器的原状态，用Qn表示； 次态：CP脉冲作用后触发器的新状态，用Qn+1表示。
表4-2 同步RS触发器功能表
R为高电平 有效触发
R、S不允许
同时有效
S为高电平
2019/11/18
有效触发
5
4. 工作波形（又称为时序图，设初态为0 ）
4.2 同步触发器
4.2.1 同步RS触发器 4.2.2 主从RS触发器 4.2.3 CMOS主从D触发器 4.2.4 边沿D触发器
2019/11/18
1
复习
触发器有什么特点？ 请画出与非门实现的基本ＲＳ触发器的电路图。 请列出基本ＲＳ触发器的功能表。 什么叫现态？次态？ 基本RS触发器的触发方式？
2019/11/18
14
可知，工作过程分为两步：
第一步，CP=1时，主触发器接收D的信号，并有 Q′=D，而从触发器是维持原来的状态不变。
数字电路触发器
1. 基本构造
S：置位（置1）端 R：复位（置0）端
两互补输出端
Q
Q
.
. 反馈线
& G1
& G2
两输入端 SD
RD
(二) 基本RS触发器
2. 逻辑功能
正常情况下， 两输出端旳状态 保持相反。一般 以Q端旳逻辑电 平表达触发器旳 状态，即Q=1， Q=0时，称为“1” 态；反之为“0” 态。
两互补输出端
发器状态不定。
3. 基本RS触发器应用电路：
(1) 无震颤开关电路
Q
Q
＆＆
5V
S
R
1k 1k
K
图4- 3 无震颤开关电路
机械开关在静止到新旳位置 之前其机械触头将要震颤几 次。图4-3电路能够处理震颤 问题。
设初始时Ｋ接Ｒ端，基本原 理如下：
a.Ｋ由右扳向左端，而且震颤几次，相当于ＲＳ＝１０
（或１１）
1
K
1
＆
0
G8 1
＆ G6
0
B
＆
1
G4
＆ G2
Q
01
0
0
10
CP
设触发器原
＆ 01
G9
（a）
1
Rd
主从状 态一致
态为“0”
翻转为“1”态
态
(1)J=1, K=1
1
J
K
1 1
0
0
CP
设触发器原 态为“1”态
＆ G7
F主
＆ G8
Sd
A
1
Q’
＆ G5
＆ G3
Q’ F从
＆ G6 B
＆ G4
＆ G1
＆ G2
S：置位（置1）端 R：复位（置0）端
两互补输出端
Q
Q
.
. 反馈线
& G1
& G2
两输入端 SD
RD
(二) 基本RS触发器
2. 逻辑功能
正常情况下， 两输出端旳状态 保持相反。一般 以Q端旳逻辑电 平表达触发器旳 状态，即Q=1， Q=0时，称为“1” 态；反之为“0” 态。
两互补输出端
发器状态不定。
3. 基本RS触发器应用电路：
(1) 无震颤开关电路
Q
Q
＆＆
5V
S
R
1k 1k
K
图4- 3 无震颤开关电路
机械开关在静止到新旳位置 之前其机械触头将要震颤几 次。图4-3电路能够处理震颤 问题。
设初始时Ｋ接Ｒ端，基本原 理如下：
a.Ｋ由右扳向左端，而且震颤几次，相当于ＲＳ＝１０
（或１１）
1
K
1
＆
0
G8 1
＆ G6
0
B
＆
1
G4
＆ G2
Q
01
0
0
10
CP
设触发器原
＆ 01
G9
（a）
1
Rd
主从状 态一致
态为“0”
翻转为“1”态
态
(1)J=1, K=1
1
J
K
1 1
0
0
CP
设触发器原 态为“1”态
＆ G7
F主
＆ G8
Sd
A
1
Q’
＆ G5
＆ G3
Q’ F从
＆ G6 B
＆ G4
＆ G1
＆ G2
实验四 基本RS触发器和D触发器
实验四基本RS触发器和D触发器一、实验目的1.熟悉并验证触发器的逻辑功能；2.掌握RS和D触发器的使用方法和逻辑功能的测试方法。
二、实验预习要求1．预习触发器的相关内容；2．熟悉触发器功能测试表格。
三、实验原理触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
1．基本RS触发器图实验4.1为由两个与非门交叉耦合构成的基本RS触发器。
基本RS触发器具有置“0”、置“1”和“保持”三种功能。
通常称S为置“1”端，因为S=0时触发器被置“1”；R端为置“0”端，因为R=0时触发器被置“0”；当S =R =1时，触发器状态保持。
基本RS触发器也可图实验4.1 基本RS触发器以用两个“或非门”组成，此时为高电平有效置位触发器。
2. D触发器D触发器的状态方程为：Q n+1=D。
其状态的更新发生在CP脉冲的边沿，74LS74（CC4013）、74LS175（CC4042）等均为上升沿触发，故又称之为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态。
D触发器应用很广，可用做数字信号的寄存、移位寄存、分频和波形发生器等。
四、实验仪器设备1、TPE-AD数字实验箱1台2、双D触发器74LS74 2片3、四两输入集成与非门74LS00 1片4、双通道示波器 1台五、实验内容及方法1．测试基本RS 触发器的逻辑功能按图实验4.1连接电路，用两个与非门组成基本RS 触发器，输入端S 、R 接逻辑开关的输出口，输出端Q 、Q 接逻辑电平显示灯输入接口，按表实验4.1的要求测试并记录。
表实验4.1 RS 触发器的逻辑功能2．测试D（1）测试D R 、D S 的复位、置位功能。
在D R =0，D S =1作用期间，改变D 与CP 的状态，观察 Q 、Q 状态。
在D R =1，D S =0作用期间，改变D 与CP 的状态，观察Q 、Q 状态。
第4章 触发器
4.2
同步触发器
4.2.1 同步RS触发器
一、电路组成及工作原理 1.电路组成及逻辑符号 （1）电路组成：如仿真图4.2.1(a)所示。 （2）逻辑符号：如仿真图4.2.1(b)所示。 2.工作原理 （1）特性表：如仿真图4.2.1所示。 （2）特性方程：Qn+1=S+R’Qn RS=0 CP=1期间 有效。 二、主要特点 1.时钟电平控制 2.R、S之间有约束
本
章
小
结ቤተ መጻሕፍቲ ባይዱ
一、基本触发器：把两个与非门或者或非门交叉 连接起来，便构成了基本触发器。 二、同步触发器：在基本触发器基础上，增加两 个控制门和一个控制信号，便构成同步触发器。 三、边沿触发器：把两个同步D触发器级联起来， 便可构成边沿D触发器，再加改进就可得到边沿JK 触发器。 四、边沿触发器逻辑功能分类 五、触发器逻辑功能表示方法及转换 六、触发器的电气特性
4.1 基本触发器 4.1.1 用与非门组成的基本触发器
一、电路组成及逻辑符号 如仿真图4.1.1所示。 1.电路组成：如仿真图4.1.1(a)所示。 2.逻辑符号：如仿真图4.1.1(b)所示。 二、工作原理 1.电路有两个稳定状态 电路无输入信号即R’=S’=1时，有两个稳定状态。 （1）0状态：把Q=0、Q’=1的状态定义为0状态。 （2）1状态：把Q=1、Q’=0的状态定义为1状态。
二、集成边沿JK触发器
1.CMOS边沿JK触发器CC4027 （1）逻辑符号与引出端功能图：如仿真图4.3.6 所示。 （2）特性表：如仿真图4.3.6所示。 2.TTL边沿JK触发器74LS112 （1）逻辑符号与引出端功能图：如仿真图4.3.7 所示。 （2）特性表：如仿真图4.3.7所示。
三、主要特点
数字电路(第四章触发器)
13
同步式触发器——电平触发方式，一般高电平触发； 维持阻塞触发器——边沿触发方式，一般上升沿触发；
边沿触发器——边沿触发方式，一般下降沿触发；
主从触发器——主从触发方式。
14
时钟输入CP： 时钟脉冲输入端，通常输入周期性时钟脉冲。
数据输入端：
又叫控制输入端。四种触发器：SR—S，R；D—D； JK—J，K；T—T。 初态Qn: 可称现态，某个时钟脉冲作用前触发器状态。
38
主从式JK触发器
Q
&1
Q
&2 &4
R'
从触发器
&3
S' Q'
Q'
&5 &7
J
&6
1
CP
主触发器
&8
K
CP
39
主、从触发器都是电平触发的同步式触发器 主从触发器在一个时间脉冲（CP）作用下，工作 过程分两个阶段（双拍工作方式）。
1）CP=1，主触发器接收控制信号J、K，状态反映 在 Q' 和 Q' 上， CP = 0 从触发器被封锁，保持原来状态。 2）在CP下降沿（负跳变时刻），从触发器向主触发器看齐。 负跳变时，主触发器被封锁，保持原状态不变。此时，从 触发器封锁被解除取与主触发器一致的状态。
次态Qn+1:某个时钟作用后触发器的状态。（新状态）
15
描述时钟触发器逻辑功能时，采用四种方式：
功能真值表：（表格形式） 在一定控制输入下，在时钟脉冲作用前后，初态向次态转 化的规律（状态转换真值表） 激励表：（表格形式）
在时钟脉冲作用下，实现一定的状态转换（Qn—Qn+1），应 有怎样的控制输入条件。
同步式触发器——电平触发方式，一般高电平触发； 维持阻塞触发器——边沿触发方式，一般上升沿触发；
边沿触发器——边沿触发方式，一般下降沿触发；
主从触发器——主从触发方式。
14
时钟输入CP： 时钟脉冲输入端，通常输入周期性时钟脉冲。
数据输入端：
又叫控制输入端。四种触发器：SR—S，R；D—D； JK—J，K；T—T。 初态Qn: 可称现态，某个时钟脉冲作用前触发器状态。
38
主从式JK触发器
Q
&1
Q
&2 &4
R'
从触发器
&3
S' Q'
Q'
&5 &7
J
&6
1
CP
主触发器
&8
K
CP
39
主、从触发器都是电平触发的同步式触发器 主从触发器在一个时间脉冲（CP）作用下，工作 过程分两个阶段（双拍工作方式）。
1）CP=1，主触发器接收控制信号J、K，状态反映 在 Q' 和 Q' 上， CP = 0 从触发器被封锁，保持原来状态。 2）在CP下降沿（负跳变时刻），从触发器向主触发器看齐。 负跳变时，主触发器被封锁，保持原状态不变。此时，从 触发器封锁被解除取与主触发器一致的状态。
次态Qn+1:某个时钟作用后触发器的状态。（新状态）
15
描述时钟触发器逻辑功能时，采用四种方式：
功能真值表：（表格形式） 在一定控制输入下，在时钟脉冲作用前后，初态向次态转 化的规律（状态转换真值表） 激励表：（表格形式）
在时钟脉冲作用下，实现一定的状态转换（Qn—Qn+1），应 有怎样的控制输入条件。
RS JK触发器
S称为置 输入端 称为置1输入端 称为置 低电平有效
功能表 _ _
Q Q
R S Qn Qn+1 功能
0
G1 & &
1
G2
0 1 1 0 0 1 0 1 0 0 1 1 置0
置1
1 _
R
1
0
_ 0
S
（2）逻辑功能 ） 触发器有两个互补的输出端， 触发器有两个互补的输出端，
=1， =0时 称为触发器的1状态。 当Q=1，Q =0时，称为触发器的1状态。 =1 =1， =0 =0时 称为触发器的0状态。 当 Q =1，Q=0时，称为触发器的0状态。
（4）波形图 ） 已知同步RS触发器的输入波形，画出输出波形图。 已知同步 触发器的输入波形，画出输出波形图。 触发器的输入波形
CP S R
Q
Q
Q
Q
4．同步触发器存在的问题——空翻 ．同步触发器存在的问题 空翻
Q Q
1R C1 1S
CP
G1 & & G2
CP
S R
G3 &
&
G4
Q
R
CP
S
有效翻转
0
S
Qn 0 1 0 1 0 1 0 1
Qn+1 0 1 1 1 0 0 × ×
功能 保持 输出状态 同S状态 输出状态 同S状态 不定
G6 1
0
G8
0 0 0 0 0 1 0 1 1 1 0 0
0
R CP
1
S
1
1 1 1 1
主从触发器的特点： 主从触发器的特点： 上升沿到CP= 期间主触发器工作，接收RS CP=1 RS输 （ 1 ） 上升沿到 CP= 1期间主触发器工作 ， 接收 RS输 入信号；从触发器保持。 入信号；从触发器保持。 下降沿期间从触发器工作，接收主触发器 主触发器Q`Q （2）下降沿期间从触发器工作，接收主触发器Q`Q 输出信号；主触发器保持。 输出信号；主触发器保持。 （3）从根本上解决了直接控制作用，提高了抗干 ）从根本上解决了直接控制作用， 扰能力。 扰能力。 （4）缺点是存在约束。 ）缺点是存在约束。
同步触发器详细解析
作业题
！ ！ 4-3
步 进 同 共
2011-2-12
21
步 表4-2 同步RS触发器功能表
进 R为高电平
有效触发
同
R、S不允许
同时有效
共S为高电平
2011-2-12
有效触发
5
4. 工作波形（又称为时序图，设初态为0 ）
仿真
2011-2-12
！
！
步
进
同 置1
保持
置0
置1
共图4-7 同步RS触发器的时序图
6
5.同步触发器的空翻
！ 同步触发器在一个CP脉冲作用后，出现两次或
由CP脉冲下降沿到来之前输入信号D的状态决定。
2011-2-12
15
3. 功能表（只在CP下降沿有效 ）
！ 表4-4 CMOS主从D触发器的功能表
D
！ Qn+1
步 0
0
进 1
1
同
共
2011-2-12
16
4. 工作波形（又称为时序图，设初态为0 ）
！
！
步
进
同
共 图4-12 CMOS主从D触发器的时序图
（3）当CP从0变为1之后，虽然CP=1，门G3、G4是
进 打开可的见，，但该由触于发电器路的中触几发条方反式馈为线：①在～C④P脉的冲维上持升—阻
塞沿到作来用之，前输接入受信D号输D入的信变号化，不当会C影P响从触0变发为器1的时，置触1和置
同 0发，器使的触输发出器状能态够将可由靠C地P上置升1和沿置到0来。之因前此一，瞬该间触D发的器称
进 时钟脉冲同步。 CP：控制时序电路工作节奏的固定频率的脉冲
同 信号，一般是矩形波。 同步触发器的状态更新时刻：受CP输入控制。 共 触发器更新为何种状态：由触发输入信号决定。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子技术之
触发器的基本形式——同步RS触发器与D触发器
主讲教师：谢永超
湖南铁道职业 技术学院作品
学习导入
组合逻辑电路 时序逻辑电路
基本 RS 触发器 是构成其他触 发器的基本单 元，那还有哪 些其他类型呢？
本次课主要内容
Hale Waihona Puke 同步RS触发 器D触发器
第一点
第二点
第三点
主 题
一、同步RS触发器
同步RS触发器：输入信号(R、S)的作用受时钟脉冲控制
触 发 器 的 基 本 形 式
① 逻辑电路
Q G1 & Q & G2 Q Q S G4 S (b) CP R 曾用符号 S (c) CP R 国标符号 CP Q Q R 1S C1 1R Q Q
S
G3 & S
R
&
CP R (a) 逻辑电路
CP＝0时，R=S=1，触发器保持原来状态不变。 CP＝1时， Qn+1工作情况由R、S及Qn决定。
主 题
一、同步RS触发器
②逻辑功能：
Q G1 & Q 1）真值表：
CP 0 1 1
1 1 1 1
触 发 器 的 基 本 形 式
R
×
S
×
Qn
×
Q n+1 Qn 0 1
1 1 0 0 × ×
+ Q n 1 = Q n 保持 + Q n 1 = Q n 保持
功能
& G2
S
G 3 &
S CP
SQn
R
R
& G4
R
0 0
0 0 1 1 1 1
0 0
1 1 0 0 1 1
0 1
0 1 0 1 0 1
Qn 1 =1
+ Qn 1 = 0
+
置1 置0
2）特性方程：
00 0 1
RQ n
1 1
不定
01 1
11 1 ×
10 1 ×
Q n +1 = S + R Q n RS = 0 (约束条件)
主 题
一、同步RS触发器
Qn 1 =1
+ Qn 1 = 0
+
置1 置0
不定
3）状态转换图：
01/
1 10/ 0×/
×0/
0
主 题
一、同步RS触发器
4）波形图： CP
R S Q Q
触 发 器 的 基 本 形 式
不 置 不 置 不 置 不 置 不 不 不 变 1 变 0 变 1 变 0 变 变 变
特点: 时钟电平控制。在 CP ＝ 1 期间接收输入信号， CP ＝ 0 时状态保持不变， 与基本RS触发器相比，对触发器状态的转变增加了时间控制。 R、S之间有约束。不能允许出现 R和S同时为1的情况，否则会使触发器 处于不确定的状态。
0/ 0 0/ D =1/
触 发 器 的 基 本 形 式
1
1/
波形图
CP D Q Q
在数字电路中，凡在 CP 时钟脉冲控制下，根据输入信号 D情况的 不同，具有置0、置1功能的电路，都称为D触发器。
谢谢观看
湖南铁道职业 技术学院作品
CP 0
1 1 1 1 1 1 1 1
触 发 器 的 基 本 形 式
R
× 0 0 0 0 1 1 1 1
S
× 0 0 1 1 0 0 1 1
Qn
× 0 1 0 1 0 1 0 1
Q n+1 Qn
0 1 1 1 0 0 × × RS
+ Q n 1 = Q n 保持 + Q n 1 = Q n 保持
功能
主 题
二、D触发器
①逻辑电路 ②逻辑功能
D触发器状态转移真值表
触 发 器 的 基 本 形 式
D 0 1
Qn+1 0 1
将S=D、R=D代入同步RS触发器的特性方程， 得同步D触发器的特性方程：
Q n +1 = S + R Q n = D + DQ n = D
CP=1期间有效
主 题
二、D触发器
状态图
触发器的基本形式——同步RS触发器与D触发器
主讲教师：谢永超
湖南铁道职业 技术学院作品
学习导入
组合逻辑电路 时序逻辑电路
基本 RS 触发器 是构成其他触 发器的基本单 元，那还有哪 些其他类型呢？
本次课主要内容
Hale Waihona Puke 同步RS触发 器D触发器
第一点
第二点
第三点
主 题
一、同步RS触发器
同步RS触发器：输入信号(R、S)的作用受时钟脉冲控制
触 发 器 的 基 本 形 式
① 逻辑电路
Q G1 & Q & G2 Q Q S G4 S (b) CP R 曾用符号 S (c) CP R 国标符号 CP Q Q R 1S C1 1R Q Q
S
G3 & S
R
&
CP R (a) 逻辑电路
CP＝0时，R=S=1，触发器保持原来状态不变。 CP＝1时， Qn+1工作情况由R、S及Qn决定。
主 题
一、同步RS触发器
②逻辑功能：
Q G1 & Q 1）真值表：
CP 0 1 1
1 1 1 1
触 发 器 的 基 本 形 式
R
×
S
×
Qn
×
Q n+1 Qn 0 1
1 1 0 0 × ×
+ Q n 1 = Q n 保持 + Q n 1 = Q n 保持
功能
& G2
S
G 3 &
S CP
SQn
R
R
& G4
R
0 0
0 0 1 1 1 1
0 0
1 1 0 0 1 1
0 1
0 1 0 1 0 1
Qn 1 =1
+ Qn 1 = 0
+
置1 置0
2）特性方程：
00 0 1
RQ n
1 1
不定
01 1
11 1 ×
10 1 ×
Q n +1 = S + R Q n RS = 0 (约束条件)
主 题
一、同步RS触发器
Qn 1 =1
+ Qn 1 = 0
+
置1 置0
不定
3）状态转换图：
01/
1 10/ 0×/
×0/
0
主 题
一、同步RS触发器
4）波形图： CP
R S Q Q
触 发 器 的 基 本 形 式
不 置 不 置 不 置 不 置 不 不 不 变 1 变 0 变 1 变 0 变 变 变
特点: 时钟电平控制。在 CP ＝ 1 期间接收输入信号， CP ＝ 0 时状态保持不变， 与基本RS触发器相比，对触发器状态的转变增加了时间控制。 R、S之间有约束。不能允许出现 R和S同时为1的情况，否则会使触发器 处于不确定的状态。
0/ 0 0/ D =1/
触 发 器 的 基 本 形 式
1
1/
波形图
CP D Q Q
在数字电路中，凡在 CP 时钟脉冲控制下，根据输入信号 D情况的 不同，具有置0、置1功能的电路，都称为D触发器。
谢谢观看
湖南铁道职业 技术学院作品
CP 0
1 1 1 1 1 1 1 1
触 发 器 的 基 本 形 式
R
× 0 0 0 0 1 1 1 1
S
× 0 0 1 1 0 0 1 1
Qn
× 0 1 0 1 0 1 0 1
Q n+1 Qn
0 1 1 1 0 0 × × RS
+ Q n 1 = Q n 保持 + Q n 1 = Q n 保持
功能
主 题
二、D触发器
①逻辑电路 ②逻辑功能
D触发器状态转移真值表
触 发 器 的 基 本 形 式
D 0 1
Qn+1 0 1
将S=D、R=D代入同步RS触发器的特性方程， 得同步D触发器的特性方程：
Q n +1 = S + R Q n = D + DQ n = D
CP=1期间有效
主 题
二、D触发器
状态图