EMIEMC设计经典85问(二)
背光驱动控制系统设计中的EMC与EMI问题分析
背光驱动控制系统设计中的EMC与EMI问题分析背光驱动控制系统是现代电子产品中不可或缺的一个部分。
在设计和实施背光驱动控制系统时，我们需要重视与电磁兼容性（EMC）和电磁干扰（EMI）相关的问题。
本文将对背光驱动控制系统设计中的EMC与EMI问题进行分析，并提出相应的解决方案。
一、背景介绍背光驱动控制系统广泛应用于各种显示设备，例如LCD液晶显示屏、LED显示屏等。
这些显示设备在工作过程中会产生电磁辐射，并且容易受到外部电磁干扰影响。
因此，为了确保背光驱动控制系统的正常运行和稳定性，我们必须解决与EMC与EMI问题相关的挑战。
二、EMC问题分析1. 电磁辐射（EMR）电磁辐射是背光驱动控制系统中的一个主要EMC问题。
当驱动电路工作时，会产生高频信号和尖峰信号，这些信号会通过导线、印刷电路板（PCB）和外壳等传导出去，引发电磁辐射。
这种辐射会对周围的电子设备产生干扰，影响其正常工作。
2. 电磁感应（EMI）电磁感应是EMC问题的另一个重要方面。
当背光驱动控制系统接收外部电磁信号时，可能会产生电磁感应，导致系统内部的电子元件受到干扰。
这种干扰可能导致系统的性能下降，甚至引起系统故障。
三、EMI问题分析1. 干扰源在背光驱动控制系统中，可能存在多种干扰源，包括电源线、数据线、时钟信号等。
这些干扰源会产生电磁能量，通过导线和其他电子元件传递，从而干扰系统的正常工作。
2. 抑制技术为了解决EMI问题，我们可以采取一些抑制技术。
例如，使用屏蔽材料来包覆电子元件和电线，降低电磁辐射的强度；设计合理的接地系统，确保电磁干扰能够有效地释放到地面；使用抑制器件，如滤波器等，来消除电磁噪声。
四、EMC与EMI问题的解决方案1. 布局设计在背光驱动控制系统的布局设计中，我们应该合理安排电路板上的元件和导线，减少传导和辐射路径。
通过优化布局设计，可以降低电磁辐射和敏感元件的电磁干扰。
2. 地线设计地线设计是EMC与EMI问题解决中的重要环节。
EMC、EMI、EMS、CE电气干扰领域
什么叫EMI、EMS和EMC在电气干扰领域有许多英文缩写。
EMI(Electro Magnetic Interference)直译是电磁干扰。
这是合成词，我们应该分别考虑"电磁"和"干扰"。
所谓"干扰"，指设备受到干扰后性能降低以及对设备产生干扰的干扰源这二层意思。
第一层意思如雷电使收音机产生杂音，摩托车在附近行驶后电视画面出现雪花，拿起电话后听到无线电声音等，这些可以简称其为与"BC I""TV I""Tel I"，这些缩写中都有相同的"I"（干扰）（BC：广播）那么EMI标准和EMI检测是EMI的哪部分呢？理所当然是第二层含义，即干扰源，也包括受到干扰之前的电磁能量。
其次是"电磁"。
电荷如果静止，称为静电。
当不同的电位向一致移动时，便发生了静电放电，产生电流，电流周围产生磁场。
如果电流的方向和大小持续不断变化就产生了电磁波。
电以各种状态存在，我们把这些所有状态统称为电磁。
所以EMI标准和EMI 检测是确定所处理的电的状态，决定如何检测，如何评价。
EMS（Electro Magnetic Susceptibility）直译是"电磁敏感度"。
其意是指由于电磁能量造成性能下降的容易程度。
为通俗易懂，我们将电子设备比喻为人，将电磁能量比做感冒病毒，敏感度就是是否易患感冒。
如果不易患感冒，说明免疫力强，也就是英语单词Immunity，即抗电磁干扰性强。
EMC（Electro Magnetic Compatibility）直译是"电磁兼容性"。
意指设备所产生的电磁能量既不对其它设备产生干扰，也不受其它设备的电磁能量干扰的能力。
EMC这个术语有其非常广的含义。
如同盲人摸象，你摸到的与实际还有很大区别。
特别是与设计意图相反的电磁现象，都应看成是EMC问题。
新能源汽车功率电子电路中的EMI与EMC问题分析
新能源汽车功率电子电路中的EMI与EMC问题分析随着环保意识的不断提高和能源资源的日益紧缺，新能源汽车作为未来交通发展的重要方向，备受关注。
然而，在新能源汽车的发展过程中，功率电子电路中的电磁干扰（EMI）和电磁兼容性（EMC）问题成为制约其发展的重要因素。
本文旨在分析新能源汽车功率电子电路中的EMI与EMC问题，并探讨相关解决方案。
一、EMI问题分析EMI是指电子设备或系统中电磁能量通过电磁场的辐射或传导而对其他设备或系统产生干扰的现象。
在新能源汽车中，由于电动机、电池等高功率设备的使用，功率电子器件在工作过程中会产生频繁而强烈的电磁辐射，进而对车内及周围的电子设备系统造成干扰。
1. 导线束设计新能源汽车中，导线束是电子电路的重要组成部分，也是EMI问题的重要来源之一。
为降低EMI产生的影响，需从以下几个方面进行导线束设计：（1）导线束的屏蔽：通过选择具有屏蔽效果的导线材料，或在导线束附近设置金属屏蔽罩等，可有效地减少EMI的发生。
（2）导线的布局：合理安排导线的走向、距离及交叉方式，减少导线束之间的电磁耦合，降低EMI的干扰。
（3）导线的绝缘：选择具有良好绝缘性能的材料进行绝缘处理，避免电磁波的辐射和传导。
2. 滤波器设计滤波器是抑制EMI的重要手段之一。
在新能源汽车的功率电子电路中，需采用合适的滤波器对电流和电压进行滤波处理，降低EMI的产生。
（1）LC滤波器：通过LC滤波器对电流进行滤波，减少电流谐波的产生和传播，降低EMI的干扰。
（2）RC滤波器：通过RC滤波器对电压进行滤波，减少电压谐波的产生和传播，降低EMI的干扰。
3. 接地设计合理的接地设计对EMI的抑制至关重要。
在新能源汽车的功率电子电路中，需要注意以下几个方面的接地设计：（1）设备接地：各个电子设备的接地要分别独立地进行设计，避免共地产生的干扰。
（2）信号接地：信号引脚的接地应采用专用接地线，减少信号线上的电磁波传导。
二、EMC问题分析EMC是指电子设备或系统在电磁环境中，能以预期的性能要求继续正常工作，同时自身不对环境中的其他设备或系统产生干扰的能力。
EMI-EMC设计讲座(二)磁通量最小化的概念
EMI/EMC设计讲座（二）磁通量最小化的概念在PCB中，会产生EMI的原因很多，例如：射频电流、共模准位、接地回路、阻抗不匹配、磁通量……等。
为了掌握EMI，我们需要逐步理解这些原因和它们的影响。
虽然，我们可以直接从电磁理论中，学到造成EMI现象的数学根据，但是，这是一条很辛苦、很漫长的道路。
对一般工程师而言，简单而清楚的描述更是重要。
本文将探讨，在PCB上「电的来源」、Maxwell方程式的应用、磁通量最小化的概念。
电的来源与磁的来源相反，电的来源是以时变的电双极（electric dipole）来建立模型。
这表示有两个分开的、极性相反的、时变的点电荷（point charges）互为相邻。
双极的两端包含着电荷的变化。
此电荷的变化，是因为电流在双极的全部长度内，不断地流动而造成的。
利用振荡器输出讯号去驱动一个没有终端的（unterminated）天线，此种电路是可以用来代表电的来源。
但是，此电路无法套用低频的电路原理来做解释。
不考虑此电路中的讯号之有限传播速度（这是依据非磁性材料的介电常数而定），反正射频电流会在此电路产生。
这是因为传播速度是有限的，不是无限的。
此假设是：导线在所有点上，都包含相同的电压，并且此电路在任何一点上，瞬间都是均衡的。
这种电的来源所产生的电磁场，是四个变量的函数：1. 回路中的电流振幅：电磁场和在双极中流动的电流量成正比。
2. 双极的极性和测量装置的关系：与磁来源一样，双极的极性必须和测量装置的天线之极性相同。
3. 双极的大小：电磁场和电流组件的长度成正比，不过，其走线长度必须只有波长的部份大。
双极越大，在天线端所测量到的频率就越低。
对特定的大小而言，此天线会在特定的频率下共振。
4. 距离：电场和磁场彼此相关。
两者的强度和距离成正比。
在远场（far field），其行为和回路源（磁的来源）类似，会出现一个电磁平面波。
当靠近「点源（point source）」时，电场和磁场与距离的相依性增加。
如何在高速设计中考虑PISI和EMIEMC问题？
如何在高速设计中考虑PI/SI和EMI/EMC问题？电子设计的飞速进步，使得传统的电子系统可靠性面临新的挑战。
一个日益突出的问题就是信号完整性和电磁干扰问题。
由于电子系统的处理器频率和电子信号频率的不断提升，高速和高密会使系统的辐射加重，低压、高灵敏度会使系统的抗扰度降低。
因此，电磁环境的干扰和系统内部的相互窜扰，严重地威胁着电子设备的稳定性、可靠性和安全性。
在电子产品设计中，PCB板的设计对解决EMI/EMC问题至关重要，而出色的仿真工具可以有效防止重复开模。
为了帮助工程师解决PCB设计时遇到的EMI/EMC问题，电子工程专辑网站推出《高性能PCB的PI/SI和EMI/EMC设计》专题讨论，邀请到Ansoft公司中国区高级应用工程师李宝龙和Ansoft中国高级应用工程师毛文杰博士担任论坛嘉宾与读者互动，我们基于此专题讨论，总结了高速电路PI/SI和EMI/EMC设计中经常出现的一些问题供读者参考。
关于阻抗匹配问题阻抗匹配是高频电路设计时需要经常考虑的问题，而在某些低频应用场合(比如电话线)也需要考虑阻抗匹配，有网友就产生了疑惑，究竟什么情况下需要考虑阻抗匹配。
该问题引起了工程师朋友热烈的讨论，有网友就提出，根据C=波长×频率，只要信号频率与传输线长度之积大于光速，就应该考虑阻抗匹配。
李宝龙表示，对于分布参数电路的阻抗有三种解释，一个是媒质本征特性阻抗，它仅与媒质的材料参量有关，对应于平面波波阻抗；二是波阻抗，即电场与磁场的比值，它是特定一种波型的特性，TEM波，TE波，TM波有着不同的阻抗，它与传输线或波导类型，材料特性以及工作频率有关；三是特征阻抗，即是从传输线上行波电压和电流比。
对于一般PCB上传输线，双绞线和同轴线，我们假设为电磁波传播方式为TEM波，电压和电流是唯一确定的，因而阻抗是一定的。
在实际PCB设计中，电源平面阻抗就是上述第一种。
对于信号线，低速的输入和输出端口，为了得到最大负载功率，需要端口阻抗匹配（如微波电路，功率电路等）；如果不需要负载功率，也无须做匹配(低速数字电路如此)，而此时传输线电气长度比起波长来讲微不足道，可以作为等势导体，无须阻抗匹配。
电子设备的EMI与EMC问题解决方法
电子设备的EMI与EMC问题解决方法随着科技的快速发展，电子设备在我们的日常生活中扮演着越来越重要的角色。
然而，随之而来的问题就是电磁干扰（Electromagnetic Interference，简称EMI）与电磁兼容性（Electromagnetic Compatibility，简称EMC）。
这些问题会导致设备性能下降，甚至可能造成严重的故障。
下面将详细介绍电子设备EMI与EMC问题的解决方法。
一、了解EMI与EMC的原因和影响1. EMI的原因：电子设备中的各种信号电路会产生互相干扰的电磁场，从而产生电磁波辐射，导致EMI问题。
2. EMC的影响：EMI问题可能会导致信号传输的错误、数据丢失、仪器测量不准确等影响设备性能的问题。
二、采取措施减少EMI问题1. 采用屏蔽技术：在电子设备的关键部件或线路周围设置屏蔽罩，以减少电磁波的辐射和接受。
这可以通过使用屏蔽材料和接地技术来实现。
2. 优化线路布局：合理排布电路，避免信号线与电源线之间的互相干扰，减少EMI问题的发生。
同时，使用分离地面平面和分层布局也可以有效降低EMI问题。
3. 控制信号的频率和功率：降低电子设备内部信号线路的频率和功率，可减少电磁波辐射。
这可以通过电路设计和合理选择相关元件来实现。
三、提高设备的EMC性能1. 通过滤波器控制电磁波干扰：在设备中添加滤波器，可有效降低电磁波的干扰。
常见的滤波器包括电源滤波器、信号滤波器等。
2. 使用合适的接地设计：良好的接地系统设计可以有效地减少EMI问题。
通过使用大地板、接地导线等，可将设备的电磁辐射能量导入地面。
3. 注意设备的散热设计：过高的温度可能会导致电子设备内部电路的不稳定工作，进而影响EMC性能。
因此，设备的散热设计应得到重视。
四、进行EMC测试和认证1. 进行EMI测试：通过使用专业的EMI测试仪器，对电子设备进行辐射和传导测量。
这可以帮助确定问题所在，并采取相应的措施进行修正。
EMC和EMI
EMI吸收磁环/磁珠专用于电源线、信号线等多股线缆上的EMI干扰抑制，包括电源线上的噪声和尖峰干扰，它同时具有吸EMI吸收磁环收静电脉冲能力，使电子设备达到电磁兼容（EMI/EMC）和静电放电的相应国际标准，使用时可将一根多芯电缆或一束多股线缆穿于其中。
多穿一次可加强其效果。
通常用25MHz和100MHz频率点的阻抗值来衡量磁环磁珠的吸收特性。
目录展开编辑本段一、EMC定义电磁兼容性（Electromagnetic Compatibility）缩写EMC，就是指某电子设备既不干扰其它设备，同时也不受其它设备的影响。
电磁兼容性和我们所熟悉的安全性一样，是产品质量最重要的指标之一。
安全性涉及人身和财产，而电磁兼容性则涉及人身和环境保护。
编辑本段二、EMI定义电磁波会与电子元件作用，产生干扰现象，称为EMI（Electromagnetic Interference）。
例如，TV荧光屏上常见的“雪花”便表示接受到的讯号被干扰。
编辑本段三、EMC设计原则EMC设计应是任何电子器件和系统综合设计的一部分。
它远比试图使产品达到EMC的其他方法更节约成本。
EMC的主要设计技术包括：电磁屏蔽方法、电路的滤波技术，以及包括应特别注意的接地元件搭接的接地设计。
3.1、良好的电气和机械设计原则的应用首先，优秀的EMC设计的基础是良好的电气和机械设计原则的应用。
这其中包括可靠性考虑，比如在可接受的容限内设计规范的满足，好的组装方法以及各种正在开发的测试技术。
一般来说，驱动当今电子设备的装置要安装在PCB上。
这些装置由具有潜在干扰源以及对电磁能量敏感的元件和电路构成。
因此，PCB EMC设计是EMC设计中的下一个最重要的问题。
有源元件的位置、印制线的走线、阻抗的匹配、接地的设计以及电路的滤波均应在EMC设计时加以考虑。
一些PCB元件还需要进行屏蔽。
3.2、内部电缆的连接再次，内部电缆一般用来连接PCB或其他内部子组件。
因此，包括走线方法和屏蔽的内部电缆EMC设计对于任何给定器件的整体EMC来说是十分重要的。
EMI问题的三规律和三要素
EMI问题的三规律和三要素EMC问题三规律和三要素EMC（ElectromagneTIcCompatibility）即电磁兼容。
它是研究电磁干扰的一门技术。
电磁干扰是我们周边电磁能量使电子设备的运行产生不应有的响应。
EMC的技术目的在于使电气装置或系统在共同的电磁环境条件下，既不受电磁环境的影响，也不会给环境以干扰。
下面我们认识以下EMC领域的三个重要规律和EMC问题三个要素：一、EMC三个重要规律规律一、EMC费效比关系规律：EMC问题越早考虑、越早解决，费用越小、效果越好。
在新产品研发阶段就进行EMC设计，比等到产品EMC测试不合格才进行改进，费用可以大大节省，效率可以大大提高；反之，效率就会大大降低，费用就会大大增加。
经验告诉我们，在功能设计的同时进行EMC设计，到样板、样机完成则通过EMC测试，是最省时间和最有经济效益的。
相反，产品研发阶段不考虑EMC，投产以后发现EMC不合格才进行改进，非但技术上带来很大难度、而且返工必然带来费用和时间的大大浪费，甚至由于涉及到结构设计、PCB设计的缺陷，无法实施改进措施，导致产品不能上市。
规律二、高频电流环路面积S越大，EMI辐射越严重。
高频信号电流流经电感最小路径。
当频率较高时，一般走线电抗大于电阻，连线对高频信号就是电感，串联电感引起辐射。
电磁辐射大多是EUT 被测设备上的高频电流环路产生的，最恶劣的情况就是开路之天线形式。
对应处理方法就是减少、减短连线，减小高频电流回路面积，尽量消除任何非正常工作需要的天线，如不连续的布线或有天线效应之元器件过长的插脚。
减少辐射骚扰或提高射频辐射抗干扰能力的最重要任务之一，就是想方设法减小高频电流环路面积S。
规律三、环路电流频率f越高，引起的EMI辐射越严重，电磁辐射场强随电流频率f的平方成正比增大。
减少辐射骚扰或提高射频辐射抗干扰能力的最重要途径之二，就是想方设法减小骚扰源高频电流频率f，即减小骚扰电磁波的频率f。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
25、在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法降低，请介绍在高速（>100MHz）高密度PCB设计中的技巧？答：在设计高速高密度PCB时，串扰(crosstalk interference)确实是要特别注意的，因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。
以下提供几个注意的地方：1.控制走线特性阻抗的连续与匹配。
2.走线间距的大小。
一般常看到的间距为两倍线宽。
可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。
不同芯片信号的结果可能不同。
3.选择适当的端接方式。
4.避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。
5.利用盲埋孔(blind/buried via)来增加走线面积。
但是PCB板的制作成本会增加。
在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。
除此以外，可以预留差分端接和共模端接，以缓和对时序与信号完整性的影响。
26、PCB设计中模拟电源处的滤波经常是用LC电路。
但是为什么有时LC比RC滤波效果差？答：LC与RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。
因为电感的感抗(reactance)大小与电感值和频率有关。
如果电源的噪声频率较低，而电感值又不够大，这时滤波效果可能不如RC。
但是，使用RC滤波要付出的代价是电阻本身会耗能，效率较差，且要注意所选电阻能承受的功率。
27、PCB设计中滤波时选用电感，电容值的方法是什么？答：电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反应能力。
如果LC 的输出端会有机会需要瞬间输出大电流，则电感值太大会阻碍此大电流流经此电感的速度，增加纹波噪声(ripple noise)。
电容值则和所能容忍的纹波噪声规范值的大小有关。
纹波噪声值要求越小，电容值会较大。
而电容的ESR/ESL也会有影响。
另外，如果这LC是放在开关式电源(switching regulation power)的输出端时，还要注意此LC所产生的极点零点(pole/zero)对负反馈控制(negative feedback control)回路稳定度的影响。
28、EMI的问题和信号完整性的问题，是相互关联的，如何在定义标准的过程中，平衡两者?答：信号完整性和EMC还处于草案中不便于公开，至信号完整性和EMI两者如何平衡，这不是测试规范的事，如果要达到二者平衡，最好是降低通信速度，但大家都不认可。
29、PCB设计中如何尽可能的达到EMC要求，又不致造成太大的成本压力？答：PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferrite bead、choke等抑制高频谐波器件的缘故。
除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。
以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。
1、尽可能选用信号斜率(slew rate)较慢的器件，以降低信号所产生的高频成分。
2、注意高频器件摆放的位置，不要太靠近对外的连接器。
3、注意高速信号的阻抗匹配，走线层及其回流电流路径(return current path)，以减少高频的反射与辐射。
4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。
特别注意电容的频率响应与温度的特性是否符合设计所需。
5、对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到chassis ground。
6、可适当运用ground guard/shunt traces在一些特别高速的信号旁。
但要注意guard/shunt traces 对走线特性阻抗的影响。
7、电源层比地层内缩20H，H为电源层与地层之间的距离。
30、PCB设计中当一块PCB板中有多个数/模功能块时，常规做法是要将数/模地分开，原因何在？答：将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声，噪声的大小跟信号的速度及电流大小有关。
如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常接近，则即使数模信号不交叉，模拟的信号依然会被地噪声干扰。
也就是说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使用。
31、在高速PCB设计时，设计者应该从那些方面去考虑EMC、EMI的规则呢？答：一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz). 所以不能只注意高频而忽略低频的部分.一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置，PCB迭层的安排，重要联机的走法，器件的选择等，如果这些没有事前有较佳的安排，事后解决则会事倍功半，增加成本. 例如时钟产生器的位置尽量不要靠近对外的连接器，高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射，器件所推的信号之斜率(slew rate)尽量小以减低高频成分，选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声. 另外，注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance尽量小)以减少辐射. 还可以用分割地层的方式以控制高频噪声的范围. 最后，适当的选择PCB与外壳的接地点(chassis ground)。
32、PCB设计时，怎样通过安排迭层来减少EMI问题？答：首先，EMI要从系统考虑，单凭PCB无法解决问题。
层叠对EMI来讲，我认为主要是提供信号最短回流路径，减小耦合面积，抑制差模干扰。
另外地层与电源层紧耦合，适当比电源层外延，对抑制共模干扰有好处。
33、PCB设计时，为何要铺铜？答：一般铺铜有几个方面原因：１，EMC.对于大面积的地或电源铺铜，会起到屏蔽作用，有些特殊地，如PGND起到防护作用。
２，PCB工艺要求。
一般为了保证电镀效果，或者层压不变形，对于布线较少的PCB板层铺铜。
３，信号完整性要求，给高频数字信号一个完整的回流路径，并减少直流网络的布线。
当然还有散热，特殊器件安装要求铺铜等等原因。
34、安规问题：FCC、EMC的具体含义是什么？答：FCC: federal communication commission 美国通信委员会；EMC: electro megnetic compatibility 电磁兼容。
FCC是个标准组织，EMC是一个标准。
标准颁布都有相应的原因，标准和测试方法。
35、在做pcb板的时候，为了减小干扰，地线是否应该构成闭和形式？答：在做PCB板的时候，一般来讲都要减小回路面积，以便减少干扰，布地线的时候，也不应布成闭合形式，而是布成树枝状较好，还有就是要尽可能增大地的面积。
36、PCB设计中，如何避免串扰？答：变化的信号（例如阶跃信号）沿传输线由A到B传播，传输线C-D上会产生耦合信号，变化的信号一旦结束也就是信号恢复到稳定的直流电平时，耦合信号也就不存在了，因此串扰仅发生在信号跳变的过程当中，并且信号沿的变化（转换率）越快，产生的串扰也就越大。
空间中耦合的电磁场可以提取为无数耦合电容和耦合电感的集合，其中由耦合电容产生的串扰信号在受害网络上可以分成前向串扰和反向串扰Sc，这个两个信号极性相同；由耦合电感产生的串扰信号也分成前向串扰和反向串扰SL，这两个信号极性相反。
耦合电感电容产生的前向串扰和反向串扰同时存在，并且大小几乎相等，这样，在受害网络上的前向串扰信号由于极性相反，相互抵消，反向串扰极性相同，叠加增强。
串扰分析的模式通常包括默认模式，三态模式和最坏情况模式分析。
默认模式类似我们实际对串扰测试的方式，即侵害网络驱动器由翻转信号驱动，受害网络驱动器保持初始状态（高电平或低电平），然后计算串扰值。
这种方式对于单向信号的串扰分析比较有效。
三态模式是指侵害网络驱动器由翻转信号驱动，受害的网络的三态终端置为高阻状态，来检测串扰大小。
这种方式对双向或复杂拓朴网络比较有效。
最坏情况分析是指将受害网络的驱动器保持初始状态，仿真器计算所有默认侵害网络对每一个受害网络的串扰的总和。
这种方式一般只对个别关键网络进行分析，因为要计算的组合太多，仿真速度比较慢。
37、在EMC测试中发现时钟信号的谐波超标十分严重，只是在电源引脚上连接去耦电容。
在PCB设计中需要注意哪些方面以抑止电磁辐射呢？答：EMC的三要素为辐射源，传播途径和受害体。
传播途径分为空间辐射传播和电缆传导。
所以要抑制谐波，首先看看它传播的途径。
电源去耦是解决传导方式传播，此外，必要的匹配和屏蔽也是需要的。
38、在PCB设计中，通常将地线又分为保护地和信号地；电源地又分为数字地和模拟地，为什么要对地线进行划分？答：划分地的目的主要是出于EMC的考虑，担心数字部分电源和地上的噪声会对其它信号，特别是模拟信号通过传导途径有干扰。
至于信号的和保护地的划分，是因为EMC中ESD静放电的考虑，类似于我们生活中避雷针接地的作用。
无论怎样分，最终的大地只有一个。
只是噪声泻放途径不同而已。
39、PCB设计中，在布时钟时，有必要两边加地线屏蔽吗？答：是否加屏蔽地线要根据板上的串扰/EMI情况来决定，而且如对屏蔽地线的处理不好，有可能反而会使情况更糟。
40、近端串扰和远端串扰与信号的频率和信号的上升时间是否有关系？是否会随着它们变化而变化？如果有关系，能否有公式说明它们之间的关系？答：应该说侵害网络对受害网络造成的串扰与信号变化沿有关，变化越快，引起的串扰越大，（V=L*di/dt）。
串扰对受害网络上数字信号的判决影响则与信号频率有关，频率越快，影响越大。
41、在设计PCB板时，有如下两个叠层方案：叠层1 》信号》地》信号》电源＋1.5V 》信号》电源＋2.5V》信号》电源＋1.25V 》电源＋1.2V 》信号》电源＋3.3V 》信号》电源＋1.8V》信号》地》信号叠层2 》信号》地》信号》电源＋1.5V》信号》地》信号》电源＋1.25V +1.8V 》电源＋2.5V +1.2V》信号》地》信号》电源＋3.3V 》信号》地》信号哪一种叠层顺序比较优选？对于叠层2，中间的两个分割电源层是否会对相邻的信号层产生影响？这两个信号层已经有地平面给信号作为回流路径。
答：应该说两种层叠各有好处。
第一种保证了平面层的完整，第二种增加了地层数目，有效降低了电源平面的阻抗，对抑制系统EMI有好处。
理论上讲，电源平面和地平面对于交流信号是等效的。