实验三触发器和计数器应用
触发器功能实验报告
触发器功能实验报告触发器功能实验报告引言：触发器是数字电路中常见的重要元件，它能够在特定的输入条件下产生稳定的输出信号。
本实验旨在通过构建不同类型的触发器电路，探究触发器的基本原理和功能。
实验一：RS触发器RS触发器是最简单的一种触发器，由两个交叉连接的非门组成。
实验中我们使用了两个与非门来构建RS触发器电路，其中一个与非门的输出连接到另一个与非门的输入，反之亦然。
通过设置不同的输入状态，我们可以观察到RS触发器的两种稳定状态：置位和复位。
实验二：D触发器D触发器是一种常用的触发器，它具有单一输入和双输出。
实验中我们使用了两个与非门和一个或非门来构建D触发器电路。
通过输入信号的变化，我们可以观察到D触发器的工作原理：当输入信号为高电平时，输出保持之前的状态，当输入信号为低电平时，输出根据之前的状态进行切换。
实验三：JK触发器JK触发器是一种多功能的触发器，它具有两个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建JK触发器电路。
通过设置不同的输入状态，我们可以观察到JK触发器的四种工作模式：置位、复位、切换和禁用。
实验四：T触发器T触发器是一种特殊的JK触发器，它只有一个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建T触发器电路。
通过输入信号的变化，我们可以观察到T触发器的工作原理：当输入信号为高电平时，输出状态翻转，当输入信号为低电平时，输出保持不变。
实验五：应用实例在实验的最后，我们通过一个简单的应用实例来展示触发器的实际应用。
我们构建了一个二进制计数器电路，使用了多个D触发器和与非门。
通过输入脉冲信号，我们可以观察到计数器的工作原理：每次接收到脉冲信号，计数器的输出状态按照二进制规律进行变化。
结论：通过本次实验，我们深入了解了不同类型的触发器的功能和工作原理。
触发器在数字电路中具有重要的应用价值，能够实现各种逻辑功能和时序控制。
进一步的研究和实践将有助于我们更好地理解和应用触发器，提高数字电路设计的能力。
实验三 集成触发器的逻辑功能测试
实验三集成触发器的逻辑功能测试一实验目的1．熟悉JK触发器的基本原理及逻辑功能。
2．熟悉D触发器的基本原理及逻辑功能，并掌握其寄存器移位功能。
3．触发器应用。
二、实验仪器及器件仪器：逻辑箱，数字万用表器材：74LS74、74LS76三、实验基本原理JK触发器有J输入端和K输入端，而其R D端和S D端则具有置“0”置“1”功能，逻辑功能如下：Q当J=K=1时，CP脉冲作用下，触发器状态翻转，写成Q n+1=n当J=K=0时，CP脉冲作用下，触发器保持原状态，写成O n+1=Q n。
当J=1，K=0时，在CP脉冲作用下，触发器置“1”，写成Q n+1=1。
当J=0，K=1时，在CP脉冲作用下，触发器置“0”，写成Q n+1=0。
四、触发器的逻辑功能测试：1．JK触发器（选择74LS76）（1）触发器置“0”“1”的功能测试：将S D、R D分别接开关K i+1、K i，Q、Q分别接发光二极管L i+1，L i，按表5—1要求改变S D，R D（J，K，CP处于任意状态），并在S D R D作用期间，任意改变J、K、CP的状态，观察Q和Q的状态，将结果记录于表5—1。
表5—1JK触发器菜单将J、K分别接开关，而上述实验中的S D、R D所接开关保持，并置于S D=1，R D=1的状态，时钟CP接单脉冲信号源的输出P+，按表5—2要求，将结果记录于表5—2。
2．D 触发器：（选择74LS74）（1） 触发器置“0”置“1”功能的测试：将S D 、R D 分别接开关，Q 、Q 分别接发光二极管，按表5—3要求改变S D 、R D （D 及CP 处于任意状态）并在S D 、R D 作用期间，任意改变D 与CP 的状态，测试S D 、RD 的功能，并将测试结果记录于表5—3。
表5—3D 触发器S D 、R D 菜单（2） 对D 触发器逻辑功能的测试，结果记录于表5—4。
表5—触发器逻辑菜单五、触发器应用：1． 用JK 触发器（74LS76）组成三位串行累加计数器如下图。
数电实验报告触发器及其应用(共10篇)
数电实验报告触发器及其应用(共10篇)1、实验目的：掌握触发器的原理和使用方法，学会利用触发器进行计数、存储等应用。
2、实验原理：触发器是一种多稳态数字电路，具有存储、计数、分频、时序控制等功能。
常见的触发器有RS触发器、D触发器、T触发器、JK触发器等。
RS触发器是由两个交叉互连的反相器组成的，它具有两个输入端R(复位)和S(置位)，一个输出端Q。
当输入R=1，S=0时，Q=0;当输入R=0，S=1时，Q=1;当R=S=1时，无法确定Q的状态，称为禁态。
JK触发器是将RS触发器的两个输入端合并在一起而成，即J=S，K=R，当J=1，K=0时，Q=1;当J=0，K=1时，Q=0;当J=K=1时，Q反转。
JK触发器具有启动、停止、颠倒相位等功能。
D触发器是由单个输入端D、输出端Q和时钟脉冲输入端组成的，当时钟信号上升沿出现时，D触发器的状态发生改变，如果D=1，Q=1;如果D=0，Q=0。
T触发器只有一个输入端T和一个输出端Q，在每个时钟脉冲到来时，T触发器执行T→Q操作，即若T=1，则Q取反；若T=0，则Q保持不变。
触发器可以组成计数器、分频器、存储器、状态机等各种数字电路，被广泛用于计算机、控制系统等领域。
3、实验器材：数码万用表、示波器、逻辑分析仪、CD4013B触发器芯片、几个电阻、电容、开关、信号发生器等。
4、实验内容：4.1 RS触发器测试利用CD4013B芯片来测试RS触发器的功能，在实验中将RS触发器的输入端分别接入CD4013B芯片的端子，用示波器观察输出端的波形变化，并记录下输入输出关系表格，来验证RS触发器的工作原理。
具体实验步骤如下：将CD4013B芯片的端子按如下接线方式连接：RST1,2脚接入+5V电源，C1个100nF的电容与单位时间5 ns的外部时钟信号交替输入接口CLK，以模拟器件为master时，向器件提供单个时钟脉冲。
测试时选择适宜的数据输入，R1和S2另一端程+5V，S1和R2另一端连接接地GND,用万用表测量各端电压，电容缓存的电压。
数电实验三
实验三触发器及其应用一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
1、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图8－2所示。
JK触发器的状态方程为Q n+1＝J Q n＋K Q nJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
Q与Q为两个互补输出端。
通常把 Q＝0、Q ＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。
图8－2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表8－2表8－2注：×—任意态↓—高到低电平跳变↑—低到高电平跳变Q n（Q n）—现态 Q n+1（Q n+1 ）—次态φ—不定态JK触发器常被用作缓冲存储器，移位寄存器和计数器。
2、D触发器在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Q n+1＝D n，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。
有很多种型号可供各种用途的需要而选用。
如双D 74LS74、四D 74LS175、六D 74LS174等。
图8－3 为双D 74LS74的引脚排列及逻辑符号。
功能如表8－3。
图8－3 74LS74引脚排列及逻辑符号表8－3 D触发器特性表表8－4 T触发器特性表4、触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。
计数器及应用实验报告
计数器及应用实验报告计数器及应用实验报告引言：计数器是一种常见的电子设备，用于记录和显示特定事件或过程中发生的次数。
在实际应用中，计数器广泛用于各种领域，如工业自动化、交通管理、计时系统等。
本文将介绍计数器的原理、分类以及在实验中的应用。
一、计数器的原理计数器是由一系列的触发器组成的，触发器是一种能够存储和改变状态的电子元件。
计数器的工作原理是通过触发器的状态改变来记录和显示计数值。
当触发器的状态从低电平变为高电平时，计数器的计数值加一；当触发器的状态从高电平变为低电平时，计数器的计数值减一。
计数器可以根据需要进行正向计数、逆向计数或者同时进行正逆向计数。
二、计数器的分类根据计数器的触发方式，计数器可以分为同步计数器和异步计数器。
同步计数器是指所有触发器在同一个时钟脉冲的控制下进行状态改变，计数值同步更新；异步计数器是指触发器的状态改变不依赖于时钟脉冲，计数值异步更新。
根据计数器的位数，计数器又可以分为4位计数器、8位计数器、16位计数器等。
三、计数器的应用实验1. 实验目的本实验旨在通过设计和搭建一个简单的计数器电路，了解计数器的工作原理和应用。
2. 实验器材- 74LS74触发器芯片- 电路连接线- LED灯- 开关按钮3. 实验步骤步骤一：搭建计数器电路根据实验原理，将74LS74触发器芯片与LED灯和开关按钮连接起来，形成一个简单的计数器电路。
步骤二：测试计数器功能将电路连接到电源，并按下开关按钮。
观察LED灯的亮灭情况，记录计数器的计数值变化。
步骤三：应用实验根据实际需求，将计数器电路应用到实际场景中。
例如，可以将计数器电路连接到流水线上，用于记录产品的数量；或者将计数器电路连接到交通信号灯上，用于记录通过的车辆数量。
4. 实验结果与分析通过实验测试，我们可以观察到LED灯的亮灭情况，并记录计数器的计数值变化。
根据实验结果，我们可以验证计数器的功能是否正常。
在应用实验中，我们可以根据实际需求来设计和改进计数器电路，以满足不同场景下的计数需求。
FPGA_触发器与计数器实验报告
电力学院FPGA应用开发实验报告实验名称：触发器与计数器专业：电子科学与技术姓名：班级：学号：1.触发器功能的模拟实现实验目的：1．掌握触发器功能的测试方法。
2．掌握基本RS触发器的组成及工作原理。
3．掌握集成JK触发器和D触发器的逻辑功能及触发方式。
4．掌握几种主要触发器之间相互转换的方法。
5．通过实验，体会EPLD芯片的高集成度和多I/O口。
实验说明：将基本RS触发器，同步RS触发器，集成J-K触发器，D触发器同时集一个FPGA芯片中模拟其功能，并研究其相互转化的方法。
实验的具体实现要连线测试，实验原理如图所示：2.计数器在VHDL中，可以用Q<=Q+1简单地实现一个计数器，也可以用LPM来实现。
下面分别对这两种方法进行介绍。
方法一：第1步：新建一个Quartus项目。
第2步：建立一个VHDL文件，实现一个8位计数器。
计数器从“00000000”开始计到“11111111”，计数器的模是256。
计数器模块还需要包含一个时钟clock、一个使能信号en、一个异步清0信号aclr和一个同步数据加载信号sload。
模块符号如下图所示：第3步：VHDL代码如下：第4步：将VHDL文件另存为counter_8bit.vhd，并将其设定为项目的最顶层文件，再进行语法检查。
第5步：语法检查通过以后，用KEY[0]表示clock，SW[7..0]表示data，SW[8~10]分别表示en、sload和aclr；LEDR[7..0]表示q。
第6步：引脚分配完成后，编译并下载。
第7步：修改上述代码，把计数器的模更改为100，应如何操作。
模为100的计数器，VHDL代码如下：方法二：使用LPM实现8位计数器。
LPM是指参数化功能模块，用LPM可以非常方便快捷地实现一个计数器。
第1步：选择Tools->MegaWizard Plug-In Manager命令，打开如下图所示的对话框。
第2步：直接单击Next按钮，出现如下图所示的对话框。
计数器及其应用的实验原理
计数器及其应用的实验原理1. 什么是计数器？计数器是一种电子数字逻辑电路，用于计算和记数。
它由触发器和逻辑门组成，根据输入信号的变化来记录和显示一个有序的数字序列。
计数器可以实现加法、减法、乘法和除法等运算。
2. 计数器的工作原理计数器基于触发器工作，触发器是一种可以存储和改变其状态的电子开关。
常见的触发器有RS触发器、JK触发器和D触发器。
计数器根据触发器的状态改变来计数。
2.1 二进制计数器二进制计数器是最常用的计数器类型。
它由多个触发器按照一定顺序串联而成，每个触发器表示一个二进制位（0或1）。
当计数器接收到时钟信号时，触发器按照设定的计数模式改变其状态，从而实现计数功能。
2.2 计数模式计数器可以采用不同的计数模式，如递增计数、递减计数、加法计数和减法计数等。
计数模式根据输入信号的变化来确定计数的方向和方式。
3. 计数器的应用3.1 秒表计数器可用于制作秒表。
通过将计数器连接到一个时钟信号源，每个时钟周期就会触发计数器计数一次。
当需要计时时，可以启动计数器并显示经过的时间。
3.2 频率计计数器可以用来测量和显示信号的频率。
通过将计数器连接到输入信号，每个计数器计数周期都会表示输入信号的一个完整周期。
根据计数器计数的频率，可以得到输入信号的频率。
3.3 数字表计数器可以用于制作数字表。
通过将计数器的输出与数码管连接，可以实现数字表对时间、温度、湿度等数值的显示。
通过控制计数器的计数速度，可以调整数字表的刷新速率。
3.4 电子游戏计数器还可以用于制作电子游戏。
通过将计数器的输出与游戏的计分系统连接，可以实现计分的功能。
玩家的得分通过计数器累加并显示在游戏界面上。
4. 总结计数器是一种重要的数字电路，可以用于计数、计时和计算等应用。
它基于触发器的工作原理，通过触发器的状态改变来实现计数功能。
计数器可应用于秒表、频率计、数字表和电子游戏等领域。
掌握计数器的原理和应用可以帮助我们理解和设计更复杂的数字逻辑电路。
实验三 D 触发器、移位寄存器、二进制计数器的 Verilog实现
实验三D触发器、移位寄存器、二进制计数器的Verilog实现及仿真器的使用一、实验目的：本次实验利用Verilog语言输入方式、定义引脚（两种方法）、；掌握任意进制计数器的设计方法，进一步掌握时钟的具体使用方法，进而掌握仿真器的使用方法。
二、实验要求：1、利用Verilog硬件描述语言，参考提供源程序，设计带进位的4位二进制计数器；2、利用Verilog硬件描述语言，自行设计七段码译码器；3、在原理图中调用计数器模块和译码器模块构成一个可以直接驱动数码管的单元模块。
带有清零端的D触发器源程序moduleR_SY_D_FF ( RB, D, CLK, Q, QB );input RB, D, CLK;output Q, QB ;reg Q;assign QB = ~Q;always @( posedge CLK or negedge RB )Q <= ( !RB )? 0: D;endmodule串行输入并行输出移位寄存器源程序module SIN_POUT_SHIFT ( RSTB, IN, CLK, Q );input RSTB, CLK, IN;output [3:0] Q;reg [3:0] Q;always @( posedge CLK or negedge RSTB )Q <= ( !RSTB )? 0: {Q,IN};endmodule并入串出移位寄存器module PIN_SOUT_SHIFT ( LOAD, IN, CLK, Q );input LOAD, CLK;input [3:0] IN;output [3:0] Q;Q;reg [3:0]always @( posedge CLK or posedge LOAD )if ( LOAD )Q <= IN;elseQ <= Q << 1;endmodule带进位二进制计数器源程序：module cnt4e(clk,clr,ena,cout,q); input clk,clr,ena;output [3:0] q;output cout;reg [3:0]q;always @(posedge clr or posedge clk) beginif(clr) q='b0000;else if (ena) q=q+1;endassign cout=&q;endmodule。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三 触发器和计数器应用
一、实验目的
1．学会使用D 触发器及其转换电路。
2．学会正确使用计数器芯片，熟悉其应用电路。
二、实验仪器及材料
1
三、预习要求
1、预习各个集成电路的功能。
2、完成各个要求的设计，并画出电路图。
四、实验内容
1．触发器74LS74特性测试及触发器的转换 图3-1 74LS74的逻辑符号 （1）
．触发器特性测试
（2）． DFF 转换成J －KFF
74LS161
74LS74
2．计数器74LS161功能测试及应用 （1）．计数器芯片74LS161功能测试
74LS161为四位二进制同步计数器,具有同步预置数、异步清零以及保持等。
按要求设计计数器。
并按电路图接线测试正确性，cp 用点动脉冲输入，QD 、DC 、QB 、QA 接发光二极管显示。
状态图: 状态图: 状态图: （2）．集成电路74LS161的应用。
两片74LS161芯片构成的同步六十进制计数电路如图所示。
分析电路图原理，并在实验箱上按电路图接线。
用1Hz 连续脉冲作为cp 的输入，74LS161（2）（1）的输出端QD 、DC 、QB 、QA 分别接LED 数码管。
观察输出结果。
五、思考题
1．TTL 或CMOS 电路的触发器若要使异步置位端和异步复位端起作用，各应加什么电平？不用这些端时，应怎样连接？
(1)
(2)
‘1’
‘1’
CP(1Hz)
&
&
‘1’
‘1’。