逻辑电平测试器
逻辑测试笔的制作与调试74ls00
逻辑测试笔的制作与调试74LS00介绍逻辑测试笔是一种用来测试数字电路中逻辑高低电平的工具。
通过简单的电路设计和调试，我们可以使用逻辑测试笔来检测逻辑芯片的工作状态和信号传输。
在本文中，我们将讨论如何制作一个逻辑测试笔并使用它来测试74LS00芯片的逻辑电平。
材料准备•一根铜导线•一颗LED光敏二极管•一颗220欧姆电阻•一根插头•焊接工具•电线剥皮工具下面是制作逻辑测试笔的步骤：步骤1：准备工作收集所需材料，并保证工作场所清洁整齐。
步骤2：准备LED光敏二极管通过电线剥皮工具剥开LED光敏二极管的两端，将一端与导线连接，并使用焊接工具焊接在一起。
步骤3：连接电阻将220欧姆电阻与另一端的导线连接，并使用焊接工具焊接在一起。
步骤4：连接插头将导线和电阻的另一端与插头连接，并使用焊接工具进行焊接。
步骤5：固定线缆使用胶带或其他方式固定逻辑测试笔的线缆。
在制作完成逻辑测试笔后，我们需要进行调试以确保其正常工作。
下面是调试逻辑测试笔的步骤：步骤1：连接电源将逻辑测试笔的插头插入电源的负极，确保笔的LED灯亮起。
步骤2：测试高电平将逻辑测试笔的导线连接到电路板的高电平引脚上。
如果LED灯亮起，则表示该引脚处于高电平状态。
步骤3：测试低电平将逻辑测试笔的导线连接到电路板的低电平引脚上。
如果LED灯不亮，则表示该引脚处于低电平状态。
步骤4：测试未知状态将逻辑测试笔的导线连接到电路板中的未知引脚上。
如果LED灯闪烁，则表示该引脚处于未知状态。
注意事项•在使用逻辑测试笔进行测试时，务必确保电路板处于断电状态。
•在测试未知状态时，要特别注意观察LED灯的闪烁情况，并与芯片的数据手册进行对照。
结论通过制作和调试逻辑测试笔，我们可以方便地测试数字电路中的逻辑高低电平。
使用逻辑测试笔可以帮助工程师确保电路的正常运行，并进行故障诊断和调试。
制作一个逻辑测试笔不仅简单，而且成本很低，非常适合电子爱好者和工程师使用。
希望本文对你有所帮助！以上就是关于制作和调试逻辑测试笔并使用它来测试74LS00芯片的逻辑电平的说明文档。
低频电子线路实验报告
实验十、基于Multisim 数字电路仿真实验一、实验目的：1、掌握虚拟仪器库中关于测试数字电路仪器的使用方法，如数字信号发生器和逻辑分析仪的使用。
2、进一步了解Multisim 仿真软件基本操作和分析方法。
二、实验内容：用数字信号发生器和逻辑分析仪测试74LS138译码器逻辑功能。
三、实验步骤:1、将数字信号发生器接138译码器地址端，逻辑分析仪接138译码器输出端，连接电路如下图：2、设置字信号发生器，改变其输入138译码器的值，观察逻辑分析仪的结果，可验证译码器的逻辑功能。
四、实验结果：1、设置字信号发生器输入138译码器的值为000，如下图所示从逻辑分析仪上得到的结果为即当输入000时，00=Y ，17654321=======Y Y Y Y Y Y Y查138译码器的真值表可知，结果是正确的。
2、设置字信号发生器输入138译码器的值为011，如下图所示从逻辑分析仪上得到的结果为即当输入011时，03=Y ，17654210=======Y Y Y Y Y Y Y查138译码器的真值表可知，结果是正确的。
3、设置字信号发生器输入138译码器的值为111，如下图所示从逻辑分析仪上得到的结果为即当输入111时，07=Y ，16543210=======Y Y Y Y Y Y Y查138译码器的真值表可知，结果是正确的。
由上述结果，即验证了138译码器的逻辑功能。
实验十一、基于Multisim 的仪器放大器设计一、实验目的：1、掌握仪器放大器的设计方法；2、理解仪器放大器对共模信号的抑制能力；3、熟悉仪器放大器的调试方法；4、掌握虚拟仪器库中关于测试模拟电路仪器的使用方法，如示波器、毫伏表、函数信号发生器等虚拟仪器的使用。
二、实验基本原理：仪器放大器是用来放大差值信号的高精度放大器，它具有很大的共模抑制比，极高的输入电阻，且其增益能在大范围内可调。
下图是由三个集成运放构成的仪器放大器电路。
其中，集成运放U3组成减法电路，即差值放大器，集成运放U1和U2各对其相应的信号源组成对称的同相放大器，且21R R =，63R R =，74R R = 令R R R ==21时，))(21(2121V V R R U U Go o -+=- 集成运放U3的输入信号是1o U 和2o U ，由于63R R =，74R R = 所以))(21()(21342134V V R R R R U U R R U Go o o -+-=--= 仪器放大器的差值电压增益因此改变电阻的值可以改变仪器放大器的差值电压增益，此仪器放大器的增益是负的，要使增益为正的，则可在输出时加一个反相器，即可得到增益为正的仪器放大器。
组合逻辑电路设计与测试(加法器) (2)
实验四组合逻辑电路的设计与测试（表决器）一、实验目的掌握组合逻辑电路的设计与测试方法二、实验设备与器件1、＋5V直流电源2、逻辑电平开关3、逻辑电平显示器4、直流数字电压表芯片：74LS20 74LS00 74LS10三、实验原理1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。
设计组合电路的一般步骤如图4－1所示。
图4－1 组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑函数表达式。
并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。
最后，用实验来验证设计的正确性。
三、实验内容1、设计一个3人表决器，要求用与非门组成。
设计过程：（1）、列出真值表：输入输出A B C Y0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1(2)、根据真值表写出函数表达式:Y ＝C A B A C B A C B ++＋ABC (3)、卡诺图化简：Y ＝AB+AC+BC (4)、化为与非形式Y ＝C A B AC B ⋅⋅ (5)、根据表达式画出原理图，如图4-3所示。
图4－2 3人表决器原理图（6）、验证并测试所设计的逻辑电路是否符合要求，并记录测试结果。
输入输出A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 12、用“与非”门设计一个4人表决电路。
当四个输入端中有三个或四个为“1”时，输出端才为“1”。
设计步骤：根据题意列出真值表如表3－1所示，再填入卡诺图表4－2中。
表4－1D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1表4－2DA00 01 11 10BC0001 111 1 1 110 1由卡诺图得出逻辑表达式，并演化成“与非”的形式Z＝ABC＋BCD＋ACD＋ABD＝根据逻辑表达式画出用“与非门”构成的逻辑电路如图3－2所示。
逻辑电平信号检测电路
逻辑电平信号检测电路实验报告
技术指标:
测量范围：低电平V L<0.8V，高电平V H>3.5V
用1kHZ的音响表示被测信号为高电平；
用800kHZ的音响表示被测信号为低电平；
当被测信号在0.8~3.5V之间时，不发出音响；输入电阻大于20KΩ。
实验目的：
逻辑电平测试器综合了数字电路和低频电路两门课的知识要求学生自己设计，并在Multisim 电子工作平台上进行仿真。
培养学生的综合能力，培养学生利用先进工具进行工程设计的能力。
1、理解逻辑电平测试器的工作原理及应用
2、掌握用集成运放和555定时器构建逻辑电平测试的方法。
3、掌握逻辑电平测试器的调整和主要性能指标的测试方法。
实验原理：
电路可以由五部分组成：输入电路、逻辑状态判断电路、音响电路、发音电路和电源。
原理框图如图所示
以上工作原理框图可使用与不同标准的电平的测试，现在以3.5V的电平为例作介绍，高电平为大于3.5V，低电平为小于0.8V。
实验仪器：
Multisim虚拟仪器中的数字运算放大器、555计时器、电阻、电容、示波器、频率计等。
实验内容：
图1输入和逻辑状态判断电路原理图
图2音调产生电路原理图
将图1和图2的U A、U B对应连接在一起即组成完整实验原理图。
实验总结：
输入不同检测信号U1时仿真结果分别如下图3、4、5、6。
（1）U1=0.5V(<0.8V)时仿真结果如下图3
（2）U1=4V(>3.5V)时仿真结果如下图4
（3）U1=2V(0.8V~3.5V之间)时仿真结果如下图5
（4）无检测信号输入时仿真结果如下图6。
模电仿真实验报告。
模拟电路仿真实验报告张斌杰生物医学工程141班Multisim软件使用一、实验目的1、掌握Multisim软件的基本操作和分析方法。
二、实验内容1、场效应管放大电路设计与仿真2、仪器放大器设计与仿真3、逻辑电平信号检测电路设计与仿真4、三极管Beta值分选电路设计与仿真5、宽带放大电路设计与仿真三、 Multisim软件介绍Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。
它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。
工程师们可以使用Multisim交互式地搭建电路原理图，并对电路进行仿真。
Multisim提炼了SPICE仿真的复杂内容，这样工程师无需懂得深入的SPICE 技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。
通过Multisim和虚拟仪器技术，PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。
一、实验名称:仪器放大器设计与仿真二、实验目的1、掌握仪器放大器的设计方法2、理解仪器放大器对共模信号的抑制能力3、熟悉仪器放大器的调试功能4、掌握虚拟仪器库中关于测试模拟电路仪器的使用方法，如示波器，毫伏表信号发生器等虚拟仪器的使用三、设计实验电路图：四、测量实验结果：差模分别输入信号1mv第二条线与第三条线：第一条线输出为差模放大为399mv。
共模输入2mv的的电压，输出为2mv的电压。
五、实验心得：应用Multisim首先要准备好器件的pspice模型，这是最重要的，没有这个东西免谈，当然Spice高手除外。
下面就可以利用Multisim的元件向导功能制作自己的仿真元件模型了。
将刚刚做好的元件保存，你可能注意到了，保存的路径里面没有出现Master Database，即主数据库，这就是Multisim做的较好的其中一方面，你无论是新建元件还是修改主数据库里面的元件，都不会影响主数据库里面的元件，选好路径以后点击Finish即可，一个新元件就被创建了。
在软件multisim上设计逻辑电平信号检测电路word精品
逻辑电平信号检测电路实验报告技术指标：测量范围：低电平V L<0.8V，高电平V H>3.5V用1kHZ的音响表示被测信号为高电平；用800kHZ的音响表示被测信号为低电平；当被测信号在0.8~3.5V之间时，不发出音响；输入电阻大于20K Q。
实验目的：逻辑电平测试器综合了数字电路和低频电路两门课的知识要求学生自己设计，并在Multisim 电子工作平台上进行仿真。
培养学生的综合能力，培养学生利用先进工具进行工程设计的能力。
1、理解逻辑电平测试器的工作原理及应用2、掌握用集成运放和555定时器构建逻辑电平测试的方法。
3、掌握逻辑电平测试器的调整和主要性能指标的测试方法。
实验原理：电路可以由五部分组成：输入电路、逻辑状态判断电路、音响电路、发音电路和电源。
原理框图如图所示图2-1测试器的工作原理框图*以上工作原理框图可使用与不同标准的电平的测试，现在以 3.5V的电平为例作介绍，高电平为大于3.5V,低电平为小于0.8V。
实验仪器：Multisim虚拟仪器中的数字运算放大器、555计时器、电阻、电容、示波器、频率计等。
实验内容：vcc图2音调产生电路原理图将图1和图2的U A、U B对应连接在一起即组成完整实验原理图。
实验总结：输入不同检测信号U1 时仿真结果分别如下图3、4、5、6。
(1)U1=0.5V(<0.8V)时仿真结果如下图 3(2)U1=4V(>3.5V)时仿真结果如下图 4(3)U1=2V(0.8V~3.5V之间)时仿真结果如下图 5 ( 4) 无检测信号输入时仿真结果如下图6。
实验十二 基于Multisim的逻辑电平测试器设计
实验十二基于Multisim的逻辑电平测试器设计一、实验背景许多电子应用中都会用到逻辑电平测试器，它可以用来判断门电路在不同电平时状态的变化。
本文介绍如何使用Multisim软件中的电路模拟软件来设计一种逻辑电平测试器。
二、实验原理逻辑电平测试器是用来测试绝缘口路灯（IOL）的输出状态的设备。
通过输入不同的电平，可以检测出芯片与控制信号灯的输出结果。
逻辑电平测试器拥有两个输入，一个为电压信号，另一个为相应的高/低电平信号。
电压和信号电平输入到逻辑网络，通过与电压进行比较，可以从IOL得到需要的结果。
三、实验步骤1. 使用Multisim软件新建一个电路图，拖动几个重要电路元件，包括：（1）一个用于输入电压信号的源；（2）一个用于输入高/低信号的源；（3）一个用于比较信号的比较器；（4）一个用于显示输出结果的7段LED显示（或是其他形式的显示）；（5）一个绝缘口路灯（IOL）；（6）一个用于驱动IOL的控制信号灯。
2. 连接电路元件，完成电路连接。
注意，比较器的两个输入端与电压源及电平信号源都需要连接；比较器输出结果将用来驱动IOL及7段LED显示，因此，比较器输出端要分别连接IOL及7段LED显示。
3. 7段LED显示及IOL的输出应满足如下规则：当输入的信号电平高于设定的电压时，则7段LED显示为“1111”，IOL的电流状态为高；当输入的信号电平低于设定的电压时，则7段LED显示为“0000”，IOL的电流状态为低。
4. 在电路图上调整参数，设置信号源，同时将电压及信号源作为Simulation对象，开始对电路进行模拟，观察结果是否正确，调整参数使画得正确结果。
四、实验结果实验中，我们设计了一个逻辑电平测试器，通过输入不同的电平和信号，可以得到正确的输出结果，满足电路设计的要求。
五、结论本文介绍了如何使用Multisim软件来设计逻辑电平测试器，实验步骤清晰，且得到了正确的设计结果，可以作为使用Multisim软件设计电路的参考。
逻辑电平介绍TTL,CMOS
逻辑电平介绍TTL,CMOSTTL电平：输出高电平>2.4V,输出低电平<0.4V。
在室温下，一般输出高电平是3.5V，输出低电平是0.2V。
最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<= 0.8V，噪声容限是0.4V。
2，CMOS电平：1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。
而且具有很宽的噪声容限。
3，电平转换电路：因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。
哈哈4，OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。
否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。
5，TTL和COMS电路比较：1）TTL电路是电流控制器件，而coms电路是电压控制器件。
2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。
COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。
COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。
TTL和CMOS的逻辑电平关系图2－1：TTL和CMOS的逻辑电平图上图为5V TTL逻辑电平、5V CMOS逻辑电平、LVTTL逻辑电平和LVCMOS逻辑电平的示意图。
5V TTL逻辑电平和5V CMOS逻辑电平是很通用的逻辑电平，注意他们的输入输出电平差别较大，在互连时要特别注意。
另外5V CMOS器件的逻辑电平参数与供电电压有一定关系，一般情况下，Voh≥Vcc-0.2V，Vih≥0.7Vcc；Vol≤0. 1V，Vil≤0.3Vcc；噪声容限较TTL电平高。
JEDEC组织在定义3. 3V的逻辑电平标准时，定义了LVTTL和LVCMOS逻辑电平标准。
LVTTL逻辑电平标准的输入输出电平与5V TTL逻辑电平标准的输入输出电平很接近，从而给它们之间的互连带来了方便。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
逻辑信号电平测试器的设计1. 技术指标设计、组装、调试逻辑信号电平测试器。
测试器测量范围：低电平小于0.8V，高电平大于3.5V;用1KHz的音响表示被测信号是高电平，用800Hz的音响表示被测信号是低电平，当被测信号在0.8--3.5V之间时，不发出音响; 工作电源为5V。
2. 设计方案及其比较2.1 逻辑信号电平测试器的基本原理电路由输入电路、逻辑判断电路、音响信号产生电路和音响驱动电路，由四部分子电路组成。
电路的输入信号Vi由输入电路输出后，经过逻辑判断电路，在该电路中，通过比较器的比较测试，将该信号区分为高电平和低电平两个信号分别输入音响信号产生电路，在音响信号产生电路中，通过两个电容的充，放电过程，产生不同频率的脉冲信号，在音响驱动电路中，不同频率的脉冲信号使得扬声器发出不同音调的响声，通过音调的不同来区分高低电平的不同。
2.2 方案一图1为方案一的电路原理图。
电路由输入电路、逻辑判断电路、音响信号产生电路和音响驱动电路，由四部分子电路组成。
图1 方案一的原理图2.2.1 输入电路由R1和R2组成，电路的作用是保证测试器输入端悬空时，输入电压既不是高电平，也不是低电平。
一般情况下，在输入端悬空时，输入电压取Vi=1.4V。
根据技术指标要求输入电阻大于20KΩ。
由此可得：1.4V=R2/(R1+R2)5V，R1//R2=20KΩ。
理论值计算得：R1=71.4K Ω，R2=27.8ＫΩ。
2.2.2 逻辑判断电路R3和R4的作用是给U1的反相输入端提供一个3.5V的电压（高电平的基准平的基准）；R5 为二极管D1、D2的限流电阻。
D1、D2的作用是提供低电平信号基准具体逻辑判断情况是：当输入是高电平时，Vu1=5V，Vu2=0；当输入是低电平时，Vu1=0V，Vu2=5V; 当输入在0.8~3.5V之间，则Vu1=Vu2=0.由此可得：R4/（R4+R3）·5V=3.5V。
所以理论上，R3：R4=3:7。
2.2.3 音响信号产生电路主要由两个比较器U3和U4组成，根据前面对逻辑判断电路输出的研究，分三种情况讨论。
（1）当输入在0.8~3.5V之间，则Vu1=Vu2=0：由于稳态时，电容C1两端电压为零，并且此时Vu1和Vu2两输入端均为低电平，二极管D3和D4截止，电容C1没有充电回路，而U3的同相输入端为基准电压3.5V，使得U3的同相端电位高于反相端，输出为高电平即5V。
输出通过电阻R9按指数规律为电容C2充电，达到稳态时电容C2的电压为高电平，U4的同相端(5V)高于反相端(3.5V)，虽然输出为高电平，但是由于二极管D5的存在，电路的稳定状态不受影响。
故电路输出一直保持高电平。
（2）当输入是高电平时，即Vu1=5V，Vu2=0：此时二极管D3导通，电容C1通过电阻R6充电，按指数规律逐渐升高，由于U3同相输入端电压为3.5V，则在Vc1未达到3.5V之前，U3输出端电压保持为高电平。
在Vc1升高到3.5V后，U3的反相端电压高于同相端电压，U3输出电压由5V跳变为0V，使C2通过电阻R9和Ｕ3的输出电阻放电， Vc2由5V逐渐下降，当Vc2下降到小于Ｕ4反相端电压(3.5V)时，A4的输出电压跳变为0V，二极管D5导通，Cl通过D5和Ｕ4的输出电阻放电。
因为A4输出电阻很小，所以Vc1将迅速降到0V左右，这导致Ｕ3反相端电压小于同相端电压，A3的输出电压又跳变到5V，C1再一次充电，如此周而复始，就会在A3输出端形成矩形脉冲信号。
（3）当输入是低电平时，Vu1=0V，Vu2=5V：此时电路的工作过程与VA＝5V，VB＝0V时相同，惟一区别在于D2导通时，Vu2高电平通过R7向C1充电，所以Cl的充电时间常数改变了，使得这个电路的输出的周期会发生相应的变化。
电路参数的计算：根据一阶电路响应的特点可知，t1表示电容C1充电过程，t2表示电容C2放电过程。
τ代表时间常数。
由此可得：Vc1（t）=5（1-e-t/τ1 ),τ1=R6·C1和τ1’=R7·C1。
Vc2（t）=5e-t/τ2 ,τ2=R9·C2。
又T=1/f ,所以有：高电平时，1.2R6·C1 +0.36R9·C2=1ms；低电平时，1.2R7·C1 +0.36R9·C2=1.25ms 。
所以只要取定C1和C2的值即可得R6、R7、R8的值。
2.2.4 音响驱动电路R10为限流电阻。
由于音响负载工作电压较低且功率小，因此对驱动三极管的耐压等条件要求不高，选取c9014作为驱动管，可完全满足本电路要求。
2.3 方案二图2是方案二的电路原理示意图。
电路由输入电路、逻辑判断电路、音响信号产生电路和音响驱动电路，由四部分子电路组成。
图2 方案二的原理图2.3.1 输入电路同方案一，由R1和R2组成，电路的作用是保证测试器输入端悬空时，输入电压既不是高电平，也不是低电平。
一般情况下，在输入端悬空时，输入电压取Vi=1.4V。
根据技术指标要求输入电阻大于20KΩ。
由此可得：1.4V=R2/(R1+R2)5V，R1//R2=20KΩ。
理论值计算得：R1=71.4KΩ， R2=27.8ＫΩ。
2.3.2逻辑判断电路R3和R4的作用是给U1的反相输入端提供一个3.5V的电压（高电平的基准平的基准）；R5和R6的作用是给U2的同相输入端提供一个0.8V的电压（低电平的基准平的基准）。
由此可得：R4/（R4+R3）·5V=3.5V； R6（R6+R5）·5V=0.8V。
所以理论上，R3：R4=3:7，R5：R6=21:4。
2.3.3 音响信号产生电路主要由两个比较器U3和U4组成，根据前面对逻辑判断电路输出的研究，分3种情况讨论。
原理类似方案一，但是，在方案二中，R9与C2是并联关系，而不是如方案一的串联关系。
2.3.4 音响驱动电路R10为限流电阻。
由于音响负载工作电压较低且功率小，因此对驱动三极管的耐压等条件要求不高，选取9014作为驱动管，可完全满足本电路要求。
同方案一。
2.4 方案比较第一个不同之处在于：在逻辑判断电路中，设置高低电平的电压基准，方案一采用分压和二极管，而方案二均采用分压。
方案一的二极管比较好，因为比较稳定并且实际找电阻的话未必恰好使基准电压是0.8V，还需要再调整，这样的话比较麻烦。
所以选择用二极管。
第二个不同之处在于：在音响信号发生电路中，C2与R9的串并联关系不同，方案一采用串联，方案二采用并联。
3. 实现方案3.1 调整方案在实际操作中，我们发现有些电阻并不理想，所以应该对阻值进行了近似调整。
由前面的理论计算：理想情况下，各个参数关系应该是：R1=71.4KΩ，R2=27.８ＫΩ，R4/（R4+R3）·5V=3.5V。
即R3：R4=3:7，1.2R6·C1 +0.36R9·C2=1ms，1.2R7·C1+0.36R9·C2=1.25ms 。
实际上取瓷介电容103和104，那么，C1=0.1uF, C2=0.01uF。
由此可得，如下图所示，则R7-R6=2.0KΩ，R6 +0.03R9=8.3KΩ。
考虑到实验室的器材限制，最后确定的具体器材是：R1=70KΩ，R2=30ＫΩ，R3=30KΩ，R4=68ＫΩ，R6=7.5KΩ，R7=9.1ＫΩ，R9=56KΩ，R10=10ＫΩ，C1=0.1uF, C2=0.01uF，四个电压比较器采用集成块LM324, 三极管采用C9014 ,另外有一个扬声器，一块面包板，示波器，导线等。
3.2 实际调整实际测量U1和U2 的高电平输出，发现不是理想情况下的5V，而是3.68V。
但是U3和U4的基准电压只有3.5V，这样就无法实现设计原理，也就是说，在音响信号发生电路产生了问题，当输入是高电平或低电平时，根本就不会发生电容充放电，也就不会有不同音调的响声，所以测试的波形也只是一条直线，跟输入悬空或在0.8--3.5V之间是无异的。
所以对U3和U4的基准电压做了调整：设置为2.5v，这样与3.68V有一定的差距比较合理。
具体实现方法是，用两个相同适当的阻值分压实现，考虑现有器材，我们采用两个9.1kΩ的电阻分压。
所以最后实现的方案原理图如图3所示图3 实现方案的原理图3.3 在仿真设计中再次验证用示波器测量Vc1、Vc2和V o的波形。
测量的图示如下图图4所示。
以15V作为输入，验证方案可行性。
测量的波形图如下图图5所示。
从波形图可清楚看到，C1的充电过程、C2的放电过程，以及输出的矩形波。
说明调整后的方案是可行的。
所以肯定了实现方案，但是具体的数据测量应该以实物操作为主。
图4 实现方案的测量原理图图5 以15V为输入的测试的波形图*注:由上至下依次是Vc1、Vc2、Vo的波形。
4. 调试过程及结论4.1 明确调试目的验证高电平与低电平时发出不同音调的响声，具体测量本设计的高低电平分别为多少，记录相应的波形，分析结果，与技术指标比较，评估设计。
4.2 布线布线结果如图6所示。
为了测试方便，在输入端采用5V输入，用一个电位器进行调节，可以得到0~5V的输入。
图6 布线图4.3 具体调试4.3.1 发现的问题实际测量U1和U2 的高电平输出，发现不是理想情况下的5V，而是3.68V。
但是U3和U4的基准电压只有3.5V，这样就无法实现设计原理，也就是说，在音响信号发生电路产生了问题，当输入是高电平或低电平时，根本就不会发生电容充放电，也就不会有不同音调的响声，所以测试的波形也只是一条直线，跟输入悬空或在0.8--3.5V之间是无异的。
所以对U3和U4的基准电压做了调整：设置为2.5V，这样与3.68V有一定的差距比较合理。
具体实现方法是，用两个相同适当的阻值分压实现，考虑现有器材，我们采用两个9.1kΩ的电阻分压。
4.3.2 具体测量先采用悬空输入，验证U1和U2的基准电压是否分别是3.5V和0.8V。
测量结果是0.78V 和3.5V，较为合理，但是不能作为设计的高低电平，应进一步测量。
此时的输出波形是一条直线，符合设计要求。
接着将输入从开始慢慢向上调，刚开始一直有响声和波形，当调整到0.82V时恰好响声消失，矩形波消失。
说明低电平时是0.82V，低电平波形如下图图7所示，读取并记录相关的数据。
图7 低电平的输出波形图继续将输入慢慢往上调整，发现恰好在输入为3.5V时再次出现波形和响声，并且响声的音调与之前的不同，记录此时的波形，如下图图8所示。
图8 高电平的输出波形图4.4 结果分析实际低电平是0.82V，设计要求是0.8V；实际高电平是3.5V，实际要求是3.5V，并且响声的音调也不同。