超宽带系统中ADC前端匹配网络设计
超宽带天线匹配网络的设计概要
超宽带天线匹配网络的设计B.S.Yarman, Istanbul University,TurkeyDesign of Ultra WidebandAntenna Matching Networks2008, 308pp.HardcoverISBN 9781402084171B.S.亚曼等著天线、天线匹配网络(或均衡器)、天线开关以及天线阵列相位移位器是超宽带通讯系统最重要的部件。
作为一个整体,它们构成了我们称谓的天线系统。
很显然这些关键的部件处于通讯系统的前端。
如果天线系统是宽带的,那么无线装备是宽带的几率就很高。
否则不论通讯系统的其余部分的有多好,该系统的带宽是受到天线设备限制的。
实时频率技术(RFT)是1977年由美国康乃尔大学的H.J.Carlin教授提出的,该方法对许多应用提供了建造功率传输网络的出色解决方案。
此外经简化的实时频率技术(SRFT)已被证实最适用于人们为天线设计匹配网络和微波放大器。
本书致力于采用SRFT设计超宽带实用天线匹配网络,这是同类书中的第一本,并且预计会填补无线通讯领域中非常重要的空白。
对于书中的每一个例子,作者都提供了开放式Matlab代码,因此读者可以很容易地产生并验证这些例子的结果。
本书共有13章。
1.实时频率技术;2.天线基础;3.移动无线通讯天线;4.移动电话天线开发中的挑战;5.内部终端天线的设计技术;6.终端天线测量;7.依据散射参数的无损耗二端描述;8.天线匹配问题的分析方法;9.经简化的实时频率技术;10.应用;11.经简化实时频率技术的预置;12.匹配网络分析与最优化Ⅰ;13.匹配网络分析与最优化Ⅱ。
本书是斯普林格《信号与通讯技术》丛书中的一本,作者坚信本书对于那些供职于商业无线通讯公司以及政府和军队机构的研究经理及工程师非常有用。
胡光华,高级软件工程师(原中国科学院物理学研究所)Hu Guanghua, Senior Software Engineer(Former Institute of Physics,CAS)。
ADC、DAC选型与匹配电路设计
? ADC等效噪声系数计算 ? ADC 采样时钟的要求与中频的选择 ? 时钟抖动对 ADC SNR的影响
? 相噪与时钟抖动的转换
? ADC前端驱动电路设计 ? ADC满量程均值功率计算 ? ADC SFDR 、SNR 、IM3要求
? 测试灵敏度时通道最小增益要求 ? 测试阻塞信号时通道最大增益要求
给出的相符。
在DAC底噪不受限制时， IMD 值可以简单的估算为是单载波 -（ACLR+3）。
第六页，共29页。
DAC 使用外部高频时钟(shízhōng)的优
? 1.DAC输出信号(xìnhào)的量化噪声更低 DAC输出(shūchū)信号=的DA噪C底本身的噪声 + 采样时钟的远端相噪 - 10lg( 外
? 6.Mod Input Swing = (DAC Swing)*[R3||(0.5*R4)]/[R2 + R3||(0.5*R4)] ? 7.LOSS = 20lg(DAC Swing/Mod Input Swing)
第十页，共29页。
IQ调制器最大输出功率、噪声系数与
ACPR计算(jì suàn)
? 1.最大可接受噪声 = -121 + 25 -6 = -102dBm/3.84MHz
? 2. 动态范围 = -40 - （-102）= 62dB
? 3.PAR= 7dB ，通道不平坦度 3dB, ADC 底噪需比输入信号噪声低
SNRFS ≥ 62 + 7 + 3 + 10 = 82dBFS/3.84MHz
第二页，共29页。
DAC评估(pínɡ ɡū)环境
第三页，共29页。
DAC关键(guānjiàn)指标
ADC前端放大器和RC滤波器设计
为将驱动器噪声对总SNR的影响降至最低，此总噪声应为ADC噪声的¹⁄ 左右。根据目标系统的SNR 要求，可能还允许更高的噪声。例如，如果ADC的SNR为91 dB， VREF = 5 V，则总噪声应小于或 等于
图9. 不同输出电压水平下失真与频率的关系
裕量，即放大器最大实际输入/输出摆幅与正负电轨之差，也可能影响THD。放大器可能具有轨到轨 输入和/或输出，或者要求最高1 V甚至更大的裕量。即便是轨到轨输入/输出，如果工作信号电平接 近放大器的供电轨，也将难以获得良好的失真性能。因此，最好应选择让最大输入/输出信号远离供 电轨的电源电平。考虑一个0 V至5 V输入范围的ADC，采用ADA4841-1放大器驱动，需要将ADC的 范围提高到最大。该放大器具有轨到轨输出，对输入有1 V的裕量要求。如果用作单位增益放大器， 则至少需要1 V的输入裕量，正电源至少必须是6 V。输出为轨到轨，但仍然只能驱动到地或正供电 轨的大约25 mV范围内，因而需要一个负供电轨，以便一直驱动到地。为了给失真性能留有一定的 裕量，负供电轨可以是–1 V。
图1. 典型放大器、RC滤波器和ADC 在建立ADC输入和通过优化带宽限制噪声时所需的最小RC值，可以由假设通过指数方式建立阶跃输 入来计算。要计算阶跃大小，需要知道输入信号频率、幅度和ADC转换时间。转换时 间,tCONV （图2）是指容性DAC从输入端断开并执行位判断以产生数字代码所需的时间。转换时间 结束时，保存前一样本电荷的容性DAC切换回输入端。此阶跃变化代表输入信号在这段时间的变化 量。此阶跃建立所需的时间称为 "反向建立时间"。
图8. ADA4841-1的失真与频率的关系 图中显示的不是总谐波失真，而是一般最为重要的二次和三次谐波成分。 ADA4841-1的噪声非常小，失真特性优异，足以驱动18位ADC到大约30 kHz。当输入频率接近100 kHz或更高时，失真性能开始下降。为在高频时实现低失真，需要使用功耗更高、带宽更宽的放大 器。较大的信号也会降低性能。对于0 V至5 V的ADC输入，失真性能信号范围将提高到5 V p-p。从 图8所示的失真图可看出，这将产生不同的性能，因此放大器可能需要测试，以确保它满足要求。图 9比较了多个输出电压水平的失真性能。
宽带接收机前端射频电路设计——可重构射频混频器设计的开题报告
宽带接收机前端射频电路设计——可重构射频混频器设计的开题报告一、论文选题背景和研究意义随着通信技术的日新月异，对高速宽带应用的需求不断提高，宽带通信系统的设计也日益变得复杂。
而在宽带通信系统的设计中，宽带接收机前端射频电路是其中的重要组成部分。
射频电路的设计对于整个系统的性能和稳定性具有至关重要的影响。
因此，对宽带接收机前端射频电路的设计研究具有很高的实际意义。
在射频电路的设计中，一个常见的问题是需要对不同频率的信号进行信号处理。
例如，当接收机需要接收多个信号时，需要进行信号的混频处理，将所接收到的信号转换到基带中进行进一步的处理。
此时，混频器成为了关键的组成部分。
然而，不同信号在不同频率下的接收需要不同的混频器，这导致了混频器在设计中具有一定的困难性。
因此，研究可重构射频混频器设计是极为必要的。
二、国内外研究现状目前，国内外对可重构射频混频器的研究已经有了一定的进展。
例如，国外学者设计了一种基于宽带集成技术的可重构射频混频器，该混频器能够在10GHz到20GHz频率范围内实现多种混频功能，具有优异的性能指标。
国内也有许多学者对此进行研究，例如利用CMOS工艺制作低电流混频器的研究，以及利用GaAs工艺实现双模混频器的研究等。
然而，当前射频混频器设计中存在一些问题。
例如，目前使用的混频器在频段扩展和功率要求方面存在局限性，而且实现复杂且成本较高。
因此，需要在混频器设计中寻求新的技术路线，以解决目前存在的问题。
三、研究内容和技术路线本文将研究可重构射频混频器的设计技术，对技术进行一定的探讨和应用。
研究内容如下：1. 初步研究射频混频器的基本理论和相关技术知识，了解射频混频器的工作原理和现有的技术路线。
2. 研究可重构射频混频器的设计方法，通过设计具有可重构性质的混频器，使其能够适应不同频率下的信号处理。
3. 利用软件仿真，优化混频器的设计参数，提高混频器的工作性能。
4. 制作混频器原型，并进行实际测试。
超宽带通信系统的设计与实现
超宽带通信系统的设计与实现在当今信息高速传递的时代，通信技术的发展日新月异，其中超宽带通信系统以其独特的优势逐渐崭露头角。
超宽带通信系统是一种能够在极宽的频带上传输数据的通信技术，具有高速率、低功耗、高精度定位等诸多优点，在无线个域网、雷达探测、精确定位等领域有着广泛的应用前景。
超宽带通信系统的基本原理是通过发送极窄脉冲来实现数据传输。
这些脉冲的宽度通常在纳秒甚至皮秒级别，因此能够占据非常宽的频谱。
与传统的通信技术相比，超宽带通信系统不需要进行载波调制，直接利用脉冲的有无来表示数字信息“0”和“1”，大大简化了系统的复杂度。
在设计超宽带通信系统时，首先要考虑的是发射机的设计。
发射机的核心部件是脉冲发生器，它需要产生符合要求的窄脉冲。
常见的脉冲发生器有阶跃恢复二极管脉冲发生器、雪崩三极管脉冲发生器等。
这些脉冲发生器能够产生纳秒甚至皮秒级别的窄脉冲，但其性能和稳定性会受到多种因素的影响，如电源电压、温度等。
为了提高脉冲的质量和稳定性，通常需要采用一些补偿和校准技术。
除了脉冲发生器，发射机还需要功率放大器来增强信号的强度。
由于超宽带信号的频谱非常宽，功率放大器需要在很宽的频带上保持良好的线性特性和效率。
这对功率放大器的设计提出了很高的要求，目前常用的功率放大器有砷化镓功率放大器、氮化镓功率放大器等。
接收机是超宽带通信系统的另一个重要组成部分。
接收机的主要任务是从接收到的信号中准确地恢复出原始的数据。
由于超宽带信号的功率谱密度非常低，接收机需要具有很高的灵敏度。
常见的接收机结构有相关接收机、能量接收机等。
相关接收机通过将接收到的信号与本地产生的模板脉冲进行相关运算来恢复数据，具有较好的性能，但实现复杂度较高。
能量接收机则通过检测接收到的信号能量来判断数据，实现相对简单，但性能稍差。
在超宽带通信系统中，天线的设计也至关重要。
天线需要在很宽的频带上保持良好的辐射特性和阻抗匹配。
常见的超宽带天线有平面单极子天线、圆锥天线等。
ADC阻抗以及阻抗匹配
我来大概概括一下ADC输入阻抗的问题：1:SAR型ADC这种ADC内阻都很大，一般500K以上。
即使阻抗小的ADC，阻抗也是固定的。
所以即使只要被测源内阻稳定，只是相当于电阻分压，可以被校正。
2:开关电容型，如TLC2543之类。
他要求很低的输入阻抗用于对内部采样电容快速充电。
这时最好有低阻源，否则会引起误差。
实在不行，可以外部并联一很大的电容，每次被取样后，大电容的电压下降不多。
因此并联外部大电容后，开关电容输入可以等效为一个纯阻性阻抗，可以被校正。
3：FLASH.html">FLASH型（直接比较型）。
大多高速ADC都是直接比较型，也称闪速型（FLASH），一般都是低阻抗的。
要求低阻源。
对外表现纯阻性，可以和运放直接连接4：双积分型大多输入阻抗极高，几乎不用考虑阻抗问题5：Sigma-Delta型。
这是目前精度最高的ADC类型，也是最难伺候的一种ADC。
重点讲一下要注意的问题：a.内部缓冲器的使用。
SigmaDelta型ADC属于开关电容型输入，必须有低阻源。
所以为了简化外部设计，内部大多集成有缓冲器。
缓冲器打开，则对外呈现高阻，使用方便。
但要注意了，缓冲器实际是个运放。
那么必然有上下轨的限制。
大多数缓冲器都是下轨50mV，上轨AVCC-1.5V。
在这种应用中，共莫输入范围大大的缩小，而且不能到测0V。
一定要特别小心！一般用在电桥测量中，因为共模范围都在1/2VCC附近。
不必过分担心缓冲器的零票，通过内部校零寄存器很容易校正的。
b.输入阻抗问题。
SigmaDelta型ADC属于开关电容型输入，在低阻源上工作良好。
但有时候为了抑制共模或抑制乃奎斯特频率外的信号，需要在输入端加RC滤波器，一般DATASHEET上会给一张最大允许输入阻抗和C和Gain的关系表。
这时很奇怪的一个特性是，C越大，则最大输入阻抗必须随之减小！刚开始可能很多人不解，其实只要想一下电容充电特性久很容易明白的。
宽带匹配网络理论及应用研究
宽带匹配网络理论及应用研究宽带匹配网络理论及应用研究摘要：宽带匹配网络是一种重要的射频（Radio Frequency, RF）和微波（Microwave）电路元件，它在无线通信、雷达、射频模拟电路等领域有着广泛的应用。
本文通过对宽带匹配网络的原理、结构及其在相关应用中的研究进展进行综述，旨在为宽带匹配网络的设计与应用提供一定的参考。
关键词：宽带匹配网络；射频电路；无线通信；微波电路；雷达一、引言在无线通信系统中，信号的传输需要经过由天线、滤波器等组成的射频前端电路。
而射频前端电路的一个核心部分就是宽带匹配网络。
宽带匹配网络可以使射频前端电路与其他电路之间的阻抗进行匹配，从而实现能量传递和信号转换。
因此，宽带匹配网络的性能和设计对于整个射频电路的工作效果至关重要。
二、宽带匹配网络的原理宽带匹配网络的设计是为了实现在宽频带范围内的阻抗匹配，其原理主要基于阻抗变换理论。
在传输线理论中，电磁波在线路中传输时，会遇到特定的阻抗，而当阻抗不匹配时，会产生反射波。
通过在匹配网络中引入阻抗变换元件，可以实现信号的阻抗匹配，减小反射波的发生。
三、宽带匹配网络的结构宽带匹配网络的结构可以分为两种类型：串联结构和并联结构。
串联结构中，利用串联的传输线和变压器等元件来实现阻抗的匹配。
而在并联结构中，通过并联的电容、电感和变压器等元件来实现阻抗的匹配。
两种结构各有利弊，根据具体的应用场景选择合适的结构。
四、宽带匹配网络的应用研究宽带匹配网络在无线通信、雷达、射频模拟电路等领域都有着广泛的应用。
在无线通信系统中，宽带匹配网络可以实现发射端和接收端之间的阻抗匹配，提高信号质量。
在雷达系统中，宽带匹配网络可以实现微波信号的传输和接收，提高雷达系统的性能。
在射频模拟电路中，宽带匹配网络可以实现频率选择性放大和滤波等功能。
五、宽带匹配网络的挑战和展望宽带匹配网络在应用中还存在一些挑战，如：1. 带宽限制：在设计宽带匹配网络时，需要考虑到信号在整个带宽范围内的匹配情况，这对设计的要求提出了更高的要求。
转换器模拟输入：高速ADC 前端设计的挑战和权衡因素
转换器模拟输入：高速ADC前端设计的挑战和权衡因素作者：Rob Reeder简介关于模数转换器(ADC)前端设计，首先必须声明：它是一门艺术。
如果日常工作中不在实验室动手操作，不注意放大器和变压器（巴伦）的最新技术趋势，那么前端设计，特别是高频(>100MHz IF)下的前端设计可能非常困难。
大部分设计人员都会把数据手册或应用笔记的设计作为起点，但相对于设计人员真正要实现的目标，这些设计所提供的信息可能并不完整。
这篇文章的意图不是要给出一个关于高速ADC前端设计的“公式”，而是要说明，利用变压器或放大器优化设计时有许多因素需要权衡。
转换器及其拓扑结构有许多类型，本文针对的是采样速率为10MSPS或更高的缓冲型和无缓冲（开关电容）型高速流水线架构。
前端是确定转换器接收并采样的信号或信息质量的关键部分。
在设计中，如果对这最后一级重视不够，则会对应用的性能产生不利影响。
通过了解前端设计的权衡因素，设计人员可以采样一些或所有这些方法来帮助开发基带、带通（即超奈奎斯特频率）或宽带转换器应用的高性能前端。
了解前端要实现的目标首先考虑转换器前端设计需要实现哪些目标。
这一点再怎么强调也不过分，因为许多设计欠缺这方面的考虑。
大多数转换器的选择依据是采样速率、全功率带宽、功耗、数字输出拓扑结构、通道数和其它相关特性是否适合特定应用。
其中的大部分特性被认为是转换器的额定限制。
例如，如果采样速率超过转换器的最大采样速率，则会对性能产生不利影响。
因此，我们假设在所有情况下，转换器均在时钟规格和其它任何额定规格的范围内工作，转换器不是前端设计过程的限制因素。
选定ADC之后，就必须了解在系统设计规定的条件下，设计高性能前端时需要注意的基本要素。
人们发现，对于所有转换器前端设计，有七个参数至关重要，它们是：输入阻抗、VSWR、通带平坦度、带宽、SNR、SFDR和输入驱动电平。
当设计人员权衡各种因素以优化设计时，这些参数可以起到指导作用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
超宽带系统中ADC 前端匹配网络设计1、引言传统的窄带无线接收机，DVGA+抗混叠滤波器+ADC 链路的设计中，我们默认ADC 为高阻态，在仿真抗混叠滤波器的时候忽略ADC 内阻带来的影响。
但随着无线技术的日新月异，所需支持的信号带宽越来越宽，相应的信号频率也越来越高，在这样的情况下ADC 随频率变化的内阻将无法被忽视。
为了取得较好的信号带内平坦度，引入了ADC 前端匹配电路的设计，特别是对于non-input buffer的ADC在高负载抗混叠滤波器应用场景下，前端匹配电路的设计在超宽带的应用中就更显得尤为重要。
本文将以ADS58H40为例介绍ADC前端匹配电路的设计。
2、Non-input buffer ADC 内阻特性及其等效模型理想ADC 的输入内阻应该是高阻态，即在前端抗混叠滤波器的设计中无需考虑ADC 内阻带来的影响，但是实际ADC内阻并非无穷大并且会随着频率而发生改变。
从输入内阻的角度而言，ADC又可以被分为两类，一个是有输入buffer的ADC，输入特性更趋向于理想ADC，内阻往往比较大；另一类就是没有输入buffer的ADC，它们的内阻在高频不可忽略且随频率发生改变，但它们的功耗比前者要小。
图1为non-input buffer ADS58H40模拟输入等效内阻模型。
ADC模拟输入端采样保持电路本身所等效的阻抗网络随频率的改变而变化；再加上ADC 采样噪声的吸收电路（glitch absorbing circuit）RCR 电路，它的存在改善了ADC 的SNR 和SFDR，但也使得ADC的内阻随着频率而越发变化。
两者效应叠加使ADC 的等效负载整体呈现容性。
图1 ADS58H40 模拟输入等效内阻模型图2以ADS58H40为例给出了内阻随频率变化的曲线图。
A串联模型，串联模型中的串联等效电阻值在Ohm量级。
B并联模型，并联模型中的并联等效电阻值在低频（< 100MHz）的时候kOhm量级，但随着输入频率不断升高(>200MHz)，并联等效电阻值会急剧下降到百欧姆级，使其相对于抗混叠滤波器ADC端负载不可忽略。
而且不管是并联模型还是串联模型中的等效电容，也使得抗混叠滤波器ADC端负载特性偏离理想的阻性特征需要补偿。
图2 ADS58H40 内阻简化模型：A 串联模型，B 并联模型；及其相关频率变化曲3、Non-input buffer ADC 前端匹配网络拓扑架构由于ADC 的等效内阻随频率变化而且在高频时偏离理想高阻态，抗混叠滤波器ADC 端负载阻抗的选择就显得尤为重要。
理想ADC支持抗混叠滤波器的负载的任意选择，完全没有要求。
但是内阻的变化，使得现实中ADC希望前端的抗混叠滤波器的负载阻抗可以比较小，即传统50Ohm 抗混叠滤波器的设计，ADC的kOhm级的内阻相对于50Ohm而言可以忽略不计。
但是现在越来越多的抗混叠滤波器需要100Ohm 的负载设计，以达到前端驱动级的最优工作状态。
图5 以现在无线基站设计中常用的DVGA LMH6521 为例，为了使整个接收链路达到最优的线性性能，推荐使用100Ohm 的抗混叠滤波器。
此时如果仍采用简单的100Ohm 负载并联在ADC 输入端的做法，随着输入信号频率的升高和输入信号带宽的增宽，ADC内阻非理想特性将越来越明显，它会直接拉低ADC 侧的100Ohm 负载，恶化信号的带内平坦度。
图3 DVGA 最优工作状态负载要求示意图为了统一抗混叠滤波器的设计以简化其在不同平台项目中的移植，希望ADC侧（包括ADC 等效内阻和前端匹配电路）在整个信号带宽中都呈现一致的阻抗特性例如图3 应用中的100Ohm，引入了ADC 前端匹配网络如图4 所示。
图4 Non-input buffer ADC 前端匹配网络拓扑架构简图其中：1、R1和R2是ADC侧阻抗的主要组成部分，在假设ADC理想高阻特性的情况下，它即代表了ADC侧的负载。
由于ADC有限内阻和所需的匹配网络，为了达到整体效果仍保持100Ohm负载状态，R1和R2远高于50Ohm的最优取值。
R1和R2不仅决定了ADC输入pin脚的实际共模电压（VCM-Analog input common mode current*R1, ADC的性能SNR 和SFDR会随着VCM的变化而发生些许改变，请参见datasheet图22）；而且原本也是sampling glitch的低阻泄放路径，所以不宜过大。
R1和R2的取值原则为实现ADC端组合负载目标前提下的最小值，而且最大值不宜超过100Ohm。
2、R5和R6代表ADC输入口串联的5Ohm或者10Ohm的阻尼电阻，为的是衰减可能由bonding wire寄生电感引起的震荡。
3、由R3-L1-L2-R4组成的网络主要是负责超宽带应用中的带内平坦度调整，它存在的意义在于此网络呈感性，阻抗随频率递增；它和随频率递减的ADC 等效内阻呈反方向变化，两项并联使整体阻抗在所需频率范围内尽量保持不变。
如果觉得网络过于复杂，也可以考虑将L1 和L2 合并为一个电感断开VCM 连接；考虑分隔为两个电感仅是为VCM电流提供和R1+R2 并行的通路以减小VCM距理想值的偏移。
4、R7-L3//C1-R8组成的网络则主要担负吸收sampling glitch的责任。
在50Ohm负载抗混叠滤波器的应用中，50Ohm负载路径即相当于采样噪声的低阻泄放路径，所以R-L//C-R 电路选配一般可以不加，但是当抗混叠滤波器的负载阻抗增加，例如上文中所提到的100Ohm抗混叠滤波器的应用，R-L//C-R的网络在性能要求较高的应用中建议采用。
采样噪声是由采样开关的开关切换引起的。
只有在ADC输入pin脚处直接引入低阻通路才可以有效的将其吸收，这就是为何RLCR 网络需要尽可能的接近ADC输入管脚布局。
否则，采样噪声会在dither的作用下转化为影响ADC性能的噪声从而恶化SNR和SFDR。
此吸收采样噪声电路的最主要的组成部分为电容，采样噪声多为高频分量组成，对其形成低阻通路即低通电路或带通电路（对有用信号为高阻，对高频噪声为低阻）。
C的取值不易过小，过小影响吸收效果，同样也不易过大，过大会严重影响输入带宽。
两端串联的R不易过大25Ohm 为宜，并联的电感主要是降低Q值，有助于平坦带内波动。
当R3-L1-L2-R4 和R7-L3//C1-R8网络共存的时候，出于带内平坦度的考量，需要移去L3形成R-CR网络。
简单的取值步骤及原则：1、如果是传统的50Ohm抗混叠滤波器设计，R1和R2各取25Ohm，无需加入R-L-L-R 网络，RL//C-R的网络选配。
2、如果是100Ohm及以上抗混叠滤波器设计。
接收链路需要加入R-L//C-R，选配R-L-L-R 网络（选配R-L-L-R 的时候，R-L//C-R 需要换为R-C-R）；反馈链路则需要加入R-L-L-R。
a、首先需要根据性能测试结果选取R-L//C-R或者R-C-R网络中的C。
以H40为例，RL//C-R网络C取10pF，R-C-R网络C取3.3pF可以有效滤除（中频IF小于350MHz 应用中的）高频采样开关噪声。
网络中的R取25Ohm为宜，网络中L取值原则为使LC谐振腔在有用带宽中心附近形成谐振频率。
b、然后以R1 和R2 各为100Ohm为仿真起点，出于带内平坦度的考量，仿真选取R-L-L-R的值。
再平坦度满足要求的情况下，尝试降低R1和R2的值，但是需要适当增加R-L-L-R的等效阻抗作为弥补，最后找到实现ADC端组合负载目标前提下的R1和R2的最小取值。
4、ADS58H40 前端匹配网络设计ADS58H40是一款四通道14-bit, 250MSPS的高性能ADC，广泛应用在无线基站的设计中，即可以用在接收通道中，同样也可以应用在反馈通道中。
这里以ADS58H40在100Ohm 抗混叠滤波器负载的应用为例介绍前端匹配网络设计。
4.1接收链路拓扑架构由于接收链路对性能指标要求高，R-C//L-R(R-C-R)的吸收采样噪声的网络必不可少，加之接收链路带宽较窄，对带内平坦度起调节作用的R-L-L-R 网络可以选配。
这里Fs=245.76MSPS 采样率，中频3/4 Fs 184.32MHz，带宽80MHz，100Ohm 抗混叠滤波器负载应用为例。
图5为以牺牲带内平坦度为代价的简化版前端匹配电路。
R-L//C-R意在吸收采样噪声达到性能的最佳优化。
C的取值以10pF为宜，L 的取值配合10pF，在所需带宽内形成谐振腔，对有用信号不衰减，对高频采样噪声起到吸收的作用。
图5 Non-input buffer ADC 接收链路设计举例 A –最少的器件牺牲些许的带内平坦度图6为性能和平坦度相折中的网络架构，网络架构较图5复杂，但是80MHz信号带宽内平坦度远远好于上图中的简化版本设计。
由于前端R-L-L-R架构的存在，这里吸收采样噪声的R-L//C-R 简化为R-C-R，C的取值以3.3pF为宜。
图6 Non-input buffer ADC 接收链路设计举例B 最优的带内平坦度4.2 反馈链路拓扑架构反馈链路处理信号带宽远高于接收链路，而性能要求则较接收链路低。
为了满足带内平坦度的要求，R-L-L-R的平坦度调节电路必不可少。
而R-C//L-R(R-C-R)采样噪声吸收电路所表现出的低通或带通特性限制了其在超宽带（BW>100MHz）的反馈链路中的应用。
使得反馈链路中同样也存在着性能和带宽的折中。
但考虑到反馈链路-10dBFs输入幅度下性能恶化有限（采样噪声随输入幅度的增加而增大），缺少采样噪声吸收电路的反馈链路的性能仍然满足系统性能要求。
这里以Fs=245.76MSPS采样率，中频3/4 Fs 184.32MHz，带宽200MHz，100Ohm抗混叠滤波器负载应用为例。
图7为以牺牲些许性能为代价而取得最优带内平坦度的反馈链路前端匹配电路，R-L-L-R为带内平坦度调节电路。
图7 Non-input buffer ADC 反馈链路设计举例结论Non-input buffer的ADC在高中频，超宽带，高负载抗混叠滤波器应用场景下，需要对前端匹配电路的设计进行特别的考量。
针对接收和反馈链路的不同特性，有选择性的引入R-L-L-R平坦度调整电路，R-L//C-R采样噪声吸收电路，以期达到性能和带内平坦度的折中。