2015年数字逻辑复习题

合集下载

数字逻辑复习题

数字逻辑复习题

《数字逻辑》复习题一选择题1.逻辑表达式Y=AB可以用 ( C ) 实现。

A.正或门B.正非门C.正与门D.负或门2.在( A )的情况下,“或非”运算的结果是逻辑 1 。

A.全部输入是0 B.全部输入是1C.任一输入为0,其他输入为1D.任一输入为13.CMOS数字集成电路与TTL数字集成电路相比突出的优点是( A )。

A. 微功耗B. 高速度C. 高抗干扰能力D. 电源范围宽4.在下列逻辑电路中,不是组合逻辑电路的有( D )。

A. 译码器B. 编码器C. 全加器D. 寄存器5.一块数据选择器有三个地址输入端,则它的数据输出端最多应有( D )。

A.3B.6C.7D.86.组合逻辑电路的特点是( B )。

A. 输出与以前输入有关B. 输出只由当时输入决定C. 输出与原来输出有关D. 输出由当时和以前输入共同决定7.若在编码器中有90个编码对象,则要求输出二进制代码位数为( C )位。

A.5B.6C.7D.88.数据选择器,某瞬间在选择变量作用下,从多路信号中选出( C )。

A.2路B.全部C.1路D. 4路9.八路数据分配器,其地址输入端有( C )个。

A.1B.2C.3D.4E.810.同步计数器和异步计数器比较,同步计数器的显著优点是( A )。

A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制11.8 位移位寄存器,串行输入时经( D )个脉冲后,8位数码全部移入寄存器中。

A.1B.2C.4D.812.只读存储器ROM中的内容,当电源断掉后又接通,存储器中的内容( D )。

A.全部改变B.全部为0C.不可预料D.保持不变13.基本的逻辑运算是( C )。

A. 异或B. 与非C. 与、或、非D. 或非14.格雷码的特点是位置相邻的数码中只有( A )。

A. 一位不同B. 二位不同C. 高位相同,其他全不同D. 各位全不同15.函数F= <!--[if !vml]--><!--[endif]-->的反函数是( A )。

《数字逻辑》复习题

《数字逻辑》复习题

《数字逻辑》复习题一、选择题1.逻辑函数的表示方法中具有唯一性的是_________。

( )A.真值表B.布尔表达式C.逻辑图D.VHDL 语言2.Gray (格雷)码的特点是相邻码组中有________位码相异。

( )A .三位 B.两位 C.一位 D.四位3.n 个变量的最小项是 。

( ) A. n 个变量的积项,它包含全部n 个变量,每个变量可用元变量或非变量。

B. n 个变量的和项,它包含全部n 个变量,每个变量可用元变量或非变量。

C. n 个变量的积项,它包含全部n 个变量,每个变量仅为元变量。

D. n 个变量的和项,它包含全部n 个变量,每个变量仅为元变量。

4.最小项的逻辑相邻项是________。

A .ABCD B. C. D.5. 下述BCD 码中,属于有权码的是________。

( )A.余3码B.循环码C.格雷码D.8421码6.若变量A ,B ,C ,D ,E 取值为10011时,某最小项的值为1,则此最小项是____。

( ) A. B. C. D.7. 在下列电路中,不是组合逻辑电路的是________。

( )A. 编码器B. 锁存器C. 全加器D. 比较器8.要使译码器(74LS138)正常工作,使能控制端、、的电平信号应是____。

( ) A .100 B. 111 C.011 D.0009. 有一个左移移位寄存器,当预先置入1011后,其串行输入固定接0,在4个移位脉冲CP 作用下,四位数据的移位过程是 。

( ) A.1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C .1011--1100--1101--1110--1111 D.1011--1010--1001--1000--011110. 能实现从多个输入端中选出一路作为输出的电路称为________。

( )A.触发器B.计数器C.数据选择器D.译码器11. 设计一位十进制计数器,至少需要_______个触发器。

数字逻辑复习题有答案

数字逻辑复习题有答案

数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作?答案:在数字逻辑中,“与”操作是一种基本的逻辑运算,它只有当所有输入信号都为高电平(1)时,输出信号才为高电平(1)。

如果任何一个输入信号为低电平(0),则输出信号为低电平(0)。

2. 描述数字逻辑中的“或”操作。

答案:在数字逻辑中,“或”操作是另一种基本的逻辑运算,它只要至少有一个输入信号为高电平(1),输出信号就为高电平(1)。

只有当所有输入信号都为低电平(0)时,输出信号才为低电平(0)。

3. 如何理解数字逻辑中的“非”操作?答案:“非”操作是数字逻辑中最基本的逻辑运算之一,它将输入信号的电平状态取反。

如果输入信号为高电平(1),输出信号则为低电平(0);反之,如果输入信号为低电平(0),输出信号则为高电平(1)。

4. 解释数字逻辑中的“异或”操作。

答案:数字逻辑中的“异或”操作是一种逻辑运算,它只有在输入信号中有一个为高电平(1)而另一个为低电平(0)时,输出信号才为高电平(1)。

如果输入信号相同,即都是高电平或都是低电平,输出信号则为低电平(0)。

5. 什么是数字逻辑中的“同或”操作?答案:“同或”操作是数字逻辑中的一种逻辑运算,它只有在输入信号都为高电平(1)或都为低电平(0)时,输出信号才为高电平(1)。

如果输入信号不同,即一个为高电平一个为低电平,输出信号则为低电平(0)。

6. 什么是触发器,它在数字逻辑中的作用是什么?答案:触发器是一种具有记忆功能的数字逻辑电路,它可以存储一位二进制信息。

在数字逻辑中,触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。

7. 简述D触发器的工作原理。

答案:D触发器是一种常见的触发器类型,它的输出状态由输入端D的电平决定。

当触发器的时钟信号上升沿到来时,D触发器会将输入端D的电平状态锁存到输出端Q,从而实现数据的存储和传递。

8. 什么是二进制计数器,它的功能是什么?答案:二进制计数器是一种数字逻辑电路,它能够按照二进制数的顺序进行计数。

数字逻辑复习题3

数字逻辑复习题3

一、填空题:(每空3分,共15分)1.逻辑函数有四种表示方法,它们分别是(真值表)、(逻辑图)、(逻辑表达式)和(卡诺图)。

2.将2004个“1”异或起来得到的结果是(0 )。

3.由555定时器构成的三种电路中,()和()是脉冲的整形电路。

4.TTL器件输入脚悬空相当于输入(高)电平。

5.基本逻辑运算有: (and )、(not )和(or )运算。

6.采用四位比较器对两个四位数比较时,先比较(最高)位。

7.触发器按动作特点可分为基本型、(同步型)、(主从型)和边沿型;8.如果要把一宽脉冲变换为窄脉冲应采用(积分型单稳态)触发器9.目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是(TTL )电路和(CMOS )电路。

10.施密特触发器有(2)个稳定状态.,多谐振荡器有(0 )个稳定状态。

11.数字系统按组成方式可分为功能扩展电路、功能综合电路两种;12.两二进制数相加时,不考虑低位的进位信号是(半)加器。

13.不仅考虑两个_______本位_____相加,而且还考虑来自___低位进位____相加的运算电路,称为全加器。

14.时序逻辑电路的输出不仅和___该时刻输入变量的取值______有关,而且还与_电路原来的状态_______有关。

15.计数器按CP脉冲的输入方式可分为__同步计数器和____异步计数器_。

16.触发器根据逻辑功能的不同,可分为_____rs______、______jk_____、___t________、___d________、___________等。

17.根据不同需要,在集成计数器芯片的基础上,通过采用__反馈归零法_________、__预置数法_________、__进位输出置最小数法__等方法可以实现任意进制的技术器。

18.4. 一个JK 触发器有 2 个稳态,它可存储 1 位二进制数。

19.若将一个正弦波电压信号转换成同一频率的矩形波,应采用多谐振荡器电路。

数字逻辑考题及答案

数字逻辑考题及答案

数字逻辑试题1答案一、填空:(每空1分,共20分)1、(20.57)8=(10.BC)162、(63.25)10=(111111.01)23、(FF)16=(255)104、[X]原=1.1101,真值X=-0.1101,[X]补=1.0011。

5、[X]反=0.1111,[X]补=0.1111。

6、-9/16的补码为1.0111,反码为1.0110。

7、已知葛莱码1000,其二进制码为1111,已知十进制数为92,余三码为110001018、时序逻辑电路的输出不仅取决于当时的输入,还取决于电路的状态。

9、逻辑代数的基本运算有三种,它们是_与_、_或__、_非_。

10、FAB1,其最小项之和形式为_。

FA B AB11、RS触发器的状态方程为_Q n1SRQ n_,约束条件为SR0。

12、已知F1AB、F2ABAB,则两式之间的逻辑关系相等。

13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。

二、简答题(20分)1、列出设计同步时序逻辑电路的步骤。

(5分)答:(1)、由实际问题列状态图(2)、状态化简、编码(3)、状态转换真值表、驱动表求驱动方程、输出方程(4)、画逻辑图(5)、检查自起动2、化简FABABCA(BAB)(5分)答:F03、分析以下电路,其中RCO为进位输出。

(5分)答:7进制计数器。

4、下图为PLD电路,在正确的位置添*,设计出FAB函数。

(5分)15分注:答案之一。

三、分析题(30分)1、分析以下电路,说明电路功能。

(10分)解:XY m(3,5,6,7)m(1,2,4,7)2分ABCiXY0000000101010010111010001101101101011111该组合逻辑电路是全加器。

以上8分2、分析以下电路,其中X为控制端,说明电路功能。

(10分)解:FXA B C XABCXABCXABCXABCXABC4分FX(ABC)X(A B C ABC)4分所以:X=0完成判奇功能。

《数字逻辑》——期末复习题及答案

《数字逻辑》——期末复习题及答案

《数字逻辑》——期末复习题及答案中国⽯油⼤学(北京)远程教育学院《数字逻辑》期末复习题⼀、单项选择题1. TTL 门电路输⼊端悬空时,应视为( )A. ⾼电平B. 低电平C. 不定D. ⾼阻2. 最⼩项D C B A 的逻辑相邻项是()A .ABCDB .D BC A C .CD AB D .BCD A3. 全加器中向⾼位的进位1+i C 为( )A. i i i C B A ⊕⊕B.i i i i i C B A B A )(⊕+C.i i i C B A ++D.i i i B C A )(⊕4. ⼀⽚⼗六选⼀数据选择器,它应有()位地址输⼊变量A. 4B. 5C. 10D. 165. 欲对78个信息以⼆进制代码表⽰,则最少需要()位⼆进制码A. 4B. 7C. 78D. 106. ⼗进制数25⽤8421BCD 码表⽰为()A.10 101B.0010 0101C.100101D.101017. 常⽤的BCD 码有()A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码8. 已知Y A AB AB =++,下列结果中正确的是()A:Y=A B:Y=B C:Y=A+B D: Y A B =+9. 下列说法不正确的是()A:同⼀个逻辑函数的不同描述⽅法之间可相互转换B:任何⼀个逻辑函数都可以化成最⼩项之和的标准形式C:具有逻辑相邻性的两个最⼩项都可以合并为⼀项D:任⼀逻辑函数的最简与或式形式是唯⼀的10. 逻辑函数的真值表如下表所⽰,其最简与或式是()A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC +11.以下不是逻辑代数重要规则的是( ) 。

A. 代⼊规则B. 反演规则C. 对偶规则D. 加法规则12.已知函数E)D (C B A F +?+=的反函数应该是( ) 。

A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?=D. [])E D (C B A F +?+?=13.组合逻辑电路⼀般由()组合⽽成。

数字逻辑考题及答案

数字逻辑考题及答案

数字逻辑试题1答案一、填空:(每空1分,共20分) 1、(20.57)8 =( 10.BC )16 2、(63.25) 10= ( 111111.01 )2 3、(FF )16= ( 255 )104、[X]原=1.1101,真值X= -0.1101,[X]补 = 1.0011。

5、[X]反=0.1111,[X]补= 0.1111。

6、-9/16的补码为1.0111,反码为1.0110 。

7、已知葛莱码1000,其二进制码为1111, 已知十进制数为92,余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入,还取决于电路的状态 。

9、逻辑代数的基本运算有三种,它们是_与_ 、_或__、_非_ 。

10、1⊕⊕=B A F ,其最小项之和形式为_ 。

AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_,约束条件为0=SR 。

12、已知B A F ⊕=1、B A B A F +=2,则两式之间的逻辑关系相等。

13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。

二、简答题(20分)1、列出设计同步时序逻辑电路的步骤。

(5分) 答:(1)、由实际问题列状态图 (2)、状态化简、编码 (3)、状态转换真值表、驱动表求驱动方程、输出方程 (4)、画逻辑图 (5)、检查自起动2、化简)(B A B A ABC B A F +++=(5分) 答:0=F3、分析以下电路,其中RCO 为进位输出。

(5分) 答:7进制计数器。

4、下图为PLD 电路,在正确的位置添 * , 设计出B A F ⊕=函数。

(5分)5分 注:答案之一。

三、分析题(30分)1、分析以下电路,说明电路功能。

(10分)解: ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0110 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1该组合逻辑电路是全加器。

数字逻辑复习题

数字逻辑复习题

数字逻辑复习题————————————————————————————————作者: ————————————————————————————————日期:ﻩ数字逻辑复习提要一、选择题1.若ABC DEFGH 为最小项,则它有逻辑相邻项个数为( A )A. 8B. 82C. 28D. 162.如果编码0100表示十进制数4,则此码不可能是(B )A . 8421BCD 码 B. 5211BCD 码 C . 2421BCD 码 D. 余3循环码3.构成移位寄存器不能采用的触发器为( D )A. R-S型 B. J-K 型 C. 主从型 D. 同步型 5.以下PL D中,与、或阵列均可编程的是(C )器件。

A . PRO M B. PAL C . PLA D. GAL6.函数F(A,B ,C,D)=∑m(1,3,4,6,8,10),它的卡诺图如右图所示。

函数的最简与或表达式F= A 。

ﻩA .B. C .D.7.组合电路是指 B 组合而成的电路。

A.触发器B .门电路C .计数器 ﻩD.寄存器8.电路如右图所示,经CP 脉冲作用后,欲使Q n+1=Q,则A ,B 输入应为 A 。

A .A=0,B=0ﻩB.A=1,B=1ﻩ C .A=0,B =1ﻩD.A=1,B=0D B A D B A D B A ++DB A DC A C B A ++DC AD B A C B A ++DB A D B A D B A ++9.一位十进制计数器至少需要 4个触发器。

A.3B.4ﻩC.5ﻩD.1010.n个触发器构成的扭环计数器中,无效状态有D个。

ﻩA.nﻩﻩB.2nﻩ C.2n-1ﻩﻩD.2n-2n11.GAL器件的与阵列 ,或阵列 D 。

A.固定,可编程B.可编程,可编程C.固定,固定 D.可编程,固定12.下列器件中是 C 现场片。

ﻩA.触发器ﻩB.计数器C.EPROM D.加法器13.IspLSI器件中,缩写字母GLB是指 B 。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

数字逻辑复习提要一、选择题1.若ABCDEFGH 为最小项,则它有逻辑相邻项个数为( A )A. 8B. 82C. 28D. 162.如果编码0100表示十进制数4,则此码不可能是(B )A. 8421BCD 码B. 5211BCD 码C. 2421BCD 码D. 余3循环码3.构成移位寄存器不能采用的触发器为( D )A. R-S 型B. J-K 型C. 主从型D. 同步型5.以下PLD 中,与、或阵列均可编程的是(C )器件。

A. PROMB. PALC. PLAD. GAL6.函数F(A,B,C,D)=∑m(1,3,4,6,8,10),它的卡诺图如右图所示。

函数的最简与或表达式F= A 。

A . B . C .D . 7.组合电路是指 B 组合而成的电路。

A .触发器 B .门电路 C .计数器 D .寄存器8.电路如右图所示,经CP 脉冲作用后,欲使Q n+1=Q ,则A ,B 输入应为 A 。

A .A=0,B=0 B .A=1,B=1C .A=0,B=1D .A=1,B=09.一位十进制计数器至少需要 4个触发器。

A .3B .4C .5D .10DB A D B A D B A ++DB A DC A C B A ++D C A D B A C B A ++DB A D B A D B A ++10.n 个触发器构成的扭环计数器中,无效状态有 D 个。

A .n B .2n C .2n-1 D .2n -2n11.GAL 器件的与阵列 ,或阵列 D 。

A .固定,可编程B .可编程,可编程C .固定,固定D .可编程,固定12.下列器件中是 C 现场片。

A .触发器B .计数器C .EPROMD .加法器13.IspLSI 器件中,缩写字母GLB 是指 B 。

A . 全局布线区B .通用逻辑块C .输出布线区D .I/O 单元14. 在下列逻辑部件中,不属于组合逻辑部件的是D 。

A . 译码器B .编码器C .全加器D .寄存器15. 八路数据选择器,其地址输入端(选择控制段)有 C 个。

A .8B .2C .3D .416. 为将D 触发器转换为T 触发器,下图所示电路虚线框内应是 。

A . 或非门B . 与非门C . 异或门D . 同或门17.用n 个触发器构成计数器,可得到最大计数摸是 B 。

A .nB .2nC .2nD .2n-118.F(A,B,C) = ∑m(0,1,2,3,4,5,6),则F=(C )(A)ABC (B)A+B+C (C)______C B A ++ (D) ______C B A19.或非门构成的基本RS 触发器,输入端SR 的约束条件是(A )(A)SR=0 (B)SR=1 (C)1____=+R S (D) 0____=+R S21.在CP 作用下,欲使D 触发器具有Q n+1=__n Q 的功能,其D 端应接(D )(A)1 (B) 0 (C) n Q (D) __n Q22.比较两个两位二进制数A=A1A0和B=B1B0,当A>B时输出F=1,则F的表达式是( C )。

(A)__11BAF=(B)__1__1BBAAF++=(C)___________11__11BABABAF⊕+=(D)____11BABAF++=23.下列电路中属于数字电路的是( D )。

A. 差动放大电路B. 集成运放电路C. RC振荡电路D. 逻辑运算电路24.表示任意两位十进制数,需要( B )位二进制数。

A. 6B. 7C. 8D. 925.n个变量可以构成( C )个最大项或最小项。

A. nB. 2nC. 2nD. 2n-126.下列触发器中,没有约束条件的是( C )。

A. 主从R-S触发器B. 基本R-S触发器C. 主从J-K触发器D. 以上均有约束条件27.组合逻辑电路中的险象是由于(C )引起的。

A. 电路未达到最简B. 电路有多个输出C. 电路中的时延D. 逻辑门类型不同28.实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的( D )。

A. 状态数目更多B. 状态数目更少C. 触发器更多D. 触发器一定更少29.用0011表示十进制数2,则此码为(D )。

A. 余3码B. 5421码C. 余3循环码D. 格雷码31.函数F(A,B,C,D)=∑m(1,3,4,6,8,10),它的卡诺图如右图所示。

函数的最简与或表达式F=( A )。

A.B.C.D.32.组合电路是指( B )组合而成的电路。

A.触发器B.门电路C.计数器D.寄存器33.八路数据分配器,其地址输入(选择控制)端有( C )个。

A.1 B.2C.3 D.834.555定时器构成的单稳态触发器输出脉宽t w为。

A.1.3RCB.1.1RCC.0.7RCD.RC35.下列触发器中,没有约束条件的是( C )。

A. 主从R-S触发器B. 基本R-S触发器C. 主从J-K触发器D. 以上均有约束条件36.实现两个四位二进制数相乘的组合电路,应有(B)个输出函数。

A. 4B. 8C. 10D. 1237.组合逻辑电路中的险象是由于( C )引起的。

A. 电路未达到最简B. 电路有多个输出C. 电路中的时延D. 逻辑门类型不同38.实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的( D )。

A. 状态数目更多B. 状态数目更少C. 触发器更多D. 触发器一定更少39.用0011表示十进制数2,则此码为( D )。

A. 余3码B. 2421码C. 余3循环码D. 格雷码40.标准与或式是由(B )构成的逻辑表达式。

A. 与项相或B. 最小项相或C. 最大项相与D. 或项相与41.J-K触发器在CP时钟脉冲作用下,要使得Q(n+1)=Q n,则输入信号必定不会为(A )。

A. J = K = 0B. J = Q, K =QC. J = 0, K = QD. J = Q, K = 042.A⊕1⊕0⊕1⊕1⊕0⊕1 = ( A )。

A. AB.C. 0D. 144. 表示任意两位无符号十进制数需要( B )二进制数。

A.6 B.7 C.8 D.946.补码1.1000的真值是()。

A. +1.0111 B. -1.0111 C.-0.1001 D.-0. 1000 47.标准或-与式是由( C )构成的逻辑表达式。

A.与项相或 B.最小项相或 C.最大项相与 D.或项相与48.下列四种类型的逻辑门中,可以用( D )实现三种基本运算。

A.与门 B.或门C.非门 D.与非门49.将D触发器改造成T触发器,下图所示电路中的虚线框内应是()。

A.或非门 B.与非门 C.异或门 D.同或门50.实现两个四位二进制数相乘的组合电路,应有(A )个输出函数。

A. 8 B. 9 C. 10 D. 1151.要使JK触发器在时钟作用下的次态与现态相反,JK端取值应为(D )。

A.JK=00 B.JK=01 C.JK=10 D.JK=11 52.设计一个四位二进制码的奇偶位发生器(假定采用偶检验码),需要(B )个异或门。

A.2 B. 3 C. 4 D. 553.一个3:8线的地址译码器(74LS138),其控制信G 1、2A G 、2B G 的组合为__D_时才对输入进行译码。

A. 110 B. 101 C. 111 D. 10054.逻辑函C A AB C B F ++=,当变量的取值为__A___时,将出现竞争冒险现象。

A . B=C=1B . B=C=0C .A=1,C=0D .A=0,B=055.下列逻辑函数中,与(A+B )(A+C)等价的是_C__。

A. F=AB B . F=A+B C . A+BC D . F= B+C56.函数F=B A +AB 转换成或非-或非式为(B )A .B A B A +++B . B A B A +++C . B A B A +D . B A B A +++57.图示ROM 阵列逻辑图,当地址为A 1A 0=10时,该字单元的内容为( C )A . 1l10B . 0111C . 1010D . 010058.下列时序电路的状态图中,具有自启动功能的是( B )59.在下列电路中不是组合逻辑电路的是 ( D )A 、译码器B 、编码器C 、全加器D 、寄存器60.EPROM的与阵列(A ),或阵列()。

A.固定,可编程B.可编程,固定C.固定,固定D.可编程,可编程61.一个十进制计数器至少需要( B )个触发器。

A.3 B.4C.5 D. 1062.下列表达式中不存在竞争冒险的有( C )。

A.Y=B+A B B.Y=A B+B CC.Y=A B C+A B D.Y=(A+B)A B63.ISP技术的特点是____D____。

A.必须用编程器 B.不可反复编程C.成为产品后不可再改变 D.系统在线工作过程中可以编程64.PROM、PLA、PAL三种可编程器件中,_AB_____是可编程的。

A.PROM的或门阵列 B..PAL的与门阵列C.PAL的与门阵列或门阵列 D.PROM的与门阵列66.下列四个数中最大的数是( B )A.(AF)16 B.0)8421BCDC.(10100000)2 D.(198)1067.将代码(10000011)8421BCD转换成二进制数为( B )A.(01000011)2B.(01010011)2C.(10000011)2D.1)268.N个变量的逻辑函数应该有最小项( C )A.2n个B. n2个C.2n个D. (2n-1)个69.下列关于异或运算的式子中,不正确的是( B )A⊕=0 A.A⊕A=0 B.AC.A⊕0=A D.A⊕1=A70.下图所示逻辑图输出为“1”时,输入变量( C )ABCD 取值组合为A .0000B .0101C .1110D .111171.下列各门电路中,( B )的输出端可直接相连,实现线与。

A .一般TTL 与非门B .集电极开路TTL 与非门C .一般CMOS 与非门D .一般TTL 或非门72.D A C B A +在四变量卡诺图中有( D )个小格是“1”A .13B .12C .6D . 573. 对于钟控RS 触发器,若要求其输出“0”状态不变,则输入的RS 信号应为( A )A .RS=X0B .RS=0XC .RS=X1D .RS=1X74. JK 触发器在CP 脉冲作用下,欲使1n n Q Q +=,则输入信号必定不为( A )。

A .0J K ==B .J Q =,K Q =C .J Q =,K Q =D .J Q =,0K =75.Moore 型时序电路的输出_B____。

相关文档
最新文档