数字逻辑复习题
数字逻辑复习题
一、填空题：1、由二值变量所构成的因果关系称为逻辑关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。
3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。
在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。
4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。
十进制计数各位的基数是10，位权是10的幂。
5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。
6、进位计数制是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现计数的，简称为数制。
任意进制数转换为十进制数时，均采用按位权展开求和的方法。
7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。
8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。
9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。
10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。
13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。
卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。
14、在化简的过程中，约束项可以根据需要看作1或0。
15、数字逻辑中的有与, 或, 非基本逻辑运算。
16、逻辑函数有四种表示方法，它们分别是真值表、逻辑图、逻辑表达式和卡诺图。
二、判断正误题2、异或函数与同或函数在逻辑上互为反函数。
（对）3、8421BCD码、2421BCD码和余3码都属于有权码。
（错）4、二进制计数中各位的基是2，不同数位的权是2的幂。
（对）3、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。
（对）4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
数字逻辑复习题
《数字逻辑》复习题一选择题1．逻辑表达式Y=AB可以用 ( C ) 实现。
A.正或门B.正非门C.正与门D.负或门2．在( A )的情况下，“或非”运算的结果是逻辑 1 。
A．全部输入是0 B.全部输入是1C.任一输入为0，其他输入为1D.任一输入为13．CMOS数字集成电路与TTL数字集成电路相比突出的优点是( A )。
A. 微功耗B. 高速度C. 高抗干扰能力D. 电源范围宽4.在下列逻辑电路中，不是组合逻辑电路的有( D )。
A. 译码器B. 编码器C. 全加器D. 寄存器5．一块数据选择器有三个地址输入端，则它的数据输出端最多应有（ D ）。
A.3B.6C.7D.86．组合逻辑电路的特点是（ B ）。
A. 输出与以前输入有关B. 输出只由当时输入决定C. 输出与原来输出有关D. 输出由当时和以前输入共同决定7．若在编码器中有90个编码对象，则要求输出二进制代码位数为( C )位。
A.5B.6C.7D.88．数据选择器，某瞬间在选择变量作用下，从多路信号中选出（ C ）。
A.2路B.全部C.1路D. 4路9．八路数据分配器，其地址输入端有( C )个。
A.1B.2C.3D.4E.810．同步计数器和异步计数器比较，同步计数器的显著优点是( A )。
A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制11．8 位移位寄存器，串行输入时经( D )个脉冲后，8位数码全部移入寄存器中。
A.1B.2C.4D.812．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容( D )。
A.全部改变B.全部为0C.不可预料D.保持不变13．基本的逻辑运算是（ C ）。
A. 异或B. 与非C. 与、或、非D. 或非14．格雷码的特点是位置相邻的数码中只有（ A ）。
A. 一位不同B. 二位不同C. 高位相同，其他全不同D. 各位全不同15．函数F= <!--[if !vml]--><!--[endif]-->的反函数是（ A ）。
《数字逻辑》复习题
《数字逻辑》复习题一、选择题1.逻辑函数的表示方法中具有唯一性的是_________。
（ ）A.真值表B.布尔表达式C.逻辑图D.VHDL 语言2.Gray （格雷）码的特点是相邻码组中有________位码相异。
（ ）A ．三位 B.两位 C.一位 D.四位3.n 个变量的最小项是 。
（ ） A. n 个变量的积项，它包含全部n 个变量，每个变量可用元变量或非变量。
B. n 个变量的和项，它包含全部n 个变量，每个变量可用元变量或非变量。
C. n 个变量的积项，它包含全部n 个变量，每个变量仅为元变量。
D. n 个变量的和项，它包含全部n 个变量，每个变量仅为元变量。
4.最小项的逻辑相邻项是________。
A ．ABCD B. C. D.5. 下述BCD 码中，属于有权码的是________。
（ ）A.余3码B.循环码C.格雷码D.8421码6.若变量A ，B ，C ，D ，E 取值为10011时，某最小项的值为1，则此最小项是____。
（ ） A. B. C. D.7. 在下列电路中，不是组合逻辑电路的是________。
（ ）A. 编码器B. 锁存器C. 全加器D. 比较器8.要使译码器（74LS138）正常工作，使能控制端、、的电平信号应是____。
（ ） A ．100 B. 111 C.011 D.0009. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是 。
（ ） A.1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C ．1011--1100--1101--1110--1111 D.1011--1010--1001--1000--011110. 能实现从多个输入端中选出一路作为输出的电路称为________。
（ ）A.触发器B.计数器C.数据选择器D.译码器11. 设计一位十进制计数器，至少需要_______个触发器。
数字逻辑复习题
数字逻辑复习题数字逻辑复习题1.数制转换P10—P15。
2.BCD码，余3码，格雷码。
P14—P15.3.基本的逻辑运算及最基本的三种逻辑运算。
P17—P21三态门的三种输出1.逻辑1；2.逻辑0；3.高阻抗。
P214.布尔代数的基本规则有带入规则，反演和对偶规则。
(P22)A（B+C）=AB+AC 对偶式是A+BC=（A+B）（A+C）F=A B+CD 非函数是F=（A+B）*（C+D）5.一个四输入端与非门，使其输出为0的输入变量取值组合有1种即（1111）.6.最小项（P26）1.n个变量的最小项是n个变量的积项，它包含全部n个变量，每个变量可用原变量或非变量。
2.任何一个逻辑函数可以化成一组最小项之和表达式，称之为最小项表达式。
3.与最小项AB CD相邻的逻辑最小项有4个。
4.一个逻辑函数如果有n个变量，则有2的n次个最小项。
7.布尔代数定律表P221.利用吸收法A+AB=A,F=AB+ABCD(E+F)的化简公式为F=AB化简：F=A（A+B）+B（B+C+D）=AA+AB+B（B+C+D）=AB+BB+BC+BD=AB+B+BC+BD=B+B（A+C+D）=BF=AB+B DEG+A B+B=（AB+A B）+B DEG+B=B+B DEG+B=B+B=18.卡诺图P15卡诺图是一种方格式几何图形，用来表示逻辑函数输入变量与输出变量对应值之间的关系例：函数F（A，B，C，D）=∑m(0,2,8,10,13,15),它的最简与或表达式例：最小项表达式F（A，B，C）=m0+m3+m4+m7相等的逻辑函数为多少9.组合逻辑电路的分析是什么？所谓组合逻辑分析，就是根据已知逻辑电路图，找出组合逻辑电路的输入与输出关系，确定在什么样的输入取值组合下对应的输入为1.10.组合逻辑分析的一般过程阅读组合逻辑电路图→列写布尔表达式，列出真值表，画出数字波形图→指出电路的逻辑功能。
11.组合逻辑电路在结构上不存在输出到输入的反馈，因此，上一个输出状态不影响下一个输出状态。
数字逻辑电路复习题与答案
_、单选题1、十进制整数转换为二进制数一般采用（）。
A.除2取整法B.除10取余法C.除2取余法D.除10取整法正确答案：C2、将十进制小数转换为二进制数一般采用（）。
A.乘2取整法B.乘10取余法C.乘2取余法D.乘10取整法正确答案：A3、十进制数"13",用三进制表示为（）。
A.211B.111C.112D.101正确答案：B4、将十进制数18转换成八进制是（）.A.20B.24C.22D.21正确答案：C5、十进制数25用8421 BCD码表示为（）A.10 010100B.0010 0101C.10 101D.10 000101正确答案：B6、以下代码中为恒权码的是()。
A.余3循坏码B右移码C.5211 码D.余3码正确答案：C7、T立八进制数可以用()位二进制数来表示。
A.4B.3C.1D.2正确答案：B&十进制数43用8421BCD码表示为()。
A.10011B.0100 0011C.101011D.1000011正确答案：B9、A+BC=()A.AB+ACB.BCC・(A+B)(A+C)正确答案：C10、4变量逻辑函数的真值表，表中的输入变量的取值应有()种。
A.4B.2C.16D.8正确答案：C11、f 16选1的数据选择器,其选择控制(地址)输入端有()个，数据输入端有16个，输出端有1个。
A.4B.16C.1D.2正确答案：A12、一个译码器若有100个译码输出端,则译码输入端至少有()个。
A.5B.8C.7D.6正确答案：C13、能实现并-串转换的是()。
A.数据选择器B.数据分配器C.译码器D.数值比较器正确答案：A14、欲设计一个3位无符号数乘法器（即3x3），需要6位输入及（）位输出信号。
B.6C.4D.5正确答案：B15、4位输入的二逬制译码器，其输出应有（）位。
A.4B.1C.8D.16正确答案：D16、对于8线一3线优先编码器，下面说法正确的是（）A.有8根输入线,8根输出线B.有8根输入线,3根输出线C.有3根输入线,8根输出线D.有3根输入线,3根输出线正确答案：B17、3线-8线译码电路是（）译码器A.八进制B.三进制C.三位二进制D.H-A进制正确答案：C18、实现多输入、单输出逻辑函数,应选（）。
数字逻辑期末复习题
数字逻辑期末复习题数字逻辑是电子工程和计算机科学中的基础课程，它涵盖了逻辑门、布尔代数、逻辑电路设计、触发器、计数器、寄存器以及更高级的数字系统设计等内容。
以下是一份数字逻辑期末复习题，供同学们复习参考：一、选择题1. 逻辑门中最基本的是哪种门？A. AND门B. OR门C. NOT门D. XOR门2. 布尔代数中，哪个定律表示任何变量与其自身的非的乘积总是零？A. 德摩根定律B. 布尔恒等定律C. 布尔吸收定律D. 布尔零乘定律3. 下列哪个不是组合逻辑电路的特点？A. 输出仅依赖于当前输入B. 没有记忆功能C. 输出可以延迟于输入D. 可以包含反馈回路4. 触发器的基本功能是什么？A. 存储一位二进制信息B. 进行算术运算C. 执行逻辑运算D. 作为放大器使用5. 在数字系统中，计数器的主要作用是什么？A. 存储数据B. 计数和分频C. 执行算术运算D. 作为时钟信号源二、简答题1. 解释什么是布尔代数，并给出最基本的布尔代数运算。
2. 描述一个D触发器的工作原理及其在数字系统中的典型应用。
3. 什么是寄存器？它在计算机系统中扮演什么角色？三、计算题1. 给定逻辑表达式 \( Y = \overline{A} \cdot B + A \cdot\overline{B} \)，使用布尔代数简化该表达式。
2. 设计一个4位二进制计数器，说明其工作原理，并给出其状态转移图。
四、应用题1. 使用逻辑门设计一个3位二进制加法器，并说明其工作原理。
2. 描述一个简单的数字时钟电路设计，包括其主要组成部分和工作原理。
五、论述题1. 论述数字逻辑在现代计算机系统设计中的重要性。
2. 讨论在数字电路设计中，如何考虑和优化功耗问题。
希望这份复习题能够帮助同学们更好地准备数字逻辑的期末考试。
在复习过程中，不仅要掌握理论知识，还要通过实际的电路设计和问题解决来加深理解。
祝同学们考试顺利！。
数字逻辑复习题有答案
数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。
如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。
2. 描述数字逻辑中的“或”操作。
答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。
只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。
3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。
如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。
4. 解释数字逻辑中的“异或”操作。
答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。
如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。
5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。
如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。
6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。
在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。
7. 简述D触发器的工作原理。
答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。
当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。
8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。
数字逻辑复习题 Microsoft Word 文档
本科试卷（一）一、选择题（每小题1分，共15分）1．八进制数8(375.236)的十六制数是________。
A.16(7.4)D F B.16(7.4)D E C. 16(7.4)C F D. 16(7.3)D F2.下列逻辑函数中，与（A+B ）(A+C)等价的是_____。
A. F=AB B.F=A+B C. A+BC D. F= B+C3．函数F 的卡诺图如图1-1，其最简与或表达式是_____。
A. D B A D B A F +=D C A +B. D B A D C A C B A F ++=C. D C A D B A C B A F ++=D. D B A D B A D B A F ++=4．4:10线译码器，输入信号端有_____个。
A. 10 B. 2 C. 3 D.45．用四选一数据选择器实现函数Y =0101A A A A +，应使______。
A.D 0=D 2=0，D 1=D 3=1 B.D 0=D 2=1，D 1=D 3=0C.D 0=D 1=0，D 2=D 3=1D.D 0=D 1=1，D 2=D 3=06． 图1-2所示的组合逻辑电路，其函数表达式为______。
A ． F AB BD CD =++B ．(0,4,5,7,8,12,13,14,15)F m =∑ C ． (1,2,3,6,9,,10,11)F m =∑ D ．(0,8,12,14,15)F m =∑ ABBDC---D-- 图1-2 图1-37．时序电路中不可缺少的部分为_______。
A. 组合电路 B. 记忆电路 C. 同步时钟信号 D. 组合电路和记忆电路8．与非门构成的基本RS 触发器如图1-3 所示，欲使该触发器保持现态，即1n n Q Q +=，则输入信号应为_____。
A ．S=R=0B ．S=R=1C ．S=1，R=0D ．S=0，R=19．n 个触发器构成的计数器中，有效状态最多有____个。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字逻辑复习题————————————————————————————————作者：————————————————————————————————日期：11 数字逻辑复习提要一、选择题1.若ABCDEFGH 为最小项，则它有逻辑相邻项个数为( A )A. 8B. 82C. 28D. 16 2.如果编码0100表示十进制数4，则此码不可能是(B )A. 8421BCD 码B. 5211BCD 码C. 2421BCD 码D. 余3循环码 3.构成移位寄存器不能采用的触发器为( D ) A. R-S 型 B. J-K 型 C. 主从型 D. 同步型 5.以下PLD 中，与、或阵列均可编程的是(C )器件。
A. PROM B. PAL C. PLA D. GAL6．函数F(A,B,C,D)=∑m(1,3,4,6,8,10)，它的卡诺图如右图所示。
函数的最简与或表达式F= A 。
A ．B ．C ．D ． 7．组合电路是指 B 组合而成的电路。
A ．触发器B ．门电路C ．计数器D ．寄存器8．电路如右图所示，经CP 脉冲作用后，欲使Q n+1=Q ，则A ，B 输入应为 A 。
A ．A=0，B=0B ．A=1，B=1C ．A=0，B=1D ．A=1，B=09．一位十进制计数器至少需要 4个触发器。
A ．3B ．4C ．5D ．10D B A D B A D B A ++DB A DC A C B A ++DC AD B A C B A ++DB A D B A D B A ++1 10．n 个触发器构成的扭环计数器中，无效状态有 D 个。
A ．nB ．2nC ．2n-1D ．2n-2n11．GAL 器件的与阵列 ，或阵列 D 。
A ．固定，可编程B ．可编程，可编程C ．固定，固定D ．可编程，固定12．下列器件中是 C 现场片。
A ．触发器B ．计数器C ．EPROMD ．加法器13．IspLSI 器件中，缩写字母GLB 是指 B 。
A ． 全局布线区B ．通用逻辑块C ．输出布线区D ．I/O 单元 14． 在下列逻辑部件中，不属于组合逻辑部件的是D 。
A ． 译码器B ．编码器C ．全加器D ．寄存器 15． 八路数据选择器，其地址输入端(选择控制段)有 C 个。
A ．8B ．2C ．3D ．416． 为将D 触发器转换为T 触发器，下图所示电路虚线框内应是 。
A ． 或非门B ． 与非门C ． 异或门D ． 同或门17．用n 个触发器构成计数器，可得到最大计数摸是 B 。
A ．nB ．2nC ．2nD ．2n-118．F(A,B,C) = ∑m(0,1,2,3,4,5,6)，则F=（C ）(A)ABC (B)A+B+C (C)______C B A ++ (D) ______C B A19．或非门构成的基本RS 触发器，输入端SR 的约束条件是（A ）(A)SR=0 (B)SR=1 (C)1____=+R S (D) 0____=+R S21．在CP 作用下，欲使D 触发器具有Q n+1=__nQ 的功能，其D 端应接（ D ）(A)1 (B) 0 (C) nQ (D) __nQ22．比较两个两位二进制数A=A1A0和B=B1B0，当A>B时输出F=1，则F的表达式是（ C ）。
(A)__11BAF=(B)__1__1BBAAF++=(C)___________11__11BABABAF⊕+=(D)____11BABAF++=23.下列电路中属于数字电路的是（ D ）。
A. 差动放大电路B. 集成运放电路C. RC振荡电路D. 逻辑运算电路24.表示任意两位十进制数，需要（ B ）位二进制数。
A. 6B. 7C. 8D. 925.n个变量可以构成（ C ）个最大项或最小项。
A. nB. 2nC. 2nD. 2n-126.下列触发器中，没有约束条件的是（ C ）。
A. 主从R-S触发器B. 基本R-S触发器C. 主从J-K触发器D. 以上均有约束条件27.组合逻辑电路中的险象是由于（C ）引起的。
A. 电路未达到最简B. 电路有多个输出C. 电路中的时延D. 逻辑门类型不同128.实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ D ）。
A. 状态数目更多B. 状态数目更少C. 触发器更多D. 触发器一定更少29.用0011表示十进制数2，则此码为(D )。
A. 余3码B. 5421码C. 余3循环码D. 格雷码31.函数F(A,B,C,D)=∑m(1,3,4,6,8,10)，它的卡诺图如右图所示。
函数的最简与或表达式F=( A )。
A．B．C．D．32.组合电路是指( B )组合而成的电路。
A．触发器B．门电路C．计数器D．寄存器33.八路数据分配器，其地址输入（选择控制）端有( C )个。
A．1 B．2C．3 D．834.555定时器构成的单稳态触发器输出脉宽t w为。
A.1.3RCB.1.1RCC.0.7RCD.RC35.下列触发器中，没有约束条件的是（ C ）。
A. 主从R-S触发器B. 基本R-S触1发器C. 主从J-K触发器D. 以上均有约束条件36.实现两个四位二进制数相乘的组合电路，应有（B）个输出函数。
A. 4B. 8C. 10D. 1237.组合逻辑电路中的险象是由于（ C ）引起的。
A. 电路未达到最简B. 电路有多个输出C. 电路中的时延D. 逻辑门类型不同38.实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的( D )。
A. 状态数目更多B. 状态数目更少C. 触发器更多D. 触发器一定更少39.用0011表示十进制数2，则此码为( D )。
A. 余3码B. 2421码C. 余3循环码D. 格雷码40.标准与或式是由（B ）构成的逻辑表达式。
A. 与项相或B. 最小项相或C. 最大项相与D. 或项相与41.J-K触发器在CP时钟脉冲作用下，要使得Q(n+1)=Q n，则输入信号必定不会为（A ）。
A. J = K = 0B. J = Q, K =Q1C. J = 0, K = QD. J = Q, K = 042.A⊕1⊕0⊕1⊕1⊕0⊕1 = （ A ）。
A. AB.C. 0D. 144. 表示任意两位无符号十进制数需要（ B ）二进制数。
A．6 B．7 C．8 D．946．补码1.1000的真值是（）。
A． +1.0111 B． -1.0111 C．-0.1001 D．-0. 1000 47．标准或-与式是由（ C ）构成的逻辑表达式。
A．与项相或 B．最小项相或 C．最大项相与 D．或项相与48．下列四种类型的逻辑门中，可以用（ D ）实现三种基本运算。
A．与门 B．或门C．非门 D．与非门49．将D触发器改造成T触发器，下图所示电路中的虚线框内应是（）。
A．或非门 B．与非门 C．异或门 D．同或门50．实现两个四位二进制数相乘的组合电路，应有（A ）个输出函数。
A． 8 B. 9 C. 10 D. 1151．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D ）。
A．JK=00 B．JK=01 C．JK=10 D．JK=11 52．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（B ）个异或门。
A．2 B. 3 C. 4 D. 511 53．一个3：8线的地址译码器（74LS138），其控制信G1、2A G 、2B G 的组合为__D_时才对输入进行译码。
A. 110B. 101C. 111D. 100 54．逻辑函C A AB C B F ++=，当变量的取值为__A___时，将出现竞争冒险现象。
A ． B=C=1B ． B=C=0C ．A=1，C=0D ．A=0，B=0 55．下列逻辑函数中，与（A+B ）(A+C)等价的是_C__。
A. F=AB B ． F=A+B C ． A+BC D ． F= B+C 56．函数F=B A +AB 转换成或非－或非式为（B ） A ．B A B A +++ B ． B A B A +++ C ． B A B A +D ． B A B A +++57．图示ROM 阵列逻辑图，当地址为A 1A 0=10时，该字单元的内容为（ C ） A ． 1l10 B ． 0111 C ． 1010 D ． 010058．下列时序电路的状态图中，具有自启动功能的是( B )59．在下列电路中不是组合逻辑电路的是 （ D ）A 、译码器B 、编码器C 、全加器D 、寄存器60．EPROM的与阵列（A ），或阵列（）。
A．固定，可编程B．可编程，固定C．固定，固定D．可编程，可编程61．一个十进制计数器至少需要（ B ）个触发器。
A．3 B．4C．5 D． 1062．下列表达式中不存在竞争冒险的有（ C ）。
A．Y=B+A B B．Y=A B+B CC．Y=A B C+A B D．Y=(A+B)A B63．ISP技术的特点是____D____。
A．必须用编程器 B．不可反复编程C．成为产品后不可再改变 D．系统在线工作过程中可以编程64．PROM、PLA、PAL三种可编程器件中，_AB_____是可编程的。
A．PROM的或门阵列 B．.PAL的与门阵列C．PAL的与门阵列或门阵列 D．PROM的与门阵列66．下列四个数中最大的数是( B )A．(AF)16 B．(001010000010)8421BCDC．(10100000)2 D．(198)1067．将代码(10000011)8421BCD转换成二进制数为（ B ）A．(01000011)2B．(01010011)2C．(10000011)2D．(000100110001)2 68．N个变量的逻辑函数应该有最小项（ C ）A．2n个B． n2个C．2n个D． (2n-1)个69．下列关于异或运算的式子中，不正确的是( B )A⊕=0 A．A⊕A=0 B．AC．A⊕0=A D．A⊕1=A170．下图所示逻辑图输出为“1”时，输入变量（ C ） ABCD 取值组合为A ．0000B ．0101C ．1110D ．111171．下列各门电路中，( B )的输出端可直接相连，实现线与。
A ．一般TTL 与非门B ．集电极开路TTL 与非门C ．一般CMOS 与非门D ．一般TTL 或非门72．D A C B A +在四变量卡诺图中有( D )个小格是“1”A ．13B ．12C ．6D ． 573． 对于钟控RS 触发器，若要求其输出“0”状态不变，则输入的RS 信号应为( A )A ．RS=X0B ．RS=0XC ．RS=X1D ．RS=1X 74． JK 触发器在CP 脉冲作用下，欲使1n n Q Q +=，则输入信号必定不为（ A ）。