数字逻辑复习资料
数字逻辑电路总复习
128
16
4 2 1
二、常用逻辑关系及运算
1. 三种基本逻辑运算：与 、或、非 2. 四种复合逻辑运算： 与非 、或非、与或非、异或 真值表 函数式 逻辑符号
三、逻辑代数的公式和定理
是推演、变换和化简逻辑函数的依据，有些与普通代数相 同，有些则完全不同，要认真加以区别。这些定理中，摩根定 理最为常用。
第一章 逻辑代数基础
一、数制和码制 1. 数制：计数方法或计数体制（由基数和位权组成）
种类 十进制
二进制 八进制
基数 09
0 ，1 07
位权 10i
2i 8i
应用 日常
数字电路 计算机程序
备注
2 = 21 8 = 23
十六进制 0 9，A F
16i
计算机程序
16 = 24
各种数制之间的相互转换，特别是十进制→二进制的转换， 要求熟练掌握。
逻辑代数的基本公式 1. 关于常量与变量关系公式
A 0 A （1） A1 A （1’） A 1 1 （2） A 0 0 （2’）
2. 若干定律 交换律：
A B B A （3） A B B A （3’）
( A B) C A ( B C )
2. 码制：常用的 BCD 码有 8421 码、2421 码、5421 码、余 3 码等，其中以 8421 码使用最广泛。
1.十进制数到N进制数的转换 整数部分：除以N看余数 小数部分：乘以N看向整数的进位 2. N进制数转换为十进制数:方法：按权展开 3.基本逻辑和复合逻辑: (1)异或逻辑:特点：相同为0、相异为1 逻辑函数表达式：P = AB＝AB+AB (2)同或逻辑:特点：相同为1、相异为0 逻辑函数表达式：P = A⊙ B ＝AB+AB 异或逻辑与同或逻辑是互非关系：
数字逻辑复习提纲
第一章1、数字与模拟离散vs. 连续开关量01码的波形表达方法tr tf tw 周期，非周期2、数制与码制转换，编码，自然，bcd，码字的运算，结果修正3、逻辑函数及其描述取值，描述方法，布尔代数，真值表，逻辑图，卡洛图，波形图，硬件描述语言正负逻辑，三态门4、布尔代数公式，带入规则，反演规则，对偶规则，化简函数5、卡诺图最小项编号规则，结构，化简尽量找包含多的，组合数尽可能少，无关项6、集成电路Coms，ttl，封装类型：插孔装配，平面装配，集成电路命名规则，延迟时间，未使用的空脚处理规模类型:根据包含的门电路或元、器件数量，可将数字集成电路分为：小规模集成（SSI）电路，12个门以下/片中规模集成MSI电路，12~99门/片大规模集成（LSI）电路，100~9999门/片超大规模集成VLSI电路，1万~99999门/片特大规模集成（ULSI）电路，10万门以上/片第二章1、组合逻辑分析逐级电平推导，布尔表达式，数字波形，真值表，竞争毛线，代数法判断，卡洛图法判断，消除方法，加选通脉冲，修改设计2、组合逻辑设计步骤：书上，ppt上，利用任意项，无关项3、组合逻辑电路的等价变换用德摩根定律，4、数据选择器与分配器地址输入，数据输入端，多入单出，单入多出5、译码器和编码器输入二进制信号输出高低电平，相当于输出最小项用来构成逻辑函数，七段译码器，普通编码器（任意时刻只允许一个线上有信号），优先编码器（编码优先次序），6、数据比较器和加法器比较两个数的大小74hc83，半加器，全加器，串行加法器进位信号逐级上传，并行加法器74ls283进位信号并行上传7、奇偶校验器74ls280第三章三个时序方程1、锁存器时序逻辑电路与组合逻辑电路的区别时序电路的分类：同步，异步锁存器的基本特性基本SR锁存器（Set-Reset）n Qn+1RSQ+=门控RS锁存器有使能端门控D锁存器只有一个输入Qn+1=D2、触发器▪边沿触发的，上升沿，下降沿，画法注意，▪SR触发器nn Q+1Q+SR=▪D触发器Qn+1=DJK触发器公式▪T触发器公式直接用jk触发器替换即可3、寄存器和移位寄存器锁存器或者触发器构成的一次能存储多位二进制代码的时序逻辑电路，叫寄存器。
数字逻辑
数字逻辑在线考试复习资料单选题2.八路数据选择器应有( B )个选择控制端A2B3C6D83.指出下列电路中能够把串行数据变成并行数据的电路应该是（C ）A JK触发器B 3/8线译码器C移位寄存器D十进制计数器下列四个数中与十进制（163）10不相等的是( A)A(43)16B(10100011)2C(000101100011)8421BCDD(1001000011)81.一个T触发器，在T=1时，来一个时钟脉冲后，则触发器( D )A 保持原态B 置0C置1D 翻转9.n级触发器构成的环形计数器，其有效循环的状态数为（A ）An个B2n方个C2n-1个D 2n个2.若逻辑表达式为P=（A+B）•（A+C）•（A+D）,则可以用来实现该逻辑表达式功能门的是(D )A 与门B 或门C 非门D 或与门1.为了使时钟控制的RS触发器的次态为1，RS的取值应为（B）A RS=00B RS=01C RS=10D RS=112.TTL电路中，高电平VH的标称值是（C）B 2.4VC 3.6VD 5V10.个数据选择器的地址输入端有3个时，最多可以有（C ）个数据信号输出A 4B 6C 8D 163.使用256x4位EPROM芯片构成2048x32位存储器，共需EPROM芯片____片 (A)A 64B 32C 48D 165.十进制数25转换为二进制数为（ D ）A 110001B 10111C 10011D 110014.下列说法正确的是（A）A 已知逻辑函数A+B=AB，则A=BB 已知逻辑函数A+B=A+C，则B=CC 已知逻辑函数AB=AC，则B=CD 已知逻辑函数A+B=A，则B=15.A+BC=(C)A A+BB A+CC (A+B)(A+C)D B+C6.既考虑低位进位，又考虑向高位进位，应选用(C )A 编码器B 半加器C 全加器D 计数器7.十进制数78所对应的二进制数和十六进制数分别为( B)B 1001110B，4EHC 1100001B，C2HD 1001110B，9CH8.16K×8RAM，其地址线和数据线的数目分别为( D)A 8条地址线，8条数据线B 10条地址线，4条数据线C 16条地址线，8条数据线D 14条地址线，8条数据线15.若用1表示高电平，0表示低电平，则是(A )A 正逻辑B负逻辑C 正、负逻辑D 任意逻辑9.用0、1两个符号对100个信息进行编码，则至少需要( B）A 8位B 7位C 9位D 6位10.TTL与非门多余的输入端不应连接的为（D）A 低电平B 高电平C 与有用端并联D +Vcc1.欲使一路数据分配到多路装置应选（D ）A编码器B分配器C选择器D译码器2.计算机键盘上有101个键，若用二进制代码进行编码，至少应为(B )位。
数字逻辑复习材料[指南].doc
![数字逻辑复习材料[指南].doc](https://img.taocdn.com/s3/m/b28707f3561252d381eb6e02.png)
第一章绪论一、选择题1、以下代码屮为无权码的为（CD ）。
A、8421 BCD码B、5421BCD码C、余三码D、格雷码2、一位十六进制数可以用（C ）位二进制数來表示。
A、1B、2C、4D、163、十进制数25用8421 BCD码表示为（B ）。
A、10 101B、0010 0101C、100101D、101014、在一个8位的存储单元屮，能够存储的最大无符号整数是（CD ）。
A、（256） ioB、（127）C、（FF）卩D、（255）⑷5、常用的BCD码有（CD ）。
A、奇偶校验码B、格雷码C、8421码D、余三码6、与模拟电路相比，数字电路主要的优点有（BCD ）。
A、容易设计B、通用性强C、保密性好D、抗干扰能力强二、判断题（正确打错误的打X）1、数字电路屮用“1”和“0”分别表示两种状态，二者无大小Z分。
（V ）2、格雷码具有任何相邻码只有一位码元不同的特性。
（V ）：3、八进制数（18） 8比十进制数（18） w小。
（X ）4、在时间和幅度上祁离散的信号是数字信号，语音信号不是数字信号。
（V ）三、填空题1、数字信号的特点是在幅度上和时间上都是离散,其高电平和低电平常用_[和o来表示。
2、分析数字电路的主要工具是一逻辑代数，数字电路又称作逻笹电路。
：3、常用的BCD码有8421 BCD码、2421 BCD码、5421 BCD码、余三码等。
常用的可靠性代码有格雷码、奇偶校验码等。
4、( 10110010. 1011) 2= ( 262. 54 )8=( B2. B )5、( 35. 4).9= (11101. 1 ) 2 二(29. 5儿二(10.8)沪(0010 100. 0101)8⑵砂6、(39. 75 )io= (100111. 11) 2二(47. 6) 8二(27. C)怡7、( 5E. C) K F (1011110, 11) 2=(136. 6)8二(94. 75)沪(1001 0100.0111 0101)8⑵BCD8、( 0111 1000)842no 二(1001110) 2= (116)8= (78)io= (4E)第二章逻辑代数基础一、选择题1、当逻辑函数有n个变量时，共有（D ）个变量取值组合。
（完整版）数字逻辑复习提纲
（完整版）数字逻辑复习提纲数字逻辑基础复习提纲⒈数制与码制数字系统中常⽤的数制及其互换、符号数表⽰、数字与字符编码。
2. 逻辑代数基础逻辑代数的基本定理及规则，⽤逻辑代数及卡诺图化简逻辑函数的⽅法与技巧。
3. 组合逻辑电路门电路符号及外部特性4. 同步时序电路同步时序电路的特点，触发器及其互换，Mealy 型和Moore型的状态图与状态表，同步时序电路分析与设计的⽅法。
5. 异步时序电路异步时序电路的特点与模型，脉冲异步时序电路分析与设计的⽅法。
电平异步时序电路分析与设计的⽅法。
6. 中、⼤规模集成电路及其应⽤加法器、译码器、编码器、多路选择器、多路分配器、计数器和寄存器等常⽤集成电路的符号、功能表及使⽤⽅法及综合应⽤。
⼀、课程的教学基本要求1．数制与码制要求学⽣熟悉常⽤的⼏种进位计数制（2，8，10，16进制），以及这⼏种数制的相互转换。
数字系统数值数据的表⽰，重点是符号整数的定点数（原码、反码及补码）表⽰。
数字和字符的编码。
2．逻辑代数基础要求学⽣熟悉并掌握逻辑代数基本定理及规则，标准积之和表达式与最⼩项，标准和之积表达式与最⼤项。
熟悉并能应⽤逻辑代数和卡诺图分析和化简逻辑表达式。
3．组合逻辑电路分析与设计要求学⽣熟悉并掌握组合逻辑电路的分析和设计的⽅法；单输出与多输出组合逻辑电路设计⽅法的异同；组合逻辑险象的判断与消除。
要求做门电路及组合逻辑电路实验。
4．同步时序电路分析与设计要求学⽣熟悉并掌握同步时序逻辑电路的分析和设计的⽅法；Mealy型与 Moore型时序电路的状态图与状态表；常⽤的⼏种触发器及其互换。
要求做触发器及同步时序逻辑电路实验。
5．异步时序逻辑电路分析与设计要求学⽣熟悉并掌握脉冲异步时序逻辑电路与点平异步时序电路的分析和设计的⽅法；电平异步时序电路的竞争与险象。
要求做异步时序逻辑电路实验。
6．中规模集成电路应⽤要求学⽣熟悉并掌握常⽤的⼏种中规模集成电路；能够⽤它们设计组和逻辑电路和时序电路，并具有综合设计的能⼒。
数字逻辑期末复习资料
第一章 数制与编码1、二、八、十、十六进制数的构成特点及相互转换；二转BCD ：二B 到十D 到BCD ，二B 到十六H ，二B 到八O2、有符号数的编码；代码的最高位为符号位，1为负，0为正3、各种进制如何用BCD 码表示；4、有权码和无权码有哪些？BCD 码的分类：有权码：8421,5421,2421 无权码：余3码，BCD Gray 码 例：1、〔1100110〕B =〔0001 0000 0010〕8421BCD =〔102〕D =〔 66 〕H =〔146〕O〔178〕10=〔10110010〕2=〔0001 0111 1000 〕8421BCD =〔B2 〕16=〔 262〕8 2、将数1101.11B 转换为十六进制数为〔 A 〕A. D.C HB. 15.3HC. 12.E HD. 21.3H 3、在以下一组数中，最大数是〔 A 〕。
A.(258)D1 0000 0010B.(100000001 )B 257C.(103)H 0001 0000 0011259D.(001001010111 )8421BCD 2574、假设用8位字长来表示，〔-62〕D =( 1011 1110)原5、属于无权码的是〔B 〕A.8421 码B.余3 码 和 BCD Gray 的码C.2421 码D.自然二进制码 6、BCD 码是一种人为选定的0～9十个数字的代码，可以有许多种。
〔√〕 第二章 逻辑代数根底1、根本逻辑运算和复合逻辑运算的运算规律、逻辑符号；F=AB 与 逻辑乘 F=A+B 或 逻辑加F=A 非 逻辑反2、逻辑代数的根本定律及三个规则；3、逻辑函数表达式、逻辑图、真值表及相互转换；4、最小项、最大项的性质；5、公式法化简；卡诺图法化简〔有约束的和无约束的〕。
例：1、一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系属于〔 A 〕逻辑关系。
A 、与B 、或C 、非 2、数字电路中使用的数制是〔 A 〕。
数字逻辑总复习
数。 激励表又称驱动表。它表明触发器由现态转换到次态， 对其输入状态的要求。 状态图是状态转换图的简称。它用圆圈和箭头表示时 序逻辑状态及其转换关系。 状态表是状态转换表的简称。状态表和状态图在表示 时序电路逻辑的实质是一样的，只是形式不同。 波形图即是按照时间的变化，画出反映时钟脉冲、输 入信号、触发器状态之间对应关系的波形。
VHDL基本结构
实体（Entity）声明
结构体（Architecture）
VHDL语法
数据类型
逻辑运算 关系运算
算术运算
赋值 语句 进程 组件、过程、函数
例1：VHDL
例2：VHDL
例3：状态机设计
例3：状态机设计（续）
逻辑设计流程（ Quartus II ）
到的状态称为次态，用Qn+1表示。
RS触发器
S
SET
Q
R
CLR
Q
D触发器
D
SET
Q
CLR
Q
Qn+1 ＝ D
JK触发器
J
SET
Q
K
CLR
Q
例：触发器
试画出各触发器
Q端在初态为0 及1两种条件下 的波形。
例：触发器（续）
解：
同步时序逻辑逻辑描述方法
特性函数就是次态Qn+1的逻辑表达式，也称为次态函
新建项目
新建设计文件 设计输入
编译、引脚配置
仿真 下载
例：组合逻辑分析
分析如图（a）所示的逻辑电路。
解：
１．根据给出的逻辑电路图可写出输出函数表达
式
S AB A AB B
06626-数字逻辑
06626数字逻辑复习资料一选择题1．通常，把用高电平表示逻辑1，低电平表示逻辑0的规定称为A．真逻辑B．假逻辑C．正逻辑D．负逻辑2．在同一个时钟脉冲作用期间，触发器状态发生两次或两次以上变化的现象叫A．一次翻转B．空翻C．跳变D．反相3．n个变量构成的最小项具有的相邻最小项个数为A．n B．2n C．2n D．n2 4．以下方法中，不能消除或避免电路中可能出现的险象的是A．增加冗余项B．增加惯性延时C．选通法D．化简逻辑函数5．一个逻辑门输出为低电平时可以驱动同类型的门数目为N1，输出为高电平时可以驱动同类型的门数目为N2，则该门的扇出系数是A．N1+N2 B．N1-N2 C．min(N1,N2) D．max(N1,N2) 6．FPGA的中文全称是A．通用阵列逻辑B．复杂可编程器件 C．可编程逻辑阵列 D．现场可编程门阵列7．衡量D/A转换器性能的参数中，表示最小模拟量输出与最大模拟量输出之比的是A．分辨率B．非线性误差C．绝对精度D．建立时间8．集成计数器所具有的功能一般不包括A．计数B．移位C．保存D．预置9．某多路选择器具有16路输入信号，则它包含的选择控制变量个数为A．16 B．8 C．4 D．2 10．时序逻辑电路具有的特征不包括A．由组合电路和存储电路组成B．电路中包含反馈回路C．输出仅仅取决于输入D．输出由当前输入和状态共同决定11．下列编码中，属于有权码的是A．8421码B．奇偶检验码C．格雷码D．余3码12．将二进制数1111111100转换成十六进制数为A．FF0 B．3FC C．3CF D．F3C 13．组成CMOS或非门的两个PMOS管和两个NMOS管所处的状态分别为A．并联和串联B．串联和并联C．串联和串联D．并联和并联14．利用某个逻辑代数的重要规则，可以使定理、公式的证明减少一半，该规则是A．反演规则B．代入规则C．对偶规则D．等价规则15．通常，把用高电平表示逻辑0，低电平表示逻辑1的规定称为A．真逻辑B．假逻辑C．正逻辑D．负逻辑16．n个变量构成的最大项具有的相邻最大项个数为A．n2B．2n C．n D．2n 17．在时钟脉冲作用期间，主从J-K触发器的主触发器在接收输入信号发生翻转后，其状态保持不变，不再受输入J、K变化的影响，这种现象叫A．一次翻转B．空翻C．跳变D．反相18．根据存储体中存储元电路构造的不同和编程方法的不同，目前使用的可编程ROM 可分为几种类型，这些类型中只能进行一次编程的是A．PROM B．EPROM C．EEPROM D．Flash Memory 19．在D/A转换器的参数中，建立时间反应了电路的A．误差B．精度C．转换速度D．功耗20．CPLD的中文全称是A．通用阵列逻辑B．现场可编程门阵列C．可编程逻辑阵列D．复杂可编程逻辑器件21．施密特触发器的典型应用一般不包括A．数模转换B．波形变换C．脉冲整形D．幅值鉴别22．某多路选择器具有32路输入信号，则它应包含的选择控制变量个数为A．16 B．8 C．5 D．4 23．下列中规模集成电路中，属于组合逻辑电路的是A．计数器B．基本寄存器C．译码器D．移位寄存器24．设计一个模8同步加法计数器，需要的触发器个数为A．1 B．3 C．4 D．8 25．以下选项中，不属于Flash Memory的特点的是A．容量小B．集成度高C．成本低D．使用方便26．CMOS与门是由与非门和非门连接构成，一个CMOS与门包含的PMOS管和NMOS 管数量分别为A．一个、一个B．两个、两个C．三个、三个D．四个、四个27．对具有特定含义的输入代码进行“翻译”，将其转换成相应的输出信号，该器件叫A．计数器B．寄存器C．编码器D．译码器28．n个变量的全部最大项相与的结果为A．n B．1 C．0 D．不确定29．下列可编程ROM中，可反复编程，但编程和擦除均比较麻烦，只能整体擦除，且擦除速度较慢的是A．PROM B．EPROM C．EEPROM D．Flash Memory 30．FPGA的中文全称是A．通用阵列逻辑B．可编程逻辑阵列C．现场可编程门阵列D．复杂可编程逻辑器件31．以下属于3变量逻辑函数的最小项的是A．A+B+C’B．BC C．(A+B)C D．ABC’32．以下属于4变量逻辑函数的最大项的是A．A’+B+C’B．A’B’CD C．A+B’+C+D D．(A+B)CD 33．PROM的中文全称是A．可编程只读存储器B．现场可编程门阵列C．可编程逻辑阵列D．复杂可编程逻辑器件34．在数字系统设计中广泛使用的可编程逻辑器件属于大规模集成电路LSI中的A．全定制电路B．半定制电路C．非定制电路D．包括以上三项35．CMOS或门是由或非门和非门连接构成，一个CMOS或门包含的PMOS管和NMOS 管数量分别为A．一个、一个B．两个、两个C．三个、三个D．四个、四个二填空题1．并非所有的竞争都会产生错误输出，通常，把不产生错误输出的竞争称为。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
请大家自觉看光盘上的PPT和老师布置的作业和答案以及课本
第一章基本知识
1.1了解
1.2数制及其转换
1.2.1进位计数制：
△基数：指计数制中所用到的数字符号的个数。
如R进制，R即为基数。
△位权：指在一种进位计数制表示的数中，用来表明不同数位上数值大小的一个固定常数。
了解二进制、八进制、十六进制。
举个简单的例子：二进制数1011.01可以表示成：
（1011.01）2=1X23+0X22+1X21+1X20+0X2-1+1X2-2
1.2.2数制转换：
①、十进制转换为二进制数（整数部分采用除2去余法，小数部分采用乘2取整法）：具体见下图：
②、二进制与八进制、十六进制之间的转换：具体见课本P9。
1.3带符号二进制数的代码表示
主要掌握原码、反码、补码，具体见课本P13（切记0表示正，1表示负）
1.4几种常见的编码:
主要掌握8421码，余3码，格雷码。
下面是二进制数与格雷码的转化过程，二进制数的最高位和格雷码的最高位相同，然后接下来的各位数都要二进制数所在那位同前一位异或产生的结果
作业：P18 1.5 1.7 1.9 1.12
第二章逻辑代数基础
2.1逻辑代数的基本概念
前几节主要是记住一些公理和定理，这也为后面的复合运算打下基础
逻辑代数L式一个封闭的代数系统，它有一个逻辑变量集K，常量0和1以及“与”“或”“非”3种基本运算所构成，记为L={K,+,·，-，0,1}
五条基本公理：课本P19
2.1.1逻辑变量及基本逻辑运算：课本P20
2.1.3逻辑函数的表示法：（常见方法有逻辑表达式、真值表、卡诺图3种）P23有说明，
具体后面讲
2.2逻辑代数的基本定理和规则
2.2.1基本定理：记住8个基本定理，课本P24
2.2.2重要规则（1.、代入规则；2、反演规则；
3.、对偶规则）其中2、反演规则；3.、对偶规则比较重要
反演规则：如果将逻辑函数F表达式中所有的“·”变成“+”，“+”变成“·”，“0”变成“1”，“1”变成“0”，原变量变成反变量，反变量变成原变量（黑体字即为反演规则与对偶规则的区别之处）
对偶规则：如果将逻辑函数F表达式中所有的“·”变成“+”，“+”变成“·”，“0”变成“1”，“1”变成“0”，
①.异或逻辑：变量A、B取值相同，F为0；变量A、B取值相异，F为1；
②.同或逻辑：变量A、B取值相同，F为1；变量A、B取值相异，F为0
具体见P28
2.3逻辑函数表达式的形式和变换
2.3.1逻辑函数表达式有两种基本形式：“与-或表达式”（顾名思义先与后或）和“或-与表达式”（先或后与）
最小项和最大项的定义和性质，要知道什么是最小项和最大项，具体看课本P29，
最大项与最小项之间存在互补关系（这句话在后面的知识经常用到）
△逻辑函数表达式的标准形式
（1）、（这个概念老师上课特别提问了好几次的）标准与-或表达式：由若干个最小项相或构成的逻辑表达式称为标准与-或表达式，也叫最小项表达式。
具体内容P31
2.3.3逻辑函数表达式的转换
1.代数转换法
2.真值表转换法（重点）P33
2.4逻辑函数化简：
这一节主要掌握卡诺图的化简法，而且是整章的重点，绝对考
具体内容见课本例子，课本上已经讲的很详细了P37开始
作业：P48 2.2（1）（2） 2.3 2.4 2.6（1）（3） 2.7 2.8（1）（3） 2.11
第三章集成门电路与触发器
3.1-3.2数字集成电路的分类：
1、根据采用的半导体器件分类：有双极型集成电路和单极型集成电路（即MOS集成电路）其实这两节主要是谈谈一些概念，大家理解就好了，关键还是后面两节
3.3逻辑门电路
这节主要掌握与门，或门，非门三种简单逻辑门电路以及TTL逻辑门集成电路，请务必记住各自的逻辑符号。
①．与门：有两个以上输入端和一个输出端；
②．或门：有两个或两个以上输入端和一输出端；
③．非门：有一输入端和一输出端。
④．典型TTL与非门：记住工作原理：
输入全高，输出为低；
输入有低，输出为高；
3.4触发器
这节务必记住4种触发器的逻辑功能和工作原理以及能画出输出端Q的波形图。
①.触发器是一种具有记忆功能的电子器件；
②.的
3.4.2四种简单结构的钟控触发器：
①.R-S触发器
②．D触发器：
③.JK触发器：
④T触发器：
作业：P95 3.13 3.14 3.15
第四章：组合逻辑电路
这一章的练习和作业必须会，主要看表决器和全加器步骤：
①.根据逻辑电路图写出输出函数表达式；
②.化简输出函数表达式；
③.根据化简后的函数表达式列出真值表；
④.功能评述。
具体例子看P98，P101表决器P107全加器
4.3组合逻辑电路的险象
险象：电路中竞争现象的存在，使得输入信号的变化可能引起输出信号出现非预期的错误输出，这一现象称为险象。
组合电路中的险象是一种瞬态现象
这一节主要也是学会用卡诺图判断险象和消除险象
4.3.2险象的判断
要会判断险象，其中有两种方法，一种是代数法，一种是卡诺图法
代数法：当某个变量X同时以原变量和反变量的形式出现在函数表达式中，且在一定条件下该函数表达式可化简为X+X或者X·X的形式时，则与该函数表达式对应的电路在X发生变化时，可能由于竞争而产生险象。
具体例子看P114
卡诺图法：在卡诺图上画出和函数表达式中各与项对应的卡诺图，然后观察卡诺图，若发现某两个卡诺圈存在“相切”关系，则该电路可能产生险象。
具体例子看P114
4.3.3险象的消除
这个要求掌握，具体见P115两个例子
作业：P117 4.1 4.2
第五章同步时序逻辑电路
5.2同步时序逻辑电路分析：
主要掌握表格法分析同步时序逻辑电路
作业不作要求
第七章中规模通用集成电路及其应用
掌握二进制加法器和译码器的引脚排列图和逻辑图
以上整理如有出入，请和身边的同学讨论，谢谢
考试重点主要集中在前四章，希望大家好好复习考出好成绩。