《数字逻辑》期末考试A卷参考答案
数字逻辑电路期末考试试卷及答案
请浏览后下载，资料供参考，期待您的好评与关注！期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班姓名 学号题号 一 二 三 四 总分 得分一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误得分 评卷人装订线内请勿答题6. 与逻辑函数DCBAF+++=功能相等的表达式为___C_____。
DCBAF+++=B．DCBAF+++=D．DCBAF++=7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。
A． 500KHz B．200KHzC． 100KHz D．50KHz9．下列器件中，属于时序部件的是_____A_____。
A．计数器B．译码器C．加法器D．多路选择器装请浏览后下载，资料供参考，期待您的好评与关注！请浏览后下载，资料供参考，期待您的好评与关注！10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
《数字逻辑》——期末复习题及答案
《数字逻辑》——期末复习题及答案中国⽯油⼤学（北京）远程教育学院《数字逻辑》期末复习题⼀、单项选择题1. TTL 门电路输⼊端悬空时，应视为( )A. ⾼电平B. 低电平C. 不定D. ⾼阻2. 最⼩项D C B A 的逻辑相邻项是（）A ．ABCDB ．D BC A C ．CD AB D ．BCD A3. 全加器中向⾼位的进位1+i C 为( )A. i i i C B A ⊕⊕B.i i i i i C B A B A )(⊕+C.i i i C B A ++D.i i i B C A )(⊕4. ⼀⽚⼗六选⼀数据选择器，它应有（）位地址输⼊变量A. 4B. 5C. 10D. 165. 欲对78个信息以⼆进制代码表⽰，则最少需要（）位⼆进制码A. 4B. 7C. 78D. 106. ⼗进制数25⽤8421BCD 码表⽰为（）A.10 101B.0010 0101C.100101D.101017. 常⽤的BCD 码有（）A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码8. 已知Y A AB AB =++,下列结果中正确的是（）A:Y=A B:Y=B C:Y=A+B D: Y A B =+9. 下列说法不正确的是（）A:同⼀个逻辑函数的不同描述⽅法之间可相互转换B:任何⼀个逻辑函数都可以化成最⼩项之和的标准形式C:具有逻辑相邻性的两个最⼩项都可以合并为⼀项D:任⼀逻辑函数的最简与或式形式是唯⼀的10. 逻辑函数的真值表如下表所⽰，其最简与或式是（）A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC +11．以下不是逻辑代数重要规则的是( ) 。
A. 代⼊规则B. 反演规则C. 对偶规则D. 加法规则12．已知函数E)D (C B A F +?+=的反函数应该是( ) 。
A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?=D. [])E D (C B A F +?+?=13．组合逻辑电路⼀般由（）组合⽽成。
数字逻辑期末考试试卷(含答案)
2007-2008学年第一学期期末考试试题（答案）考试科目：数字逻辑 试卷类别：3卷 考试时间：110 分钟计算机学院 ______________系级 班姓名学号毛题号一二三四总分得分 一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． CB AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断得分评卷人5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。
A ． D CB A F +++= B ． DC B A F +++=C ．D ．D C B A F =DC B A F ++=7．下列所给三态门中，能实现C=0时，F=；C=1时，F 为高阻态的AB 逻辑功能的是____A______。
8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
数字逻辑期末考试试题题库及参考答案数电试数字逻辑期末考试试题题库及参考答案 (1)
200 /200 学年第一学期《数字电路》试卷班级________________学号________________姓名_______________成绩______________一、选择题（每题2分，共20分） 1、下面属于有权码的是（ B ）A 、格雷码B 、8421BCD 码C 、奇偶校验码D 、余三码2、一个两输入端的门电路，当输入为1和0时，输出不是1的门是（ C ）A 、与非门B 、或门C 、或非门D 、异或门 3、和逻辑式AB 逻辑关系不同的逻辑式是（ B ）A 、B A + B 、B A ∙C 、B B A +∙D 、A B A + 4、数字电路中机器识别和常用的数制是（ A ）A 、二进制B 、八进制C 、十进制D 、十六进制 5、十进制数100对应的二进制数为（ C ）A 、1011110B 、1100010C 、1100100D 、110001006、七段译码器74LS47（共阳）的输出低电平有效，当输入的4位数为0101显示 5时，输出七段LED 数码管的abcdefg 为（ A ）A 、1011011B 、0100100C 、1101101D 、00100107、在函数D ABC F +=的真值表中，0=F 的状态共有多少个（ D ）A 、2B 、4C 、9D 、78、下列各型号中属于优先编码器的是（ C ）A 、74LS85B 、74LS138C 、74LS148D 、74LS48 9、逻辑函数中的逻辑“或”和它对应的逻辑代数运算关系为（ A ）A 、逻辑加B 、逻辑乘C 、逻辑非10、余三码与8421BCD 码相差0011，因此，用下列哪个器件实现将8421BCD 码转换到余三码的设计最简单。
（ A ）A 、4位二进制加法器B 、比较器C 、数据选择器D 、译码器abcd e fg二、填空题（每空1.5分，共30分）1、具有“相异出1，相同出0”功能的逻辑门是 异或 门，它的反是 同或 门。
计算机科学与技术专业《数字逻辑电路》考试题及答案(A)试卷
院系： 专业班级： 学号： 姓名： 座位号：A. 4B. 3C. 6D. 57. 下列电路中属于时序逻辑电路的是 【 】A. 加法器B. 数据分配器C. 计数器D. 译码器8. 下列关于门电路的使用，描述不正确的是 【 】A. TTL 与非门闲置输入端可以直接接电源B. 具有推拉输出结构的TTL 门电路的输出端可以直接并联使用C. CMOS 或门闲置输入端应接地D. CMOS 门电路的闲置输入端不允许悬空 9. 为了降低555定时器组成多谐振荡器的振荡频率，外接R 、C 值应为 【 】A. 同时增大R 、C 值B. 同时减小R 、C 值C. 同比增大R 值减小C 值D. 同比增大C 值减小R 值 10. 若停电数分钟后恢复供电，下列选项中信息能够保持不变的是 【 】A. ROMB. 动态RAMC. MUXD. 静态RAM1. 8位D/A 转换器的理论分辨率是_____________________。
2. 64个输入端的编码器按二进制数编码时，输出端的个数是__________________。
3. 变量数相同时，下标编号相同的最大项i M 和最小项i m 的关系是_____________。
4. 图2.1所示集成计数器的模M=_____________________。
图2.1 （题2.4图）5. 共阳极接法数码显示器需要配用输出 电平有效的译码器。
二、填空题（每小题2分，共20分）。
6. 对于T 触发器，当T=______时，触发器处于保持状态。
7. 逻辑函数C B AB F +=的反函数F 为_____________________。
8. 5个变量的逻辑函数全部最大项有_____________________个。
9. 二进制数()20110.101110转换成十进制数是___________________。
10. 同步RS 触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为_____________________。
数字逻辑电路期末考试试卷及答案资料
数字逻辑电路期末考试试卷与答案资料期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟学院 系 级 班姓名 学号 毛一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式。
A ．AB F = B ． C AB F +=C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用可以将减法运算转化为加法运算。
A ． 原码B ．码C ． 补码D ． 码4．对于如图所示波形,其反映的逻辑关系是。
装订线 内请勿答题A ．与关系B ． 异或关系C ．同或关系D ．无法判断5． 连续异或1985个1的结果是。
A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为。
A ． D CB A F +++= B ．D C B A F +++=C ．D C B A F = D ．D C B A F ++= 7．下列所给三态门中，能实现0时，AB ；1时，F 为高阻态的逻辑功能的是。
FCB A & ∇DCB A F& ∇AB FCB A & ∇FCB A & ∇C8. 如图所示电路，若输入脉冲的频率为100，则输出Q 的频率为。
A ． 500B ．200C ． 100D ．509．下列器件中，属于时序部件的是。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器10．下图是共阴极七段数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为。
A ． 0100100B ．1100011C ． 1011011D ．0011011装订线内答题二、填空题（每小题2分，共20分）Array11电路的电源是5，高电平1对应的电压范围是2.4-5。
数字逻辑试题及答案
数字逻辑试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑电路中的基本逻辑运算？A. 加法B. 减法C. 乘法D. 与运算2. 一个3输入的与门，当所有输入都为高电平时，输出为：A. 低电平B. 高电平C. 浮空D. 不确定3. 一个D触发器的Q端在时钟信号上升沿触发时，其状态变化为：A. 保持不变B. 从0变到1C. 从1变到0D. 从D输入端状态变化4. 在数字电路中，以下哪个不是布尔代数的基本定理？A. 幂等律B. 交换律C. 反演律D. 分配律5. 一个4位二进制计数器在计数到31后，下一个状态是：A. 00000B. 00001C. 11111D. 不能确定6. 以下哪个不是数字逻辑电路设计中的优化方法？A. 布尔代数简化B. 逻辑门替换C. 增加冗余D. 逻辑划分7. 一个异或门的真值表中，当输入相同，输出为：A. 0B. 1C. 无法确定D. 无输出8. 在数字电路中，同步计数器与异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 电路复杂度D. 计数精度9. 以下哪个不是数字逻辑电路中的存储元件？A. 触发器B. 寄存器C. 计数器D. 逻辑门10. 一个简单的数字逻辑电路设计中，如果需要实现一个2输入的或门，至少需要几个与门？A. 1B. 2C. 3D. 4答案：1. D2. B3. D4. C5. B6. C7. A8. B9. D10. A二、填空题（每空2分，共20分）1. 数字逻辑电路中最基本的逻辑运算包括______、或运算、非运算。
2. 一个2输入的与门，当输入都为高电平时，输出为______。
3. 布尔代数的基本定理包括______、结合律、分配律等。
4. 一个D触发器的Q端在时钟信号上升沿触发时，Q端状态与______相同。
5. 4位二进制计数器的计数范围是从______到1111。
6. 数字逻辑电路设计中的优化方法包括布尔代数简化、逻辑门替换、______等。
《数字逻辑》期末复习题及答案
《数字逻辑》期末复习题一、单项选择题1．以下不是逻辑代数重要规则的是( D ) 。
A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则2．已知函数E)D (C B A F +⋅+=的反函数应该是( A ) 。
A.[])E (D C B A F +⋅+⋅= B. [])E D (C B A F +⋅+⋅= C. [])E (D C B A F +⋅+⋅= D. [])E D (C B A F +⋅+⋅=3．组合逻辑电路一般由（ A ）组合而成。
A 、门电路 B 、触发器 C 、计数器 D 、寄存器4．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。
A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换B 、原变量换成反变量，反变量换成原变量C 、变量不变D 、常数中的“0”换成“1”，“1”换成“0”5．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。
A. AB+AC+AD+AEB. A+BCEDC. (A+BC)(A+DE)D. A+B+C+D+E6．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器7．逻辑表达式A+BC=（ C ） A 、AB B 、A+C C 、(A+B)(A+C) D 、B+C8．在（ A ）输入情况下，“或非”运算的结果是逻辑“1”。
A.全部输入为“0”B.全部输入为“1”C.任一输入为“0”，其他输入为“1”D.任一输入为“1”9．逻辑函数()6,5,4,2m F 1∑=同 C B B A F 2+=之间关系为( A ) A.21F F = B. 21F F = C. 21F F = D.无关10．时序逻辑电路一定包含（ A ）A 、触发器B 、组合逻辑电路C 、移位寄存器D 、译码器11．时序逻辑电路中必须有（ A ）A 、输入逻辑变量B 、时钟信号C 、计数器D 、编码器12．逻辑函数()()=++++++++=C B A C B A C )B C )(A B (A F ( A ) 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《数字逻辑》期末考试 A 卷参考答案
、判断题：下面描述正确的打’/，错误的打‘X’（每小题1分，共10 分）
1、为了表示104个信息，需7位二进制编码[V ]
2、BCD码能表示0至15之间的任意整数[X ]
3、余3码是有权码[X ]
4、2421码是无权码[X ]
5、二值数字逻辑中变量只能取值
6、计算机主机与鼠标是并行通信
7、计算机主机与键盘是串行通信8、占空比等于脉冲宽度除于周期0和1,且表示数的大小[X ]
[X ]
[V ]
[V ]
9、上升时间和下降时间越长，器件速度越慢[V ]
10、卡诺图可用来化简任意个变量的逻辑表达式[X ]
、写出图中电路的逻辑函数表达式。
（每小题5分，共10分）
1、F=A B
2、F= AB CD
2分，共20分）
1、在图示电路中.能实现逻辑功能F = ATH 的电路是 A °
TTL 电路
(A) F = ABCD
(B) F = AH ・ CD -
(C) F= A + B + C + D
(D) F = A + B • C + D (E) F= A BCD
4 . 己知F 二ABC + CD ■可以肯定使F = 0的情况是 _°
(A) A=0, BC= 1； (B) B= 1 , C= 1 } (C) AB= 1, CD=Q.
(D) BC= 1 , D= 1
5、逻辑函数A B+BCD+A C+ B C 可化简为A,B,C,D 。
(A) AB + AC + BC (B) AB + C (A4-B)
(C) AB + CAB
A — O ?
=1
1 Q
A |— I
1 F •-
&
1 Q A
B L I
l —
(B)
悬0
----
空。
—
A — &
Bo —
Co- &
B
A
3 •满足如图所示电路的输岀函数F 的表达式为丄3
B 1 o — V
OF
(D) AB +C (E) 1
9.
图示电路中，当各触发器的状态
为C 时.再输入一个CP 脉冲，融发器的 状态为QiQ 严0 0。
(A) Q@= 1 1
(B) QiQ 严 1 0
7.下图均为丁丁J 电路，A 电路能实现AB 卜CD 的逻辑关系? f 5U
巳
A B C J 如图所示电路方程式正确的为 A
B
C D
(D)
(A) C= Q ； (B) J 严石； 51
(C) J 3 = Qf ; (D)Q^ = Q ；
G
：
1
1_ 1J Q
1J Q
―C
＞皿
r° > FF ?
1- 1K @ A
1K Q
A
oC
(C) QQ=0 1
1、 L= A B
2、L= AB
A 1
1
1 >—
I
I I ~
E 1 | 1
I I
f
I
I 1
CP 一—I | 1 | 1 |——
(A)1 ! (B )— 1 ! (C )—1 (D) i
四、填空题（每空1分，共20分）
1、 一个触发器可表示 _1=位二进制码，三个触
发器串接起来，可表示 _3_位二进制数。
2、
欲表示十进制的十个数码，需要 __4—个触发器。
3、 寄存器中，与触发器相配合的控制电路通常由 」门电路_ （选择提示：门电路、触发器、 晶
体二极管）构成。
4、 一个五位的二进制加法计数器， 由OOOOO 状态开始，问经过75个输入脉冲后，此计数器的 状态为__01011_。
5、 四位移位寄存器可以寄存四位数码， 若将这些数码全部从串行输出端输出， 需经过__3__
个时钟周期。
6、 _RS_触发器存在输入约束条件, 一主从JK_触发器会出现一次翻转现象。
7、 负跳沿触发翻转的主从 JK 触发器的输入信号应该在 CP 为_低电平_时加入，在 CP 为_ 高电平
_时输入信号要求稳定不变。
8、 正跳沿触发翻转的 D 触发器的输入信号在 CP 上升沿_前一瞬间加入。
9、 由与非门组成的基本 RS 触发器当输入 R=0,S=0时，同向输出端 Q = _1_,反向输出端
Q = __1_,当_R 、S 同时由0变1_时，输出不定状态。
10、 T 触发器是由_JK_触发器的数据输入端短接而成。
11、 触发器的脉冲工作特性是指对 _时钟脉冲_和_输入信号的时间关系_的要求。
12、 下图电路是亠-位二进制计数器，也是二_位四逬制计数器，若作分 频器甩 并假设计
数脉冲的频率f^6kHz,则 2 16 XH"
五、用CMOS 电路实现下面的逻辑函数，画出其内部电路图 （用场效应管作为基本单元 ），
要求清晰整洁。
（共10分，每小题5分）
10. 如图所示□融发器UP 及入
B 波形己知.假设触发器的初态Q = O.则 在UF 脉冲作用下，C?端的波形为丄―。
六、设计一个由三人投票 （只能投赞成和反对票） 的表决电路，当多数人赞成时, 投赞成票约定为 1投票通过约定为 1只限用与非门电路，要求写出设计过程（
解:
1依题意可得下面的真值表，L=1代表投票通过;
A
B C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1
1
1
1
L=AB+BC+CA+ABC=AB+BC+CA 3、将其划简为与非表达式为：
L= AB BC CA
投票通
过。
1,
vcc
2.
VCC
4、依上式画出逻辑电路图如下:
——
& _
A
0—
B
-&
□—
A
T
—
C
► --
七、解：
设每个门的时延均为 t 。
考虑门的传输延迟时间，电路波形图如下所示，可见电路 存在竞
争冒险。
八、
小
n _ n _ n Q
3 Q
2
Q i
n 1 _ n 1 _ n 1 Q
3
Q
2
Q
1
J 3 K 3 J 2
K 2
J 1 K 1
0 0 0 0 0 1 0 X 0 X 1 X 0 0 1 0 1 1 0 X 1 X X 0 0 1 0 1 1 0 1 X X 0 0 X 0 1 1
0 1 0 0 X X 0 X 1 1 0 0 0 0 0 X 1
0 X 0 X 1 0 1 1 0 0 X 0 0 X X 1 1
1 0
1 1 1 X 0 X 0 1 X 1 1 1
1 0 1
X 0
X
1
X
存在竞争冨险
(L)
(2)根据上表画出J3、K3、J2、K2、J1、K1的卡诺图如下:
(3 )根据卡诺图得驱动方程如下:
K3 Q； Q i n; J2 Q31Q? ; K2 Q3n Q；；
Q1 Q；Q1Q1；
J i J i Q3 Q；QzQ l；。