实验一 运算器实验
计算机组成原理实验（接线、实验步骤）
计算机组成原理实验（接线、实验步骤）实验⼀运算器[实验⽬的]1.掌握算术逻辑运算加、减、乘、与的⼯作原理；2.熟悉简单运算器的数据传送通路；3.验证实验台运算器的8位加、减、与、直通功能；4.验证实验台4位乘4位功能。
[接线]功能开关：DB=0 DZ=0 DP=1 IR/DBUS=DBUS接线：LRW：GND（接地）IAR-BUS# 、M1、M2、RS-BUS#：接+5V控制开关：K0：SW-BUS# K1：ALU-BUSK2：S0 K3：S1 K4：S2K5：LDDR1 K6：LDDR2[实验步骤]⼀、(81)H与(82)H运算1.K0=0：SW开关与数据总线接通K1=0：ALU输出与数据总线断开2.开电源，按CLR#复位3.置数（81）H：在SW7—SW0输⼊10000001→LDDR2=1，LDDR1=0→按QD：数据送DR2置数（82）H：在SW7—SW0输⼊10000010→LDDR2=0，LDDR1=1→按QD：数据送DR1 4.K0=1：SW开关与数据总线断开K1=1：ALU输出与数据总线接通5. S2S1S0=010：运算器做加法（观察结果在显⽰灯的显⽰与进位结果C的显⽰）6.改变S2S1S0的值，对同⼀组数做不同的运算，观察显⽰灯的结果。
⼆、乘法、减法、直通等运算1.K0K1=002.按CLR#复位3.分别给DR1和DR2置数4.K0K1=115. S2S1S0取不同的值，执⾏不同的运算[思考]M1、M2控制信号的作⽤是什么？运算器运算类型选择表选择操作S2 S1 S00 0 0 A&B0 0 1 A&A(直通)0 1 0 A+B0 1 1 A-B1 0 0 A(低位)ΧB(低位)完成以下表格ALU-BUS SW-BUS# 存储器内容S2S1S0 DBUS C输⼊时：计算时：DR1：01100011DR2：10110100（与）DR1：10110100DR2：01100011（直通）DR1：01100011DR2：01100011（加）DR1：01001100DR2：10110011（减）DR1：11111111DR2：11111111（乘）实验⼆双端⼝存储器[实验⽬的]1.了解双端⼝存储器的读写；2.了解双端⼝存储器的读写并⾏读写及产⽣冲突的情况。
实验一运算器实验
实验一运算器实验简介：运算器是数据的加工处理部件，是CPU的重要组成部分，各类计算机的运算器结构可能有所不同，但是他们的最基本的结构中必须有算术/逻辑运算单元、数据缓冲寄存器、通用寄存器、多路转换器的数据总线的逻辑构件。
一、实验目的1、了解算术逻辑运算器（74LS181）的组成和功能。
2、掌握基本算术和逻辑运算的实现方法。
二、实验内容运用算术逻辑运算器74LS181 进行有符号数/无符号数的算术运算和逻辑运算。
三、实验元器件1、算术逻辑运算器（74LS181）。
2、三态门（74LS244、74LS245）及寄存器（74LS273、74LS373）。
3、二进制拨码开关SW-SPDT四、实验原理图1.1运算器电路原理图本实验的算术逻辑运算器电路如图 1.1所示：输入和输出单元跟上述实验相同：缓冲输入区八位拨码开关用来给出参与运算的数据，并经过三态门74LS245 和数据总线BUS相连，在控制开关SW_BUS处于高电平时允许输出到数据总线。
运算器则由两个74LS181以串行进位形式构成8位字长的算术/逻辑运算单元（ALU）：ALU_L4B的进位输出端CN+4与ALU_H4B的进位输入端CN相连，使低4位运算产生的进位送进高4位运算中。
其中ALU_L4B为低4位运算芯片，参与低四位数据运算，ALU_H4B为高4位运算芯片，参与高四位数据运算。
ALU_L4B的进位输入端CN通过三态门连接到二进制开关CN，控制运算器仅为，ALU_H4B的进位输出端CN+4经过反相器74LS04，通过三态门接到溢出标志位CF指示灯（CF=1，即ALU运算结果溢出）。
ALU 除了溢出标志位CF外，还有两个标志位：零标志位ZF（ZF=1，即ALU运算结果为0，ZF对应发光二极管点亮）和符号标志位SF（SF=1，即运算结果为负数；SF=0 即运算结果为正数或0对应发光二极管点亮）。
图 1.2 运算器通路图ALU 的工作方式可通过设置两个74181芯片的控制信号（S0、S1、S2、S3、M、CN）来实现, 其74LS181逻辑功能表由表1-1给出，运算器ALU 的输出经过三态门（两片74LS244或一片74LS245）和数据总线BUS 相连。
计算机组成原理实验1-运算器
《计算机组成原理》实验报告实验一运算器实验一、实验目的1．掌握运算器的组成及工作原理；2．了解4位函数发生器74LS181的组合功能，熟悉运算器执行算术操作和逻辑操作的具体实现过程；3．验证带进位控制的74LS181的功能。
二、实验环境EL-JY-II型计算机组成原理实验系统一套，排线若干。
三、实验内容与实验过程及分析（写出详细的实验步骤，并分析实验结果）实验步骤：开关控制操作方式实验1、按图1－7接线图接线：连线时应注意：为了使连线统一，对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。
图1－1 实验一开关实验接线图2、通过数据输入电路的拨开关开关向两个数据暂存器中置数：1）拨动清零开关CLR，使其指示灯。
再拨动CLR，使其指示灯亮。
置ALU-G ＝1：关闭ALU的三态门；再置C-G=0：打开数据输入电路的三态门；2）向数据暂存器LT1（Ｕ3、U4）中置数：（1）设置数据输入电路的数据开关“D15……D0”为要输入的数值；（2）置LDR1＝1：使数据暂存器LT1（Ｕ3、U4）的控制信号有效，置LDR2＝0：使数据暂存器LT2（Ｕ5、U6）的控制信号无效；（3）按一下脉冲源及时序电路的【单脉冲】按钮，给暂存器LT1送时钟，上升沿有效，把数据存在LT1中。
3）向数据暂存器LT2（Ｕ5、U6）中置数：（1）设置数据输入电路的数据开关“D15……D0”为想要输入的数值；（2）置LDR1＝0：数据暂存器LT1的控制信号无效；置LDR2＝1：使数据暂存器LT2的控制信号有效。
（3）按一下脉冲源及时序电路的“单脉冲”按钮，给暂存器LT2送时钟，上升沿有效，把数据存在LT2中。
（4）置LDR1＝0、LDR2＝0，使数据暂存器LT1、LT2的控制信号无效。
4）检验两个数据暂存器LT1和LT2中的数据是否正确：（1）置C-G=1，关闭数据输入电路的三态门，然后再置ALU-G=0，打开ALU 的三态门；（2）置“S3S2S1S0M”为“F1”，数据总线显示灯显示数据暂存器LT1中的数，表示往暂存器LT1置数正确；（3）置“S3S2S1S0M”为“15”，数据总线显示灯显示数据暂存器LT2中的数，表示往暂存器LT2置数正确。
实验一 运算器实验(1)
级班学号姓名实验报告实验一运算器实验一、实验目的：1、掌握简单运算器的数据传送通路；2、验证运算功能发生器（74LS181）的组合功能；3、验证带进位控制的算术运算功能发生器的功能；4、按指定数据完成几种指定的算术运算。
二、实验设备DVCC-C5JH计算机组成原理教学实验系统一台，排线若干。
三、实验原理1、实验中所用的运算器数据通路图如附A图1-3所示。
其中运算器由两片74LS181以并/串形式构成8位字长的ALU。
运算器的输出经过一个三态门（74LS245）和数据总线相连，运算器的两个数据输入端分别由二个锁存器（74LS373）锁存，锁存器的输入连至数据总线，数据开关（“INPUT DEVICE”）用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连，数据显示灯（“BUS UNIT”）已和数据总线相连，用来显示数据总线内容。
2、控制信号说明：T4：脉冲信号；实验时，将W/R UNIT的T4接至STATE UNIT的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲。
S3~S0、M：运算器的功能控制信号；可参见74181芯片的功能表P64。
Cn：进位控制信号，低电平有效。
LDDR1、LDDR2：数据寄存器DR1和DR2的数据装载控制信号，高电平有效。
ALU-B：该控制信号控制是否将ALU的结果送到总线上，低电平有效。
SW-B：三态门开关信号，控制是否打开三态门，低电平有效。
四、实验内容1、算术逻辑运算实验：实验步骤：①按图1-2连接路线，仔细检查无误后，接通电源；②用二进制数码开关向DR1和DR2寄存器置数。
A）数据开关置01100101；B）设置switch unit：ALU-B=1 SW-B=0 LDDR1=1 LDDR2=0 C）按动KK2给出一个单脉冲信号，即T4=┎┒D）数据开关置10100111；E）设置switch unit：LDDR1=0 LDDR2=1F）按动KK2给出一个单脉冲信号。
计算机组成原理运算器实验
输入设备数据开关经一个三态门（74LS273）和数据总线相连。输出设备经一锁存器（74LS273）实现，盖锁存起的输入端和数据总线相连，输出端以二进制的形式输出结果。
实验电路如下图所示：
四．实验结果分析（含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方无进位）
CN=0（有进位）
0 0 0 0
F=/A
F=A
F=A加1
0 0 0 1
F=/(A+B)
F=(A+B)
F=(A+B)加1
0 0 1 0
F=(/A)B
F=A+/B
F=(A+/B)加1
0 0 1 1
F=0
F=负1（补码形式）
F=0
0 1 0 0
F=/(AB)
F=A加A(/B)
F=A加A/B加1
虽然这是计算机组成原理的第一个实验，但是经过老师的示范基本熟悉了整个实验系统的基本结构，了解了寄存器的添加和绘制，最重要的是通过实验掌握了运算器工作原理，熟悉了算术/逻辑运算的运算过程以及控制这种运算的方法。经过了这次实验的认真学习相信在下一次的实验中会更加顺利的。
运算数1，引脚3为最高位
B3 B2 B1 B0
运算数2，引脚3为最高位
Cn 最低位进位输入
Cn=0有进位，Cn=1无进位；
Cn+4本片产生的进位信号
Cn+4=0有进位，Cn+4=1无进位；
F3 F2 F1 F0
F3 F2 F1 F0运算结果，F3为最高位
（2）74LS181的A3 A2 A1 A0，B3 B2 B1 B0作为输入端口，分别输入二进制数值，然后用运算选择控制端口S3 S2 S1 S0来选择执行什么操作，通过改变控制端口的操作来观察输出结果的不同。
实验一 运算器实验(接线参考)
实验一运算器实验一、实验目的：1．掌握运算器的组成及工作原理；2．了解4位函数发生器74LS181的组合功能，熟悉运算器执行算术操作和逻辑操作的具体实现过程；3．验证带进位控制的74LS181的功能。
二、预习要求：１复习本次实验所用的各种数字集成电路的性能及工作原理；２预习实验步骤，了解实验中要求的注意之处。
三、实验设备：EL-JY-II型计算机组成原理实验系统一套，排线若干。
四、电路组成：本模块由算术逻辑单元ALU 74LS181（U7、U8、U9、U10）、暂存器74LS273（U3、U4、U5、U6）、三态门74LS244（U11、U12）和控制电路（集成于EP1K10内部）等组成。
电路图见图1-1(a)、1-1(b)。
图1-1（a）ALU电路图1-1（b）ALU控制电路算术逻辑单元ALU是由四片74LS181构成。
74LS181的功能控制条件由S3、S2、S1、S0、 M、Cn决定。
高电平方式的74LS181的功能、管脚分配和引出端功能符号详见表1-1、图1-2和表1-2。
四片74LS273构成两个16位数据暂存器，运算器的输出采用三态门74LS244。
它们的管脚分配和引出端功能符号详见图1-3和图1-4。
图1-2 74LS181管脚分配表1-2 74LS181输出端功能符号74LS181功能表见表1－1，其中符号“＋”表示逻辑“或”运算，符号“*”表示逻辑“与”运算，符号“/”表示逻辑“非”运算，符号“加”表示算术加运算，符号“减”表示算术减运算。
选择 M=1逻辑操作 M=0 算术操作S3 S2 S1 S0 Cn=1（无进位）Cn=0（有进位）0 0 0 0 F=/A F=A F=A加10 0 0 1 F=/(A+B) F=A+B F=(A+B)加10 0 1 0 F=/A*B F=A+/B F=(A+/B)加10 0 1 1 F=0 F=减1(2的补)F=00 1 0 0 F=/(A*B) F=A加A*/B F=A加A*/B加10 1 0 1 F=/B F=(A+B)加A*/B F=(A+B)加A*/B加1 0 1 1 0 F=(/A*B+A*/B) F=A减B减1 F=A减B0 1 1 1 F=A*/B F=A*/B减1 F=A*/B1 0 0 0 F=/A+B F=A加A*B F=A加A *B加11 0 0 1 F=/(/A*B+A*/B) F=A加B F=A加B加11 0 1 0 F=B F=(A+/B)加A*B F=(A+/B)加A*B加1 1 0 1 1 F=A*B F=A*B减1 F=A*B1 1 0 0 F=1 F=A加A F=A加A 加11 1 0 1 F=A+/B F=(A+B)加A F=(A+B)加A加11 1 1 0 F=A+B F=(A+/B)加A F=(A+/B)加A加11 1 1 1 F=A F=A减1 F=A表1-1 74LS181功能表图1-3（a） 74LS273管脚分配图1-3（b）74LS273功能表图1-4（a） 74LS244管脚分配图1-4（b） 74LS244功能五、工作原理：运算器的结构框图见图1-5：算术逻辑单元ALU是运算器的核心。
实验01 运算器组成实验
实验一运算器组成实验一、实验目的1、通过实验进一步熟悉运算器的组成结构。
2、通过实验理解多功能ALU的设计方法。
3、通过实验理解程序标志位的产生和管理方法。
二、实验步骤1、打开已有的实验工程目录：“ALU”。
通过双击目录中的QuartusII工程文件“4BitALU.qpf”，利用QuartusII软件打开已经建好的实验工程。
图1 打开QuartusII工程2、打开工程后，QuartusII软件的界面如图2所示。
在软件窗口的左边区域的“Project Navigator”列表栏中，选择“files”选项卡，我们可以看到列表栏中列出了这个工程中的设计文件。
本工程的设计文件说明在表1中列举出来。
表1 工程设计文件说明表设计文件说明对应组件文件DFFCE.vhd VHDL设计文件，设计一个带锁存信号的D触发器DFFCE.bsf4BitReg.bdf 使用DFFCE组件创建的4位寄存器，且带有锁存信号4BitReg.bsfFulladder.bdf 一位全加器Fulladder.bsf4BitAdder.bdf 由Fulladder组件创建的4位行波进位加法器4BitAdder.bsf4BitSuber.bdf 利用4BitAdder组件创建的4位减法器4BitSuber.bsf4BitAnder.bdf 4位与运算部件4BitAnder.bsf4BitOrer.bdf 4位或运算部件4BitOrer.bdf4Mux1.bdf 4选1选择器4Mux1.bsfJustALU.bdf 利用以上组件创建的多功能ALU，可以完成“加、减、与、或”运算JustALU.bsf4BitALU.bdf 运算器设计文件其中，设计文件“4BitALU.bdf”还没有完成，需要由实验者在原有设计基础上添加合理设计，完成运算器的功能。
图2 工程界面图3、如图3上所示，“运算器”构建在4BitALU的设计文件中，ALU与缓存数据的寄存器已经实现直连。
实验一：脱机运算器实验
实验一 脱机运算器实验一、实验目的1、深入了解位片结构运算器AM2901的功能与用法；2、学习4片AM2901组成一个16位运算器的级连方式，深化运算器部件的组成、设计、控制和使用等方面的知识。
二、实验原理运算器是计算机中执行各种算术和逻辑运算操作的部件。
运算器的基本操作包括加、减、乘、除四则运算，与、或、非、异或等逻辑运算，以及传送、移位、比较等操作。
运算器的组成除了ALU 单元外，还包括必要的寄存器和移位器等部件。
寄存器用于存放操作数和运算结果，以节省访问存储器的时间；移位器实现数据的移位功能，以扩展ALU 的运算功能，增加数据传送的灵活性。
AM2901是一个4位的位片结构运算器，主要由ALU 、输入多路选择器、输出选择器、寄存器组和移位器等组成，如图1-1所示。
图1-1 AM2901芯片的内部组成结构1）算术逻辑ALUALU 为4位算术逻辑单元，共有8种运算功能，由输入端I 5I 4I 3的编码值决定执行哪一种功能。
2）通用寄存器组AM2901内部有一个通用寄存器组，共有16个4位的寄存器。
寄存器组有A 和B 两个端口，其中端口A 只有读出数据功能，端口B 具有读出和写入两种功能。
即数据可以从A 口和B 口输出，但只能从B 口输入。
3）Q 寄存器Q 寄存器位4位，在乘除运算中可用来存放乘数或商，故又称为乘商寄存器。
Q 寄存器本身具有移位功能，可对数据进行左移一位或右移一位的处理。
4）ALU 输入多路选择器AM2901具有两个输入多路选择器R 和S ，为ALU 提供两个操作数。
R 可选择来自数据线的数据D （来自外部）或寄存器组端口A 的数据；S 可从寄存器组端口A 、B 和Q 寄存器3个来源选取数据。
两个操作数的组合由控制信号I 2I 1I 0的编码确定。
5）移位器4位，用于对ALU 的输出实现直送、左移或右移处理。
6）输出选择器选择AM2901输出数据Y 的来源。
输出数据Y 有两个来源：一个是ALU 的运算结果F ，另一个是直接来自寄存器组端口A 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
武汉工程大学计算机科学与工程学院《计算机组成原理》实验报告专业班级XX 实验地点机电大楼302学生学号XX 指导教师XX学生姓名XX 实验时间第10周实验项目运算器实验实验类别操作性（√）验证性（）设计性（）综合性（）其它（）实验目的及要求实验目的：1、掌握简单运算器的数据传输方式。
2、验证运算功能发生器（74LS181）及进位控制的组合功能。
实验要求：完成不带进位及带进位算术运算实验、逻辑运算实验，了解算术逻辑运算单元的运用。
成绩评定表类别评分标准分值得分合计上机表现积极出勤、遵守纪律主动完成实验设计任务30分程序代码比较规范、基本正确功能达到实验要求30分实验报告及时递交、填写规范内容完整、体现收获40分评阅教师：日期：年月日实验内容一、实验原理图1-1 运算器原理实验中所用的运算器原理如图1-1所示。
其中运算器由两片74LS181以并/串形式构成8位字长的ALU。
运算器的输出经过一个三态门（74LS245）和数据总线相连，运算器的两个数据输入端分别由二个锁存器（74LS273）锁存，锁存器的输入已连至数据总线，数据开关（INPUT UNIT）用来给出参与运算的数据，经一三态门（74LS245）和数据总线相连，数据显示灯（BUS UNIT）已和数据总线相连，用来显示数据总线内容。
本实验装置的控制线（CTR-IN UNIT）应与（CTR-OUT UNIT）相连，数据总线、时序电路（TIME UNIT）产生的脉冲信号（T1-T4）、P（1）、P（2）、P（3）本实验装置已作连接，（CLK UNIT）必须选择一档合适的时钟，其余均为电平控制信号（HC-UNIT）。
进行实验时，首先按动位于本实验装置右中则的复位按钮使系统进入初始待令状态，在LED显示器闪动出现“P.”的环境下，按动增址命令键使LED显示器自左向右第一位显示提示符“H”，表示本装置已进入手动单元实验状态，在该状态下按动单步命令键，即可获得实验所需的单脉冲信号，而各电平控制信号用位于LED显示器左方的K25-K0二进制数据开关来模拟。
在进行手动实验时，必须先预置开关电平：/ Load=1，/CE=1，其余开关控制信号电平均置为0，这在以后手动实验时不再说明，敬请注意。
二、实验连接按上图实验线路作以下连接：1、八位运算器控制信号连接：位于实验装置左上方的控制信号（CTR-OUT UNIT）中的（S3、S2、S1、S0、M、/CN、LDDR1、LDDR2、LDCZY、C、B、A）与位于实验装置右中方的（CTR-IN UNIT）、位于实验装置左中方的（UPC UNIT）、位于右上方的（FL- UNIT）作对应连接。
2、完成上述连接，仔细检查无误后方可接通电源进入实验。
三、实验仪器工作状态设定在闪动的“P.”状态下按动"增址”命令键，使LED显示器自左向右第一位显示提示符“H”，表示本装置已进入手动单元实验状态。
四、实验项目（一）算术运算实验拨动二进制数据开关向DR1和DR2寄存器置数（置数灯亮表示它所对应的数据位为‘1’、反之为‘0’）。
具体操作步骤图示如下：[CBA=001] [LDDR1=1] [LDDR1=0][LDDR2=1] [LDDR2=0][“按STEP”] [按“STEP”]检验DR1和DR2中存的数是否正确，具体操作为：关闭数据输入三态门（CBA=000），打开ALU 输出三态门（CBA=010），当置S3、S2、S1、S0、M为11111时，总线指示灯（BUS-DISP UNIT）显示DR1中的数，而置101 01时总线指示灯将显示DR2中的数。
算术运算（不带进位加）的实验方法：置CBA=010，S3、S2、S1、S0、M、/CN状态为100101，LDCZY=0，此时数据总线上的显示灯应为00001100（0CH）。
（二）进位控制实验进位控制运算器的实验原理如图1-1右上下角所示，其中181的进位端进入LS74锁存器D端，该端的状态锁存由T4、/CN和LDCZY信号控制，T4是时序脉冲信号，在T4周期将本次运算的进位结果锁存到进位锁存器中，实验时按动“单步”命令键产生。
/CN、LDCZY是电平控制信号，在/CN=0时实现强制性带进位运算且进位为1，/CN=1、LDCZY=0时实现不带进位控制运算；在/CN=1、LDCZY=1时可实现带进位控制运算。
（1）进位标志清零具体操作方法如下：关闭数据输入三态（CBA=000），S3、S2、S1、S0、M的状态置为00000，/CN状态置为0，LDCZY 状态置为1，（清零时DR1寄存器中的数应不等于FF）按动单步命令键。
注：进位标志指示灯CY亮时表示进位标志为1，有进位；标志指示灯CY灭时表示进位为0，无进位。
（2）用二进制数码开关向DR1和DR2寄存器置数首先关闭ALU输出三态门（CBA=000），开启数据开关输入三态门（CBA=001），设置数据开关。
例如向DR1存入01010101，向DR2存入10101010。
具体操作步骤同上：（3）验证带进位运算及进位锁存功能，使/CN=1，LDCZY=1，来进行带进位算术运算。
例如：做加法运算，首先向DR1、DR2置数，然后关闭数据输入三态（CBA=000）、打开ALU输出三态门（CBA=010），S3、S2、S1、S0、M状态为10010，此时数据总线上显示的数据为DR1加DR2加当前进位标志，这个结果是否产生进位，则要按动单步命令键，若进位标志（CY）灯亮，表示有进位；反之无进位。
在给定DR1=65、DR2=A7的情况下，改变运算器的功能设置，观察运算器的输出，填入下表中，并和理论分析进行比较、验证。
（三）逻辑运算实验拨动二进制数据开关向DR1和DR2寄存器置数分别为65H、A7H（置数灯亮表示它所对应的数据为“1”、反之为零）。
具体操作步骤同上：检验DR1和DR2中存的数是否正确，具体操作为：关闭数据输入三态（CBA=000），打开ALU 输出三态门（CBA=010），当置S3、S2、S1、S0、M为11111时，总线指示灯（BUS-DISP UNIT）显示DR1中的数，而置10101时总线指示灯显示DR2中的数。
逻辑或非运算的方法是置CBA=010，S3、S2、S1、S0、M状态为00011，此时数据总线上的显示灯应为00011000（18H）。
五、实验思考验证74LS181的算术逻辑运算功能。
在给定DR1=65、DR2=A7的情况下，改变运算器的功能设置，观察运算器的输出，填入下表中，并和理论分析进行比较、验证。
74LS181逻辑注：表中“+”表示逻辑或，“/”表示反向，“AB”表示逻辑乘。
六、实验步骤1.按图连线1）关闭ALU的三态门U31（ALU-G=1），打开数据输入电路的三态门(C-G=0);2）向数据暂存器LT2（U27）中送数：（1）设置数据输入电路的数据开关“D7……D0”为想要输入的数值，例如“01010101”。
（2）使数据暂存器LT1的控制信号LDR1有效（LDR1=1），数据暂存器LT2的控制信号LDR2无效（LDR2=0）；（3）按一下“单脉冲”按钮，给U27送CLK。
3）向数据暂存器LT2（U28）中送数：（1）设置数据输入电路的数据开关“D7……D0”为想要输入的数值，例如“10101010”，使数据暂存器LT2的控制信号LDR2有效（LDR2=1），数据暂存器LT1的控制信号LDR1无效（LDR1=0）；（2）按一下“单脉冲”按钮，给U28送CLK。
4）检验数据暂存器中的数据是否正确：（1）关闭数据输入电路的三态门（C-G=1），打开ALU的三态门U31（ALU-G=0）；（2）置“S3S2S1S0M”为“11111”，数据总线显示灯显示数据暂存器LT1（U27）中的数；（3）置“S3S2S1S0M”为“10101”，数据总线显示灯显示数据暂存器LT2（U28）中的数；2.验证74181的算术和逻辑功能：在给定LT1=34H、LT2=B6H的情况下，改变运算器的功能设置，观察运算器的输出。
七、实验过程原始记录(数据、图表、计算等)在给定LT1=65H、LT2=A7H的情况下，改变运算器的功能设置，观察运算器的输出，填入下表中，并和理论分析进行比较和验证：LT1 LT2 S3S2S1S0 M=0（算术运算）M=1（逻辑运算）Cn=1（无进位）Cn=0（有进位）65H A7H 0000 01100100 01100101 100110110001 000011000010001101000101 0101100001100111100010011010 1010011110111100110111101111 01100101 01100110 01100101八、实验结果及分析LT1=65H=01100101LT2=A7H=10100111例如：S3S2S1S0=0101：（1）M=0，Cn=1此时为无进位算术运算，根据74181功能表可知此时输出为：（2）M=0，Cn=0此时为有进位算术运算，根据74181功能表可知此时输出为：（3）M=1，此时为逻辑运算，根据74181功能表可知此时输出为：像以上例子的求法一样，我将所有的S3S2S1S0可能的情况都求出来最后与实验结果对照发现是一致的，说明实验成功。
在实验过程中，我遇到了很多困难，比如线接触不良，导致结果不正确，经过换了几次线才正确，在这期间我也无奈过，但在坚持与细心下终于得到了实验的成功。
下面是74181的功能表：选择M=1 M=0S3 S2 S1 S0 Cn=0 Cn=1 0000 F=/A F=A F=A+10001 F=/（A+B）F=A+B F=（A+B）加10010 F=/A*B F=A+/B F=（A+/B）加10011 F=0 F=减1 F=00100 F=/(A+B) F=A加A*/B F=A加A*/B加10101 F=/B F=（A+B）加A*/B F=（A+B）加A*/B加1 0110 F=/(/A*B+A*/B) F=A减B减1 F=A减B0111 F=A*/B F=A*/B减1 F=A*/B1000 F=/A+B F=A加A*B F=A加A*B加1 F=A 1001 F=/(/A*B+A*/B) F=A F=A+/B B 加B加1F=A+/B加1010 F=B F=A+/B加A*B A*B加11011 F=A*B F=A*B减1 F=A*B1100 F=1 F=A加A F=A加A加11101 F=A+/B F=（A+B）加A F=（A+B）加A加1 1110 F=A+B F=（A+/B）加A F=（A+/B）加A加1 1111 F=A F=A加1 F=A九、结论(1) SW-B和ALU-B是低电平有效。