模拟集成电路设计期末试卷..
【免费下载】模拟集成电路设计期末试卷
2
对全部高中资料试卷电气设备，在安装过程中以及安装结束后进行高中资料试卷调整试验；通电检查所有设备高中资料电试力卷保相护互装作置用调与试相技互术关，系电，力根通保据过护生管高产线中工敷资艺设料高技试中术卷资，配料不置试仅技卷可术要以是求解指，决机对吊组电顶在气层进设配行备置继进不电行规保空范护载高与中带资负料荷试下卷高问总中题体资，配料而置试且时卷可，调保需控障要试各在验类最；管大对路限设习度备题内进到来行位确调。保整在机使管组其路高在敷中正设资常过料工程试况中卷下，安与要全过加，度强并工看且作护尽下关可都于能可管地以路缩正高小常中故工资障作料高；试中对卷资于连料继接试电管卷保口破护处坏进理范行高围整中，核资或对料者定试对值卷某，弯些审扁异核度常与固高校定中对盒资图位料纸置试，.卷保编工护写况层复进防杂行腐设自跨备动接与处地装理线置，弯高尤曲中其半资要径料避标试免高卷错等调误，试高要方中求案资技，料术编试交写5、卷底重电保。要气护管设设装线备备置敷4高、调动设中电试作技资气高，术料课中并3中试、件资且包卷管中料拒含试路调试绝线验敷试卷动槽方设技作、案技术，管以术来架及避等系免多统不项启必方动要式方高，案中为；资解对料决整试高套卷中启突语动然文过停电程机气中。课高因件中此中资，管料电壁试力薄卷高、电中接气资口设料不备试严进卷等行保问调护题试装，工置合作调理并试利且技用进术管行，线过要敷关求设运电技行力术高保。中护线资装缆料置敷试做设卷到原技准则术确：指灵在导活分。。线对对盒于于处调差，试动当过保不程护同中装电高置压中高回资中路料资交试料叉卷试时技卷，术调应问试采题技用，术金作是属为指隔调发板试电进人机行员一隔，变开需压处要器理在组；事在同前发一掌生线握内槽图部内 纸故，资障强料时电、，回设需路备要须制进同造行时厂外切家部断出电习具源题高高电中中源资资，料料线试试缆卷卷敷试切设验除完报从毕告而，与采要相用进关高行技中检术资查资料和料试检，卷测并主处且要理了保。解护现装场置设。备高中资料试卷布置情况与有关高中资料试卷电气系统接线等情况，然后根据规范与规程规定，制定设备调试高中资料试卷方案。
模电期末试题及答案
模电期末试题及答案### 模拟电子电路期末试题及答案#### 一、选择题（每题2分，共20分）1. 在模拟电子电路中，运算放大器的开环增益通常为： - A. 10^2- B. 10^3- C. 10^5- D. 10^6 及以上2. 理想运算放大器的输入阻抗是：- A. 低阻抗- B. 高阻抗- C. 零阻抗- D. 无穷大3. 以下哪个不是运算放大器的基本应用？- A. 放大器- B. 比较器- C. 振荡器- D. 整流器4. 负反馈在运算放大器中的作用是：- A. 增加增益- B. 减少增益- C. 稳定输出- D. 增加噪声5. 以下哪个是二极管的主要特性？- A. 单向导电性- B. 双向导电性- C. 高输入阻抗- D. 低输出阻抗#### 二、简答题（每题10分，共30分）1. 简述差分放大器的工作原理及其优点。
2. 解释什么是共模抑制比（CMRR）以及它在模拟电路设计中的重要性。
3. 描述一个基本的RC低通滤波器的工作原理，并说明其频率响应特性。
#### 三、计算题（每题25分，共50分）1. 给定一个共射放大电路，其参数如下：- 基极电流 \( I_B = 20 \mu A \)- 集电极电流 \( I_C = 2 mA \)- 基极-发射极电压 \( V_{BE} = 0.7V \)- 电源电压 \( V_{CC} = 12V \)- 集电极电阻 \( R_C = 2k\Omega \)求：集电极电压 \( V_C \) 和放大电路的电压增益 \( A_V \)。
2. 给定一个运算放大器电路，其开环增益为 \( A_{OL} = 10^5 \)，反馈电阻 \( R_F = 10k\Omega \)，输入电阻 \( R_I = 100k\Omega \)，求闭环增益 \( A_{CL} \)。
#### 四、分析题（共30分）分析以下电路图，并回答以下问题：- 电路的类型是什么？- 电路的输入和输出是什么？- 电路的工作原理是什么？- 电路的增益如何计算？（注：电路图略，考生需根据实际电路图进行分析）#### 答案：#### 一、选择题1. D2. D3. D4. C5. A#### 二、简答题1. 差分放大器由两个对称的放大器组成，其工作原理是利用两个输入端的电压差来驱动输出。
模拟集成电路设计考核试卷
B.乘法器
C.除法器
D.微分器
12.以下哪种放大器配置的输入阻抗最高？（）
A.共源
B.共栅
C.差分
D.电压跟随器
13.在模拟集成电路中，以下哪个参数影响放大器的热噪声？（）
A.电流
B.电压
C.频率
D.温度
14.以下哪个组件在模拟集成电路中用于调节电压？（）
A.运算放大器
B.电压比较器
C.电压基准
D.电流镜
15.关于电流镜的描述，列哪项是正确的？（）
A.提供电流增益
B.用于电压放大
C.用于电流采样
D.仅用于数字电路
16.以下哪种类型的反馈在放大器设计中可以稳定增益？（）
A.电压反馈
B.电流反馈
C.负反馈
D.正反馈
17.在模拟集成电路设计中，以下哪个参数影响放大器的功率消耗？（）
A.增益
B.驱动能力
A.功能测试
B.性能测试
C.热测试
D.安全测试
二、多选题（本题共20小题，每小题1.5分，共30分，在每小题给出的四个选项中，至少有一项是符合题目要求的）
1.模拟集成电路设计时，以下哪些因素会影响MOSFET的阈值电压？（）
A.栅极长度
B.源漏间距
C.主体区掺杂浓度
D.温度
2.以下哪些是模拟集成电路中常见的噪声来源？（）
A.增益带宽积
B.开环增益
C.输入阻抗
D.输出阻抗
9.在模拟集成电路中，下列哪个部分通常用于实现模拟开关的功能？（）
A. MOSFET
B.二极管
C.晶体管
D.运算放大器
10.以下哪种类型的滤波器在模拟信号处理中用于去除高频噪声？（）
模拟集成电路设计期末试卷..
《模拟集成电路设计原理》期末考试一．填空题（每空1分，共14分）1、与其它类型的晶体管相比，MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_较低__的制造成本。
2、放大应用时，通常使MOS管工作在_ 饱和_区，电流受栅源过驱动电压控制，我们定义_跨导_来表示电压转换电流的能力。
3、λ为沟长调制效应系数，对于较长的沟道，λ值____较小___（较大、较小）。
4、源跟随器主要应用是起到___电压缓冲器___的作用。
5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高，因此可以做成___恒定电流源_。
6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输出的改变。
7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__结构。
8、为方便求解，在一定条件下可用___极点—结点关联_法估算系统的极点频率。
9、与差动对结合使用的有源电流镜结构如下图所示，电路的输入电容C in为__ C F（1－A）__。
10、λ为沟长调制效应系数，λ值与沟道长度成___反比__（正比、反比）。
二．名词解释（每题3分，共15分）1、阱解：在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。
2、亚阈值导电效应解：实际上，V GS=V TH时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当V GS<V TH时，I D 也并非是无限小，而是与V GS呈指数关系，这种效应叫亚阈值导电效应。
3、沟道长度调制解：当栅与漏之间的电压增大时，实际的反型沟道长度逐渐减小，也就是说，L 实际上是V DS 的函数，这种效应称为沟道长度调制。
4、等效跨导Gm 解：对于某种具体的电路结构，定义inD V I ∂∂为电路的等效跨导，来表示输入电压转换成输出电流的能力 5、米勒定理解：如果将图（a ）的电路转换成图（b ）的电路，则Z 1=Z/(1-A V )，Z 2=Z/(1-A V -1)，其中A V =V Y /V X 。
2008年理论课期末考试试题_模拟集成电路分析与设计
《模拟集成电路分析与设计》期末考试试题2008年06月24日1. 判断下列说法是否正确，正确的标记为T 或√，错误的标记为F 或×，并简单说明原因；（30分＝3分×10） 1) 压摆行为(Slewing)是一个非线性行为；2) 增加应用于反馈系统的运算放大器或跨导放大器的级数有利于提高它的稳定性； 3) 可以利用负反馈技术来提高一个单级点放大器的增益带宽积；4) 在计算跨导放大器构成的电容型反馈系统的阶跃响应时，如果跨导放大器负载电容远小于反馈网络中的电容，就可以忽略前馈效应的影响；5) 单级点跨导放大器的增益带宽积与它所使用器件的本征增益无关；6) 电流镜作负载的差分对在差模传输函数中出现零点的原因是电路中出现了前馈；7) 同等条件下，Telescopic 跨导放大器可达到的最大输出摆幅小于折叠Cascode 跨导放大器可达到的最大输出摆幅；8) 由于折叠Cascode 跨导放大器是对Telescopic 跨导放大器采用折叠技术得到的，同等条件下它们的增益是相同的；9) Telescopic 跨导放大器中叠加在差分放大管之上的Cascode 晶体管栅极可以作为它的共模反馈控制点； 10) 由两级跨导放大器构成的电容型反馈系统中，增加负载电容会降低系统的稳定性；2. 下图给出了一个三级环型振荡器的电路图，每一级由一个跨导放大器驱动一个电容性负载构成。
若跨导放大器可以用如图所示的等效电路表示，其输出阻抗R o =800Ω。
试回答如下问题：（15分）1) 推导该电路的环路增益的表达式，并定性画出它的波特图； 2) 若要使得该振荡器在10MHz 处维持稳定的振荡，试计算电容C 的大小以及g m 的取值；（提示：振荡状态对应于电路的不稳定状态，一个电路维持稳定振荡的条件是在振荡频率处环路增益的幅度等于1而相移为180度）3. 下图给出了一个由全平衡两级OTA组成的反馈系统。
其中，C s =C f =C L若所有的晶体管均工作于饱和区且符合长沟道平方律方程，跨导效率均为g m /I D =10V -1，本征增益均为g m r o =50，Mb0、Mb1、Mb2、Mb3构成宽长比为1：8：4：8的电流镜，R 1=20000Ω，C 1=1pF。
电子科技大学大二微电子专业模拟集成电路试卷及答案 (2)
………密………封………线………以………内………答………题………无………效……电子科技大学二零XX 至二零XX 学年第X 学期期终考试模拟集成电路原理课程考试题 A 卷（120分钟）考试形式：开卷考试日期20XX 年月日课程成绩构成：平时10 分，期中0 分，实验10 分，期末80 分一二三四五六七八九十合计一．选择题（共20题，每题2分，共40分）1.对于MOS管, 当W/L保持不变时, MOS管的跨导随漏电流的变化是( B )A. 单调增加B. 单调减小C. 开口向上的抛物线D.开口向下的抛物线.2. 对与MOS器件,器件如果进入饱和区, 跨导相比线性区将( A )Ａ增加 B.减少 C不变 D 可能增加也可能减小3. 在W/L相同时, 采用”折叠”几何结构的MOS管较普通结构的MOS管, 它的栅电阻( C )A 增大B 不变C 减小D 可能增大也可能减小4. 关于衬底PNP,下列说法正确的是( A )A．所有衬底PNP集电极电压必须相同.B．所有衬底PNP发射极电压必须相同.C．所有衬底PNP基极电压必须相同.D．所有衬底PNP各个电极电压可以任意设定5. 对于扩散电阻, 其宽度越大, 则电阻值越易做得( A )A 精确, B误差大, C 误差可大可小, D电阻间的相对误差大.6. 室温下, 扩散电阻阻值的温度系数为( A )A 正, B零, C负, 可正可负7.在集成电路中决定互联线宽度的因素有( A )A．大电流密度限制.B．Si-Al互熔问题.C．互联线的温度系数………密………封………线………以………内………答………题………无………效……D．是否形成欧姆接触.8. 套筒式共源共栅运放和折叠式共源共栅运放相比, 它的( B )较大些A. 最大电压输出摆幅B. 差模增益C. 极点频率D.功耗9.在版图设计上, 采用比例电阻和比例电容的设计可以( C )A. 提高电阻或电容自身的绝对精度,B. 提高电阻或电容自身的相对精度,C. 减小电阻或电容间的比例误差D. 无影响10.差分对中, 不影响其共模抑制比的因素为( C )A．差分管的对称性B．电流源的交流阻抗C．输入电压幅度D．电阻R C1和R C2的对称性11. Cascode电流镜的最小输出电压V MIN(out)的值为( C )A．V ON+V TN B.2(V ON+V TN) C. 2V ON+V TN D. V ON+2V TN12.对于ED NMOS基准电压源电路, 其中的两个NMOS的工作状态为( A )A, 都是饱和区B. 一个是饱和区, 一个是线性区C 都是线性区D都是亚阈值区13正偏二级管正向压降具有( B )温度特性.A . 零 B. 负 C. 正 D. 可正可负14. MOS共栅放大器的特点是( D )A．放大器输入输出反相, 输入阻抗高B．放大器输入输出同相, 输入阻抗高………密………封………线………以………内………答………题………无………效……C．放大器输入输出反相, 输入阻抗低D．放大器输入输出同相, 输入阻抗低15. 电路的主极点是( D )A离原点最远的极点, 它对应电路的-3dB带宽B 离原点最远的极点, 它对应电路的单位增益带宽C离原点最近的极点, 它对应电路的单位增益带宽D.离原点最近的极点, 它对应电路的-3dB带宽16.在CMOS差分输入级中, 下面的做法哪个对减小输入失调电压有利( C )A．增大有源负载管的宽长比.B．提高静态工作电流..C．增大差分对管的沟道长度和宽度D．提高器件的开启(阈值)电压17.在差分电路中, 可采用恒流源替换”长尾”电阻. 这时要求替换”长尾”的恒流源的输出电阻( A )A．越高越好, B.越低越好 C. 没有要求D. 可高可低18. 和共源极放大器相比较, 共源共栅放大器的密勒效应要( A )A.小得多B相当, C 大得多. D不确定19.在版图设计上, 采用比例电阻和比例电容的设计可以( C )A. 提高电阻或电容自身的绝对精度,B. 提高电阻或电容自身的相对精度,C. 减小电阻或电容间的比例误差D. 无影响20.对于差分对的版图设计下列（ D ）图最优.………密………封………线………以………内………答………题………无………效……二． 简答题（共5题，每题4分， 共20分）1. 画出共源共栅放大器基本结构, 简述其工作原理及特点.答:基本原理：M1为输入器件，M2为共源共栅器件，共源级M1将输入电压信号Vin 转换为电流信号g m Vin ，该电流信号流入M2漏端，从其源端输入到负载。
模拟集成电路设计期末试卷
(2)
2、画出差动对的输入输出特性曲线（ΔID~ΔVin）。
要求：（1）标出曲线中关键转折点和极限点的坐标；
（2）由图分析：通过什么措施可以使差动对的线性度更好。
解：
其中， ，增大ISS或减小W/L，可使电路的线性更好。
四．简答（（每题7分，共21分））
1、“MOS器件即使没有传输电流也可能导通”，这种说法正确么？为什么？
《模拟集成电路设计原理》期末考试
一．填空题（每空1分，共14分）
1、与其它类型的晶体管相比，MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_较低__的制造成本。
2、放大应用时，通常使MOS管工作在_饱和_区，电流受栅源过驱动电压控制，我们定义_跨导_来表示电压转换电流的能力。
4、（9分）画出下图共源极高频模型的小信号等效电路，并利用小信号模型精确推导系统的极点频率。
解：（1）I3=I4=50μA，I5=I6=200μA，I7=500μA
（2）γ=0：VP=0.368V
γ=0.45V-1：VTH1（VP=0.368V）=0.78V，VP1=0.288V；VTH2（VP1=0.288V）=0.764V，VP2=0.304；VTH3（VP2=0.304V）=0.767V，VP3=0.301；VTH4（VP3=0.301V）=0.766V，VP4=0.302；VTH5（VP4=0.302V）=0.766V，VP4=0.302…….所以VP≈0.302V
解：可能。当 时，器件工作在深线性区，此时虽然足够的VGS可以满足器件的导通条件，但是VDS很小，以至于没有传输电流
五．分析计算题（共34分）
（下列题目中使用教材表2.1所列的器件数据，所有器件尺寸都是有效值，单位均为微米。）
《集成电路设计原理》试卷及答案
电科《集成电路原理》期末考试试卷一、填空题1.（1分） 年，第一次观测到了具有放大作用的晶体管。
2．（2分）摩尔定律是指 。
3.集成电路按工作原理来分可分为 、 、 。
4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。
5.（4分）MOSFET可以分为 、 、 、 四种基本类型。
6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。
7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。
8．（2分）CMOS 逻辑电路的功耗可以分为 和 。
9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。
DD 13210.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。
AB Y 1AB23二、画图题：（共12分）1．（6分）画出由静态CMOS电路实现逻辑关系Y ABD CD=+的电路图，要求使用的MOS管最少。
2.（6分）用动态电路级联实现逻辑功能Y ABC=,画出其相应的电路图。
三、简答题：（每小题5分，共20分）1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。
4.简述动态电路的优点和存在的问题。
四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《模拟集成电路设计原理》期末考试一．填空题（每空1分，共14分）1、与其它类型的晶体管相比，MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_较低__的制造成本。
2、放大应用时，通常使MOS管工作在_ 饱和_区，电流受栅源过驱动电压控制，我们定义_跨导_来表示电压转换电流的能力。
3、λ为沟长调制效应系数，对于较长的沟道，λ值____较小___（较大、较小）。
4、源跟随器主要应用是起到___电压缓冲器___的作用。
5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高，因此可以做成___恒定电流源_。
6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输出的改变。
7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__结构。
8、为方便求解，在一定条件下可用___极点—结点关联_法估算系统的极点频率。
9、与差动对结合使用的有源电流镜结构如下图所示，电路的输入电容C in为__ C F（1－A）__。
10、λ为沟长调制效应系数，λ值与沟道长度成___反比__（正比、反比）。
二．名词解释（每题3分，共15分）1、阱解：在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。
2、亚阈值导电效应解：实际上，V GS=V TH时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当V GS<V TH时，I D 也并非是无限小，而是与V GS呈指数关系，这种效应叫亚阈值导电效应。
3、沟道长度调制解：当栅与漏之间的电压增大时，实际的反型沟道长度逐渐减小，也就是说，L 实际上是V DS 的函数，这种效应称为沟道长度调制。
4、等效跨导Gm 解：对于某种具体的电路结构，定义inD V I ∂∂为电路的等效跨导，来表示输入电压转换成输出电流的能力 5、米勒定理解：如果将图（a ）的电路转换成图（b ）的电路，则Z 1=Z/(1-A V )，Z 2=Z/(1-A V -1)，其中A V =V Y /V X 。
这种现象可总结为米勒定理。
6、N 阱:解：CMOS 工艺中，PMOS 管与NMOS 管必须做在同一衬底上，若衬底为P 型，则PMOS 管要做在一个N 型的“局部衬底”上，这块与衬底掺杂类型相反的N 型“局部衬底”叫做N 阱。
7、有源电流镜解：像有源器件一样用来处理信号的电流镜结构叫做有源电流镜。
8、输出摆幅解:输出电压最大值与最小值之间的差。
三．画图题（每题8分，共16分）1、以V DS 作为参数画出NMOS 晶体管的I D ~V GS 曲线。
要求：（1）画三条曲线，V DS 的值分别为V DS1、V DS2、V DS3，其中V DS1<V DS2<V DS3；有适当的分析推导过程，并标出曲线中关键转折点的坐标。
（2）画两条曲线，V DS 的值分别为V BS =0、V BS <0；标出曲线中关键转折点的坐标。
解：（1）0,=<D TH GS I V V2)(21,TH GS ox n D DS TH GS TH V V LW C I V V V V -=+<<μ[]221)(,DS DS TH GS ox n D DS TH GS V V V V L WC I V V V --=+>μ(2)2、画出差动对的输入输出特性曲线（ΔI D ~ΔV in ）。
要求：（1）标出曲线中关键转折点和极限点的坐标；（2）由图分析：通过什么措施可以使差动对的线性度更好。
解：其中，，增大ISS 或减小W/L ，可使电路的线性更好。
四．简答（（每题7分，共21分）） 1、“MOS 器件即使没有传输电流也可能导通”，这种说法正确么？为什么？解：正确。
当)(2TH GS DS V V V -<<时，器件工作在深线性区，此时虽然足够的V GS 可以满足器件的导通条件，但是V DS 很小，以至于没有传输电流。
2、什么是体效应？体效应会对电路产生什么影响？解：理想情况下是假设晶体管的衬底和源是短接的，实际上两者并不一定电位相同，当V B 变得更负时，V TH 增加，这种效应叫做体效应。
体效应会改变晶体管的阈值电压。
3、带有源极负反馈的共源极放大电路相对于基本共源极电路有什么优点？解：由带有源极负反馈的共源极放大电路的等效跨导表达式得，若R S >>1/g m ，则G m ≈1/R S ，所以漏电流是输入电压的线性函数。
所以相对于基本共源极电路，带有源极负反馈的共源极放大电路具有更好的线性。
4. 在传输电流为零的情况下，MOS 器件也可能导通么？说明理由。
解：可能。
当)(2TH GS DS V V V -<<时，器件工作在深线性区，此时虽然足够的V GS 可以满足器件的导通条件，但是V DS 很小，以至于没有传输电流五．分析计算题（共34分）（下列题目中使用教材表2.1所列的器件数据，所有器件尺寸都是有效值，单位均为微米。
）1、（7分）假设λ=γ=0，计算图示电路的小信号增益（表达式）。
解：2111m m Dv g g R A +-=2、（9分）差动电路如图所示，I SS =1mA ，V DD =3V ，(W/L)1、2=(W/L)3、4=50/0.5。
（1）假设γ=0，求差动电压增益；（2）γ=0.45 V -1时，如果I SS 上的压降至少为0.4V ，求最小的允许输入共模电平。
解：（1）I D =0.5mA ，g mN =3.66×10-3，r ON =2×104Ω，r OP =104Ω，Av=-g mN (r ON || r OP )=-24.4（2）V V V V F SB F TH TH 786.0)|9.0||4.09.0|(45.07.0)|2||2|(0=-++=-++=φφγV GS1=0.786+0.27=1.056V ，V in,CM =1.056+0.4=1.456V3、（9分）(W/L)N=10/0.5，(W/L)P=10/0.5，I REF=100μA，V DD=3V，加到M1、M2栅极的输入共模电平等于1.5V。
（1）分别计算流过晶体管M3、M4、M5、M6、M7的电流；（2）假设λ=0，分别计算γ=0和γ=0.45V-1时P点电位。
解：（1）I3=I4=50μA，I5=I6=200μA，I7=500μA（2）γ=0：V P=0.368Vγ=0.45V-1：V TH1（V P=0.368V）=0.78V，V P1=0.288V；V TH2（V P1=0.288V）=0.764V，V P2=0.304；V TH3（V P2=0.304V）=0.767V，V P3=0.301；V TH4（V P3=0.301V）=0.766V，V P4=0.302；V TH5（V P4=0.302V）=0.766V，V P4=0.302……. 所以V P≈0.302V4、（9分）画出下图共源极高频模型的小信号等效电路，并利用小信号模型精确推导系统的极点频率。
解：第三章集成电路中的器件及模型1.对MOS器件主要关心的是器件的阈值电压，电流方程，器件的瞬态特性，小信号工作的模型。
2.阈值电压是一个重要的器件参数，它是MOS晶体管导通和截止的分界点。
①当V GS＞V T，而V DS=0时，在源—漏区之间形成均匀的导电沟道，无电位差，无电流。
②当V DS＞0但比较小时，在源—漏区有近似均匀的导电沟道，形成漏电流。
③当V DS=V GS-V T时，漏端反型层电荷减少到零，沟道在源端夹断。
④当V DS＞V GS-V T时，沟道夹断的位置向源端方向移动，形成耗尽区。
3.K，K'的关系：K是MOS晶体管的导电因子。
K'是本征导电因子。
MOS晶体管的导电因子（K）由两方面因素决定：①K'②晶体管宽长比（W/L）4.亚阈值电流：MOS晶体管处于表面弱反型状态，即亚阈值区，在其沟道中存在反型载流子，以扩散为主运动，而形成的电流。
亚阈值斜率：亚阈值电流减小一个数量级所对应的栅电压的变化。
5.MOS管瞬态特性：①本征电容：与本征工作区电荷变化相联系的电容。
②寄生电容：包括覆盖电容，源漏区PN结电容。
6.大，小信号分别针对什么问题提出的？答：大信号针对数字电路提出的，小信号针对模拟电路提出的。
7.小尺寸器件的二级效应包括哪些方面，任选一种说明。
答：包括：①短沟道效应②窄沟道效应③饱和区沟道长度调制效应④迁移率退化和速度饱和⑤热电子效应短沟道效应（SCE）：MOS晶体管沟道越短，源—漏区pn结耗尽层电荷在总的沟通区耗尽层电荷中占的比例越大，使实际由栅压控制的耗尽层电荷减少，造成的值电压随沟道长度减小而下降。
8.本征晶体管的EM模型用来分析什么问题。
答：①晶体管饱和压降和工作电流的关系②晶体管的输出曲线9.集成双极晶体管的寄生效应有哪些？如何改善？答：①无缘寄生：寄生电阻和电容与PN结和电流通过的路径相关联②有缘寄生：由基极、集电极、隔离墙、衬底组成的PNP晶体管改善：①在工艺加工中掺金，增加复合中心数量②在集电区下设置n +埋层，加大寄生PNP 管基区宽度③在NPN 管收集结上并连一个SBD10.EM2模型怎么来的？答：在本征EM 模型基础上增加反映寄生效应的元件。
11.晶体管特征频率f T ：晶体管交流输出短路共发射极电流增益β（f ）=1时的工作频率。
12.无源元件分为：电阻器，电容器，电感器，（互连线）第四章 反相器的直流噪声容限，开、关门电平分别针对什么？答：为了保证电路能正常工作，对电路的输入逻辑电平有一个允许的变化范围，这个范围就是直流噪声容限。
它反映了电路的抗干扰能力，决定于电路所能承受的最差的输入逻辑电平。
关门电平是电话允许的输入低电平的上限，而开门电平是电路允许的输入高电平的下限。
2.CMOS 反相器的设计。
答：（1）为了使CMOS 反相器有最佳性能，采用全对称设计：V TN =-V TP ，K N =K P ，因为全对称设计V it =21V PP ，所以V NLM =V NHM =21V DD 且t r =t f ，这样最有利于提高速度。
（2）在实际工艺中，不可能获得完全对称设计。
因此取L N =L P =λ，W N =W P =W A ，W P =2W N ，W N=W A 。
（3）要求一个反相器在驱动1pF 负载电容时t r 和t f 不超过0.5ns ，采用0.6um 工艺，V DD =5V ，V TN =0.8V ，V TP =-0.9V ，K'N =μn C OX =120×10-6A/V 2，K'P =μP C OX =60×10-6A/V 2 根据)]1.029.1ln()1(21)1(1.0[t 2p r P P P P αααατ--+--=其中18.0=-=DDTP P V V α要求t r =0.5ns ，则τp =0.28ns 又根据τp =C L /K P V DD 得K P =7.14×10-4A/V 2因则 要求PMOS 管宽长比满足：8.2310601014.72'2)(64=⨯⨯⨯==--P P P K K L W 同理 要求NMOS 管宽长比满足：5.1110120109.62'2)(64=⨯⨯⨯==--N N N K K L W 取L N =L P =0.6um 则 W N =6.9um ，W P =14.28um在画版图时，MOS 管的沟道宽度要根据实际情况取整3.CMOS 与NMOS 反相器的比较答：从直流特性看 NMOS ：负载元件常导通，是有比反相器，达不到最大逻辑摆幅，有较大静态功耗噪声容限。