多功能数字时钟的设计
基于单片机的多功能数字时钟设计
技术平台采用碱性电解液电沉积活性锌粉，选取电解液浓度1.25g/cm3，电流密度150mA/cm2，电解槽温度只需控制在室温，锌粉洗涤后真空干燥，所制得的锌粉比表面积大于0.8m2/g，具有较高的电化学活性，能满足锌银电池生产需要，生产效率也达到批量生产要求。
参考文献：［1］侯新刚,王胜,王玉棉.超细活性锌粉的制备与表征［J］.粉末冶金工业,2004,14（1）:10-13.［2］李永祥,黄孟阳,任锐.电解法制备树枝状锌粉工艺研究［J］.四川有色金属,2011,（3）:45-50.［3］胡会利,李宁,程瑾宁,等.电解法制备超细锌粉的工艺研究［J］.粉末冶金工业,2007,17（1）:24-29.基于单片机的多功能数字时钟设计刘晓萌（安徽职业技术学院铁道学院/合肥铁路工程学校,安徽 合肥 230011）摘 要：常见的数字钟有时间、闹钟等功能。
本文基于单片机、温度传感器、液晶显示屏、时钟芯片等硬件设计了多功能数字时钟，软件部分采用C语言编程实现。
该多功能数字时钟包含万年历、节日、节气、温度信息显示等功能，并且在断电的情况下也能正常工作。
关键词：单片机；多功能数字时钟；C语言编程0 引言人类对于时间的需求从古到今始终存在。
古代有浑天仪、日晷，近代出现了机械时钟。
如今，传统的计时工具，甚至是电子钟都已经满足不了人们多元化的时间需求。
数字时钟具有读取方便、显示直观、功能多样、电路简洁、成本低廉等诸多优点，符合电子仪器仪表的发展趋势，具有广阔的应用空间［1］。
使用数字时钟，用户可以获取精确到秒的时间信息，或是对时钟进行自定义的操作，为现代社会提供了极大的方便［2］。
然而，传统的数字时钟只包含时间显示、闹钟等功能，存在一定的局限性。
本文基于单片机、温度传感器、液晶显示屏、时钟芯片、键盘模块、闹铃模块和电力支持模块等硬件，设计了一款多功能的数字时钟。
1 系统硬件组成数字时钟的硬件由七个模块组成，包括：STC89C52单片机主控芯片、DS1302时钟芯片、DS18B20温度芯片、LCD1602液晶显示模块、闹铃模块、键盘模块和电源。
基于51单片机的多功能电子钟设计
基于51单片机的多功能电子钟设计1. 本文概述随着现代科技的发展，电子时钟已成为日常生活中不可或缺的一部分。
本文旨在介绍一种基于51单片机的多功能电子钟的设计与实现。
51单片机因其结构简单、成本低廉、易于编程等特点，在工业控制和教学实验中得到了广泛应用。
本文将重点阐述如何利用51单片机的这些特性来设计和实现一个具有基本时间显示、闹钟设定、温度显示等功能的电子钟。
本文的结构安排如下：将详细介绍51单片机的基本原理和特点，为后续的设计提供理论基础。
接着，将分析电子钟的功能需求，包括时间显示、闹钟设定、温度显示等，并基于这些需求进行系统设计。
将详细讨论电子钟的硬件设计，包括51单片机的选型、时钟电路、显示电路、温度传感器电路等。
软件设计部分将介绍如何通过编程实现电子钟的各项功能，包括时间管理、闹钟控制、温度读取等。
本文将通过实验验证所设计的电子钟的功能和性能，并对实验结果进行分析讨论。
通过本文的研究，旨在为电子钟的设计提供一种实用、经济、可靠的方法，同时也为51单片机的应用提供一个新的实践案例。
2. 51单片机概述51单片机，作为一种经典的微控制器，因其高性能、低功耗和易编程的特性而被广泛应用于工业控制、智能仪器和家用电器等领域。
它基于Intel 8051微处理器的架构，具备基本的算术逻辑单元（ALU）、程序计数器（PC）、累加器（ACC）和寄存器组等核心部件。
51单片机的核心是其8位CPU，能够处理8位数据和执行相应的指令集。
51单片机的内部结构主要包括中央处理单元（CPU）、存储器、定时器计数器、并行IO口、串行通信口等。
其存储器分为程序存储器（ROM）和数据存储器（RAM）。
程序存储器通常用于存放程序代码，而数据存储器则用于存放运行中的数据和临时变量。
51单片机还包含特殊功能寄存器（SFR），用于控制IO端口、定时器计数器和串行通信等。
51单片机的工作原理基于冯诺伊曼体系结构，即程序指令和数据存储在同一块存储器中，通过总线系统进行传输。
多功能数字钟
电子技术课程设计多功能数字钟学院：专业、班级：姓名：学号：指导老师：2008年12月目录1、设计任务与要求 (2)2、总体框图 (2)3、选择器件 (2)4、功能模块 (3)（1）时钟记数模块 (3)（2）整点报时驱动信号产生模块 (6)（3）八段共阴扫描数码管的片选驱动信号输出模块 (7)（4）驱动八段字形译码输出模块 (9)5、总体设计电路图 (10)（1）仿真图 (10)（2）电路图 (11)（3）管脚图 (11)6、设计心得体会 (12)一、设计任务与要求1、具有时、分、秒记数显示功能，以24小时循环计时。
2、要求数字钟具有清零、调节小时、分钟功能。
3、具有整点报时，整点报时的同时LED灯花样显示。
二、总体框图多功能数字钟总体框图如下图所示。
它由时钟记数模块（包括hour、minute、second 三个小模块）、驱动8位八段共阴扫描数码管的片选驱动信号输出模块（seltime）、驱动八段字形译码输出模块（deled）、整点报时驱动信号产生模块（alart）。
系统总体框图三、选择器件网络线若干/人、共阴八段数码管6个、蜂鸣器、hour(24进制记数器)、minute(60进制记数器)、second(60进制记数器)、alert(整点报时驱动信号产生模块)、seltime(驱动8位八段共阴扫描数码管的片选驱动信号输出模块)、deled(驱动八段字形译码输出模块)。
四、功能模块多功能数字钟中的时钟记数模块、驱动8位八段共阴扫描数码管的片选驱动信号输出模块、驱动八段字形译码输出模块、整点报时驱动信号产生模块。
(1) 时钟记数模块：<1.1>该模块的功能是：在时钟信号（CLK）的作用下可以生成波形；在清零信号（RESET）作用下，即可清零。
VHDL程序如下：LIBRARY ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity hour isport(clk,reset:in std_logic;daout:out std_logic_vector(5 downto 0));end entity hour;architecture fun of hour issignal count:std_logic_vector(5 downto 0);begindaout<=count;process(clk,reset)beginif(reset='0') thencount<="000000";elsif(clk' event and clk='1') thenif(count(3 downto 0)="1001") thenif(count<16#24#) thencount<=count+7;else count<="000000";end if;elsif(count<16#23#) thencount<=count+1;else count<="000000";end if;end if;end process;end fun;<1.2>VHDL程序如下：LIBRARY ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity minute isport(clk,clk1,reset,sethour:in std_logic;enhour:out std_logicdaout:out std_logic_vector(6 downto 0));end entity minute;architecture fun of minute issignal count:std_logic_vector(6 downto 0); begindaout<=count;process(clk,reset,sethour)beginif(reset='0') thencount<="0000000";elsif(sethour='0') thenenhour<=clk1;elsif(clk' event and clk='1') thenif(count(3 downto 0)="1001") thenif(count<16#60#) thenif(count="1011001") thenenhour<='1';count<="0000000"; else count<=count+7;end if;elsecount<="0000000";end if;elsif(count<16#60#) thencount<=count+1;enhour<='0';elsecount<="0000000";end if;end if;<1.3>VHDL程序如下：LIBRARY ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;ENTITY second ISPORT(clk,reset,setmin:IN STD_LOGIC;enmin:OUT STD_LOGIC;daout:out std_logic_vector(6 downto 0)); END entity second;ARCHITECTURE fun OF second ISSIGNAL count:STD_LOGIC_VECTOR(6 downto 0); BEGINdaout<=count;process(clk,reset,setmin)beginif(reset='0') thencount<="0000000";elsif(setmin='0')thenenmin <=clk;elsif(clk'event and clk='1')thenif(count(3 downto 0)="1001")thenif(count<16#60#)thenif(count="1011001")thenenmin<='1';count<="0000000";ELSE count<=count+7;end if;elsecount<="0000000";end if;elsif(count<16#60#)thencount<=count+1;enmin<='0';elsecount<="0000000";end if;end if;end process;END fun;（2）整点报时驱动信号产生模块该模块功能：在时钟信号（CLK）的作用下可以生成波形，SPEAK输出接扬声器，以产生整点报时发声。
多功能数字钟电路设计
多功能数字钟电路设计1设计内容简介数字钟是一个简单的时序组合逻辑电路，数字钟的电路系统主要包括时间显示，脉冲产生，报时，闹钟四部分。
脉冲产生部分包括振荡器、分频器；时间显示部分包括计数器、译码器、显示器；报时和闹钟部分主要由门电路构成，用来驱动蜂鸣器。
2设计任务与要求Ⅰ以十进制数字形式显示时、分、秒的时间。
Ⅱ小时计数器的计时要求为“24翻1”，分钟和秒的时间要求为60进位。
Ⅲ能实现手动快速校时、校分；Ⅳ具有整点报时功能，报时声响为四低一高，最后一响为整点。
Ⅴ具有定制控制（定小时）的闹钟功能。
Ⅵ画出完整的电路原理图3主要集成电路器件计数器74LS162六只；74LS90三只；CD4511六只；CD4060六只；三极管74LS191一只；555定时器1只；七段式数码显示器六只，74LS00 若干；74LS03(OC) 若干；74LS20 若干；电阻若干，等4设计方案数字电子钟的原理方框图如图（1）所示。
该电路由秒信号发生器、“时，分，秒”计数器、译码器及显示器、校时电路、整点报时电路、闹钟定时等电路组成。
秒信号产生器决定了整个计时系统的精度，故用石英晶体振荡器加分频器来实现。
将秒信号送入“秒计时器”，“秒计时器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用六十进制计数器，每60分钟，发出一个“时脉冲”，该信号经被送到“时计数器”作为“时计数器”的时钟脉冲，而“时计数器”采用二十四进制计数器，实现“24翻1”的计数方式，可实现对一天二十四小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态通过七段式显示译码器译码，通过刘伟LED 七段显示器显示出来。
整点报时电路是根据计时系统的输出状态产生一脉冲信号，然后触发一音频发生器实现整点报时，定时电路与此类似。
校时电路是用“时”、“分”、“秒”显示数5电路设计5.1秒信号发生器秒信号发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体整荡器产生的脉冲经过整形、分频获得1 Hz的秒脉冲。
多功能数字钟的设计和制作
目录摘要 (1)1数字钟的结构设计及方案选择 (2)1.1振荡器的选择 (2)1.2计数单元的构成及选择 (3)1.3译码显示单元的构成选择 (3)1.4校时单元电路设计及选择 (4)2 数字钟单元电路的设计 (4)2.1振荡器电路设计 (4)2.2时间计数单元设计 (4)2.2.1集成异步计数器74LS390 (5)2.2.2 用74LS390构成秒和分计数器电路 (5)2.2.3用74LS390构成时计数器电路 (6)2.2.4 时间计数单元总电路 (7)2.3译码显示单元电路设计 (7)2.4 校时单元电路设计 (7)2.5整点报时单元电路设计 (1)3 数字钟的实现电路及其工作原理 (9)4电路的搭建与调试 (10)5结束语 (10)参考文献 (11)附录1： (12)摘要数字钟被广泛用于个人家庭及公共场所,成为人们日常生活中的必需品。
诸如定时自动报警、按时自动打铃、定时广播、自动起闭路灯、定时开关烘箱、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意。
数字电子钟，从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
数字电子钟有以下几部分组成：振荡器，分频器，60进制的秒、分计时器和12进制计时计数器，秒、分、时的译码显示部分及校正电路等。
关键词：数字钟 555多谐振荡器计数器 74LS390 74LS48数字电子时钟的设计及制作1数字钟的结构设计及方案选择数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。
主要由振荡器、分频器、计数器、译码器显示器和校时电路组成。
振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，通常使用石英晶体震荡器，然后经过分频器输出标准秒脉冲，或者由555构成的多谐振荡器来直接产生1HZ的脉冲信号。
秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。
多功能数字闹钟电路设计实验报告
多功能数字闹钟电路设计实验报告
实验目的：设计一个多功能数字闹钟电路，能够显示时间、设定并响起闹铃。
实验原理：本实验采用数字集成电路实现数字显示和闹铃功能。
数字显示部分采用BCD到七段数码管解码器74LS47和共阴
七段数码管进行实现，闹铃部分采用555定时器集成电路作为发生器，通过驱动蜂鸣器发出声音。
实验仪器：多功能数字闹钟电路实验箱、数字集成电路
74LS47、七段数码管、555定时器集成电路、蜂鸣器、电源、
示波器等。
实验步骤：
1. 按照电路图连接电路。
将74LS47连接到七段数码管，将
555定时器连接到蜂鸣器和电路中相应的电源和地线。
2. 上电并调节电路供电电压。
3. 设定时间。
通过拨动开关和按钮进行时间的设定。
4. 切换闹钟状态。
通过开关切换闹钟的开启和关闭状态。
5. 监测闹钟时间。
借助示波器调整闹钟时间的精度。
6. 监测闹钟声音。
确认蜂鸣器发出的声音符合要求。
实验结果：实验中，我们成功设计并调试出了一个多功能数字闹钟电路。
通过拨动开关和按钮可以设定时间，并且可以通过切换开关来设置闹钟的开启和关闭状态。
实验中监测到的闹钟时间和声音都符合预期要求。
结论：通过本次实验，我们成功设计了一个多功能数字闹钟电路，实现了时间显示和闹铃功能。
实验结果显示该电路的性能良好，具有实用价值。
在实验中我们也学到了关于数字集成电路和定时器集成电路的使用和调试方法。
多功能数字钟设计实验报告XilinxEDABasys2华中科技大学HUST
多功能数字钟设计实验报告院系：电子与通信工程学院：郭世康班级：1301学号：U202113639指导教师：唐祖平一、实验目标掌握可编程逻辑器件的应用开发技术——设计输入、编译、仿真和器件编程熟悉EDA软件使用掌握Verilog HDL设计方法分模块、分层次数字系统设计二、实验容要求根本功能能显示小时、分钟、秒钟〔时、分用显示器，秒用LED〕能调整小时、分钟的时间提高要求任意闹钟；〔1分〕小时为12/24进制可切换〔1分〕报正点数〔几点钟LED闪烁几下〕〔1分〕三、实验条件Xilinx工程环境，win7操作系统，BASYS2实验板。
四、实验设计1.设计分析数字钟大体上由2个60进制计数器，1个24进制计数器构成，中间有数据选择器进展连接。
为实现提高功能，还需12进制计数和整点判断模块。
下列图为数字钟层次构造图。
2. 实验原理振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。
秒计数器计满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按24或12进制规律计数。
计数器的输送译码显示电路，即可显示出数码〔即时间〕。
计时出现误差时可以用校时电路进展校时和校分。
小时显示〔12\24〕切换电路、仿电台报时、定时闹钟为扩展电路，只有在计时主体电路正常运行的情况下才能进展功能扩展。
本实验采用Verilog HDL进展描述，然后用FPGA/CPLD实现，使用部50MHz 晶振作为时钟电路。
3. 逻辑设计实现上述功能的Verilog HDL 程序如下。
实现根本功能的程序分为两层次四个模块，底层有3个模块构成，即6进制计数器模块，10进制计数器模块和24进制计数器模块，顶层有一个模块，他调用底层的3个模块完成数字中的计时功能。
moduletimeclock(Hour,Minute,Second,CP,nCR,EN,Adj_Min,Adj_Hour,number,Light,clk,temp,c hange,AMTM,dingdong);output [7:0] Hour,Minute,Second;output [3:0] Light,temp;output [6:0] number;output clk,AMTM,dingdong;//clk为分频之后的时钟信号，频率为1Hz，AMTM为24进制转换12进制时说明上下午的变量，dingdong为整点报时时的闪烁信号。
多功能数字钟电路设计
多功能数字钟电路设计
1.时钟显示：设计一个数字时钟显示电路，可以显示当前的时间（小
时和分钟）。
可以使用七段显示器来显示数字。
2.闹钟功能：设计一个闹钟功能，可以设置闹钟时间，并在到达闹钟
时间时发出提示声音或闹铃。
3.温度显示：设计一个温度传感器电路，并将当前温度显示在数字时
钟上。
4.日历功能：设计一个日历功能，可以显示当前的日期和星期。
5.定时器功能：设计一个定时器功能，可以设置一个特定的时间间隔，并在到达时间间隔时发出提示声音或闹铃。
6.闹钟休眠功能：设计一个闹钟休眠功能，可以设置一个特定的时间
间隔，在此时间间隔内按下按钮可以将闹钟功能暂时关闭。
7.闹钟重复功能：设计一个闹钟重复功能，可以设置一个特定的时间
间隔，使闹钟在每天相同的时间段重复响铃。
8.亮度调节功能：设计一个亮度调节功能，可以调整数字时钟的显示
亮度。
这些功能可以根据需求进行组合设计，可以使用逻辑门、计数器、显
示器驱动器、温度传感器、按钮等元件来完成电路设计。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
⑥确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。
3、Multisim软件介绍
Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。
1）从生产机械表转为石英电子表；
2）曾占据中国消费市场四十多年的大型国有企业突然被刚刚冒起的“组业”所取代，钟表生产中心转向中国南方沿海一带；
3）中国钟表业发展从以机芯为龙头改为以手表外观件为龙头。
这场转折以迅雷不及掩耳的速度，冲击着传统的中国钟表工业。中国的钟表业从技术简单、零件少的石英钟机芯制造入手。最初石英钟机芯全靠从日本、德国进口，1989年开始完全自己生产，包括模具的制造加工。近十余年，逐渐提高机芯质量的稳定性，同时转向对手表机芯研制与开发。目前石英钟表机芯生产主要在福建省福州、广东东莞、番禺；机械钟表机芯在上海、山东等地。
普通数字钟在我们的生活中依然扮演着重要的角色，但随着社会的发展和人民生活水平的提高，普通功能的数字钟已经远远不能满足消费者和使用者的需求了。所以一种携带方便而且功能多样的数字钟就迫切出现在我们生活中。所以我进一步研究数字钟的其他功能，希望此次设计为我们的生活带来更多方便。
1、设计任务
设计一种多功能数字钟，该数字钟具有基本功能和扩展功能两部分。其中，基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。扩展功能部分则具有：定时控制、仿广播电台正点报时、自动报整点时数和触摸报正点的功能。数字钟的电路也是由主体电路和扩展电路两部分构成，在电路中，基本功能部分由主体电路实现，而扩展功能部分则由扩展电路实现。这两部分都有一个共同特点就是它们都要用到振荡电路提供的1Hz脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两为显示，扩展部分要有相应的响应电路。
整点报时电路利用逻辑门，使当各译码器输出满足整点时，蜂鸣器导通。
闹钟电路通过比较器比较当前时间与设计的闹钟时间，相等时同样蜂鸣器导通。
图1.设计原理框图
图2.总体设计电路图
2、各模块电路由晶振组成，也可以由555与RC组成的多谐振荡器。由555定时器得到1kHz的脉冲，功能主要是产生标准秒脉冲信号和提供功能扩展电路所需要的信号。
译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。4511BP是一个用于驱动共阴极LED（数码管）显示器的BCD码—七段码译码器，特点如下：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED显示器。
由计数器得到的4位二进制码的必须通过译码后转为人们习惯的数字显示，如12：54：30的二进制码为0001 0010：0101 0100：0011 0000。译码之后再驱动LED七段数码管显示时、分、秒。
下图为其中一块译码显示电路的连接图：
图4.译码显示电路
（3）计数器电路
在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的。在此次电路的设计中采用的是统一的器件74LS161N的反馈置数法来实现十进制功能和六进制功能，根据74LS161的结构把输出端的0101（十进制为5）用一个与非门74LS00引到Load端便可置0，这样就实现了六进制计数。同样，在输出端的1001（十进制为9）用一个与非门74LS00引到Load端便可置0，这样就实现了十进制计数。在分和秒的进位时，用秒计数器的Load端接分计数器的CLK控制时钟脉冲，脉冲在上升沿来时计数器开始计数。
2、设计要求
①设计一个数字钟。要求用六位数码管显示时间，格式为00：00：00。
②具有60进制和24进制（或12进制）计数功能，秒、分为60进制计数，时为24进制（或12进制）计数。
③有译码、七段数码显示功能，能显示时、分、秒计时的结果。
④设计提供连续触发脉冲的脉冲信号发生器，
⑤具有校时单元、闹钟单元和整点报时单元。
下图是闹钟电路图：
图8.闹钟电路
（5）整点报时电路
整点报时的功能要求是，每当数字钟计时快到整点时发出声响。当时钟还有十秒到整点时，蜂鸣器开始响，持续时间为十秒。
此电路是通过五个与门和一个蜂鸣器来实现的，每当分钟的十位为5，个位为9，并且秒钟的十位为5时，蜂鸣器接高电平，开始工作，直到到达整点停止。
下图为整点报时电路图：
图9.整点报时电路
三、仿真调试
1、总体仿真图
开始仿真后，秒钟部分开始以1s为周期开始递增，并能向分钟和时钟部分进位，完成数字钟的基本功能。
图10.总仿真电路
时计数器可由两个十进制计数器串接并通过反馈接成二十四制计数器。
下图为分和秒的计数器电路：
图5.分秒计数电路
下图为时的计数器电路：
图6.时计数电路
（4）校时电路
时钟出现误差时，需校准。当数字钟接通电源或者计时出现误差时，需要校正时间。校时是数字钟应具备的基本功能。对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。校时方式有快校时和慢校时两种，快校时是，通过开关控制，使计数器对1Hz的校时脉冲计数。慢校时是用手动产生单脉冲作校时脉冲下图所示为校时电路和校分电路。其中S1是校分用的控制开关，S2为校时用的控制开关，它们的控制功能下表所示。校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为0时可进行快校时。如果校时脉冲由单脉冲产生器提供，则可以进行慢校时。
Multisim仿真软件校时的具体设计方法是：用一个单刀双掷开关切换计数功能与校时功能，另一端接计数器的脉冲输入端，开关置于函数发生器这一端便可以校时，置于计数器的进位端便是计时。
下图为校时电路部分电路图：
图7.校时电路
（4）闹钟电路
在指定的时刻发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。不管时闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。
多谐振荡器也称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，就能输出一定频率的矩形脉冲（自激振荡）。用555集成电路实现多谐振荡，需要外接电阻R1、R2和电容C，并外接+5V的直流电源。
脉冲频率为：
下图为标准脉冲发生器电路图：
图3.标准脉冲发生器电路
（2）译码显示电路
数字钟的译码显示电路由译码器4511BP和共阴极LED七段显示数码管组成,为避免译码器输出的电压过高，在译码器的输出和数码管的输入之间串联一个100Ω的电阻。
在本数字钟设计中，选用了四片74LS85三位比较器实现。
下表是74LS85的逻辑功能表：
表2.74LS85的逻辑功能表
74LS85比较器的一对输入接小时和分钟时计数器的输出，另外一对接四位拨码开关，当小时和分钟计数器的输出与拨码开关的值完全相等时，四片比较器输出都为高电平，经四位与非门后输出到蜂鸣器，在一分钟内蜂鸣器导通，例如，拨码开关依次为0000,0111,0011,1001,此时表示为7点59分，当计数器的输出也为7点59分时，OAEQB输出都为高电平。
多功能数字钟设计与制作
一、引言
中国是世界上最早发明计时仪器的国家。有史料记载，汉武帝太初年间（纪元前104-101年）由落下闳创造了我国最早的表示天体运行的仪器——浑天仪。东汉时期（公元130年）张衡创造了水运浑天仪，为世界上最早的以水为动力的观测天象的机械计时器，是世界机械天文钟的先驱。盛唐时代，公元725年张遂（又称一行）和梁令瓒等人创制了水运浑天铜仪，它不但能演示天球和日、月的运动，而且立了两个木人，按时击鼓，按时打钟。第一个机械钟的灵魂——擒纵器用于计时器，这是中国科学家对人类计时科学的伟大贡献。它比十四世纪欧洲出现的机械钟先行了六个世纪。
现在我国的电子业发展非常快速，电子业的发展有利于钟表业的发展。在中国钟表发展史上，国产机芯研制的失败已经成为过去，“组装业”作为新兴钟表工业的起步阶段也已成为过去。一支新的充满智慧的钟表精英在成长。
我们相信在科技高速发展的今天，钟表业运用当今材料工业、电子工业和其他领域的最新技术，一定会生产出代表中国科学水平的产品。我们希望钟表业的精英们在提高制造技术水平中不断创新，培育出拥有自主知识产权的品牌。这正是中国钟表业发展的希望。
二、设计原理与方案
1、设计方案
该设计主要由以下几部分组成:震荡器、分频器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管、时间校准电路、整点报时电路还有闹钟电路。