【大学期末考试复习题】武汉理工大学数字电子技术期末考试题答案
武汉理工大学最新数字电子技术4套期末试卷4套(含答案).doc
武汉理工大学最新数字电子技术4套期末试卷4套(含答案). 《数字电子技术基础》(第1组)一、填空:1.逻辑函数的两种标准形式是()。
2.2004“1”的异或结果是()。
3.半导体存储器的结构主要包括三个部分，即()、()、()。
输入数字量10000000为5v时的4.8位数模转换器。
如果只有最低位为高，则输出电压为()伏；输入为10001000时，输出电压为()v. 5。
就逐次逼近型和双积分型模数转换器而言，()抗干扰能力强，()转换速度快。
6.在由555个定时器组成的三个电路中，()和()是脉冲整形电路。
7.与PAL相比，GAL 器件具有可编程的输出结构，通过编程()和设置()工作模式来实现。
此外，由于采用()过程结构，它可以重复编程，使它非常通用，更方便和灵活的使用。
二、根据题目的要求:逻辑函数P=AB交流被写为“与”或表达式，并由集电极开路的与非门实现。
1.数字1和2中的电路都是由CMOS门电路组成，它们写下p和q的表达式，并画出对应于a、b和c的p和q波形。
3.分析图3所示的电路:尝试编写8对1数据选择器的输出函数。
1)画一个2、甲1.A0从000到111连续变化时的Y波形图；2)解释电路的逻辑功能。
4.设计“一位十进制数”(8421BCD码)的舍入电路。
只需设置一个输出，并绘制一个逻辑电路图，其中包含最少的与非门。
V.已知电路CP和a的波形如图4(a) (b)所示。
将触发器的初始状态设置为“0”，并尝试绘制输出端b和c的波形。
B C6.由t触发器和异或门组成的电路如图5(a)所示，在示波器上观察到的波形如图5(b)所示。
电路是如何连接的？请在原图上画出正确的连接图，并注明t值。
7.图6示出了由16*4位只读存储器和同步十六进制加法计数器74LS161组成的脉冲分频电路。
只读存储器中的数据如表1所示。
在阴极保护信号的持续作用下，尝试画出D3、D2、D1、D0输出电压波形，并说明它们与CP信号频率的比值。
数字电子技术试题库及答案学霸专用,用了都说好汇总
数字电子技术期末试题库一、选择题：A组：1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的A、00100B、10100C、11011D、11110２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和３、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器４、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器５、555定时器不可以组成D。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。
A、有B、无C、允许D、不允许７、（D）触发器可以构成移位寄存器。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器８、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并－串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.（电子专业作）对于VHDL以下几种说法错误的是（A ）A VHDL程序中是区分大小写的。
B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ）A.二进制B.八进制C. 十进制D.十六进制2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ）A.0101B.0110C. 0111D. 10003、在图1所示电路中，使__AY 的电路是---------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ）A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------（ C ）A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-------（ D ）A. 与门B. 与非门C. 或非门D. 异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ）A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ）A. 延迟B. 超前C. 突变D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路--------------------------------------------------------------------------------（ C ）A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图，正确输出的波形是-----------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○4C组：1．十进制数25用8421BCD码表示为 A 。
大学数字电子技术试题答案
大学数字电子技术试题答案一、选择题1. 数字电路中，逻辑变量“1”通常代表什么含义？A. 低电平B. 高电平C. 地线D. 电源线答案：B. 高电平2. 在二进制数系统中，最小的非零数是几？A. 0B. 1C. 2D. 4答案：B. 13. 触发器的主要用途是什么？A. 计数B. 存储C. 放大D. 滤波答案：B. 存储4. 以下哪种逻辑门可以实现两个输入的异或功能？A. 与门（AND）B. 或门（OR）C. 非门（NOT）D. 异或门（XOR）答案：D. 异或门（XOR）5. 在数字电路中，一个4位二进制计数器的最大计数值是多少？A. 8B. 16C. 32D. 64答案：C. 32二、填空题1. 在数字电子技术中，__________是一种能够存储一位二进制信息的基本单元电路。
答案：触发器2. 二进制数1011转换为十进制数是__________。
答案：113. 逻辑门电路中的“与非”门是将输入的逻辑与结果再取__________。
答案：非4. 在数字电路设计中，__________是一种常用的简化和优化逻辑表达式的方法。
答案：卡诺图5. 一个3线到8线译码器的输出是__________。
答案：8三、简答题1. 请简述数字电路与模拟电路的区别。
答：数字电路处理的是离散的信号，通常只有高电平或低电平两种状态，而模拟电路处理的是连续变化的信号。
数字电路具有更强的抗干扰能力，易于实现大规模集成，而模拟电路则在处理连续信号如声音和光线等方面更为有效。
2. 什么是组合逻辑和时序逻辑？请举例说明。
答：组合逻辑是指其输出仅取决于当前输入状态的逻辑电路，不包含存储元件，如加法器和编码器。
时序逻辑则包含存储元件（如触发器），其输出不仅取决于当前的输入状态，还与历史状态有关，如计数器和寄存器。
3. 什么是同步计数器和异步计数器？答：同步计数器是指所有的触发器都在同一个时钟脉冲下进行状态转换的计数器，而异步计数器中，触发器的状态转换不是同时发生的，它们之间存在一定的时序差异。
武汉理工大学历年数电试卷和模拟题
3．F3F3四、（共12分）设计一个三人举手表决电路，要求输出Y的状态与三人A、B、C中多数的状态一致：1．列出真值表并写出逻辑表达式；（6分）2．用3/8线译码器74138和与非门实现上述逻辑函数，画出电路图。
（6分）74138集成译码器功能表及符号输入输出G1G2A G2B A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70X X X X X11111111X1X X X X11111111X X1X X X111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110五、（共12分）分析下列由计数器74LS290和数据选择器74LS151组成的电路：1．画出图中74LS290输出的状态转换图；（3分）2．写出图中74LS151输出Y的逻辑表达式；（3分）3．对照CP画出输出Y的波形图；（3分）4．说明电路的逻辑功能。
（3分）武汉理工大学教务处 试题标准答案及评分标准用纸课程名称 数字电子技术 （ A 卷）一、填空（每空1分，共16分）1.（ 111111.11）B ＝（77.7）O =（3F.C ）H ＝（01100011.01110101）8421BCD 2．()()F A BB C =++，()()'F A B B C =++3．A=C=1，F AB BC AC =++ 4．速度快 5．-5V6．10，8，8 7．0，1，2二、化简（每小题6分，共12分）1．代数法化简：()()()F A B ABC A(B AB)A B AC A A B A+C A A BC A A BC A B+C AB+AC=•+++=•++=++=++=+==2．卡诺图法化简：Y(A,B,C,D)=(0,2,3,4,6,12)(1,7,8,10,14,15)∑+∑m d 三、写表达式（每小题4分，共12分）1．1F A B C =⋅⋅ 2．2F A B B C =⋅+⋅ 3．3F 1= 四、1．真值表：（略）（3分）逻辑表达式：()Y 3,5,6,7m =∑（3分） 2．电路图：（6分）1GA74LS138G 2212AGAY 4 1 Y Y 5 Y2 Y 6 Y Y 7Y 3 0A B C10 0Y图1 例1逻辑五、1．七进制；（3分）2．输出Y 的逻辑表达式()Y 0,1,3,4,5m =∑；（3分）3．1101110；（3分）4．序列码发生器。
数字电子技术期末复习试卷及答案(四套)
二、（12分）逻辑电路如图2a、b、c所示。试对应图d所示输入波形，分别画出输出端L1、、L2和L3的波形。(设触发器的初态为0)
（a）(b)
(c ) (d)
图2
三、（12分）发由全加器FA、2-4线译码器和门电路组成的逻辑电路如图3 a所示。试在图b中填写输出逻辑函数L的卡诺图（不用化简）。
试卷二
一、（18分）选择填空题
1. 用卡诺图法化简函数F(ABCD)= (0,2,3,4,6,11,12)+ (8,9,10,13,14,15)得最简与-或式________。
A. B.
C. D.
2. 逻辑函数F1、F2、F3的卡诺图如图1-2所示，他们之间的逻辑关系是。
A．F3=F1•F2B．F3=F1+F2
C.4.25V D.-8.25V
图1-5
6.用1K×4位的DRAM设计4K×8位的存储器的系统需要的芯片数和地址线的根数是（ ）
A.16片，10根 B.8片，10根
C.8片，12根 D.16片，12根
7.某逻辑门的输入端A、B和输出端F的波形图1-7所示，F与A、B的逻辑关系是：
A. 与非； B. 同或； C.异或； D. 或。
图2
三、（10分）如图3所示，为检测水箱的液位，在A、B、C、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。试用与非门设计一个水位状态显示电路，要求：当水面在A、B之间的正常状态时，仅绿灯G亮；水面在B、C间或A以上的异常状态时，仅黄Y灯亮；水面在C以下的危险状态时，仅红灯R亮。
三、输出逻辑函数L的卡诺图如图A3所示。
图A3
四、1.逻辑函数Y的卡诺图如图A4所示。
武汉理工大学数字电子技术-4套期末试卷4套(含答案)
《数字电子技术基础》(第一套)一、填空题：=+的两种标准形式分别为（）、（）。
1．逻辑函数Y AB C2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
1．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：试写出8选1数据选择器的输出函数式；1）画出A2、A1、A0从000~111连续变化时，Y的波形图；2）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
ROM中的数据见表1所示。
试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP 信号频率之比。
表1：地址输入数据输出A3 A2 A1 A0 D3 D2 D1 D00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 1 10 0 0 00 0 1 10 1 0 00 1 0 11 0 1 01 0 0 11 0 0 01 1 1 11 1 0 00 0 0 10 0 1 00 0 0 10 1 0 00 1 1 10 0 0 0CP波形如图所示：八、综合分析图7所示电路，RAM的16个地址单元中的数据在表中列出。
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
数字电子技术期末考试试题含答案
《数字电子技术》考试试卷（第一套）课程号2904025035 考试时间100 分钟适用专业年级（方向）：应用物理、电信科技2010级考试方式及要求：闭卷笔试题号一二三四五六七总分得分阅卷人(注：集成电路CD4532、74HC138、74HC151的功能见附表)一、填空题（共28分）1、（2分）（5E.8）H＝（94.5 ）D＝（10010100.0101 ）8421BCD。
2、（2分）逻辑函数L = + A+ B+ C +D = （1 ）。
3、（2分）由传输门构成的电路如下图所示，当A=0时，输出L= B 。
4、（2分）三态门可能输出的三种状态是低电平、高电平和高阻态_。
5、（3分）A/D转换器一般要经过_ 采样__、保持、量化和__编码__这4个步骤，A/D转换器的转换速度主要取决于转换类型。
对双积分型A/D 转换器、并行比较型A/D转换器和逐次比较型A/D转换器的相对速度进行比较，转换速度最快的是_并行比较型A/D转换器__。
6、（2分）集成优先编码器CD4532（功能表见后）正常接电源和地，且待编码信号输入端I 0 =I 2 = I 6 = I 7 = 1，输入使能端EI=1，其余输入端为0，其输出Y 2Y 1Y 0为 111 。
7、（3分）集成数据选择器74HC151构成的电路如下图所示，则其输出 Y= ABC BC A C B A ++⋅⋅ 。
（注：不需化简）018、（3分）某PLA 电路如下图所示，其输出逻辑函数表达式X=C B A C B A ABC +⋅+ 。
9、（2分）某单极性输出的8位D/A 转换器正常工作，当输入数字量为（10101010）B 时，其输出电压为3.4V ，当输入数字量为（10101100）B 时，其输出电压为3.44 V 。
10、（2分）一个存储容量为4K ×4的存储器有 214 个存储单元，若用该存储器构成32K ×8的存储系统，则需 16 片4K ×4的存储器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(b) 外接上拉电阻到电源才能正常工作。
Y ( S0 , S1 , X ) S0 S1 X Z S0 S1 ( X Z S0 S1 X X) S0 S1 X Z S0 S1 X Z X Z) S0 S1 X Z S0 S1 ( X Z S0 S1 X Z X Z) S0 S1 X Z
S0 S1 ( X Z )
10) 锁 存 器 代数化简：
( 1) F C(A C(A C
（ 2）
AC AB ) B)
A BC BC BC BC
BC AB C AB C AB C
AB C
A B
C
A B
BC
C
A B
B
C
B
C B
约束条件可以转化为 如上所示：
d (1,3 ,5, 7 ,11,15 ) ，卡诺图
F
A
D
A
D
A D D
(a) 接小电阻到电源。
1) 2) 3) 4) 5) 6) 7) 8) 9)
111101 ； 75 ； 3D ； 01100001 ； 10101.101 0， 1， 2， 3， 5 量化 8 ； 32K 正；竞 争与冒 险 K=0 ， J 任 意 开关 石英晶体固有谐振频率 或非； 逻辑 0
； 25.5 ； 15.A ； 00100001.011000100101
S0 S1 ( X Z
根据条件列出了多 数表决器的 真值表 ，得 到，
L ( ABC ) m (3,5,6,7) ABC A BC ABC ABC
将 2/4 线译码器 74ls139 扩展为 3/8 线译码器 根据结果设置信号。 （ 5 分）
首 先 将 74161 配 置 成 五 进 制 递 增 计 数 器 ； 然 后 将 其 低 3 位 输 出 Q 2 、 Q 1 、 Q 0 按 最 小 项 表 达 式
L ( A, B ,C )
m (1,3)
d (5,6, 7) 组 合 输 出 即 可 。
1) 同步 2) 驱动方程： J 0 3) 特性方程： Q
n 1
Q1 ， K0
n
n
A Q1 ， J1
n
n
Q0 ， K 1
n
1
JQ
n 1
KQ
n
CP
n n n
4) 状态方程： FF 0 : Q 0 5) 输出方程： Z
Q1 Q0
n
A Q 1 Q0
CP
， FF 1 : Q 1
n 1
Q0 Q1
n
n
CP
AQ 0 Q 1
n
6) 状态转换表及状态转换图：
7) 结论：是一个模 状态转换表与驱动表
4 可逆二进制计数器。
t PL
0 .7 R 2 ， t PH
0.7 ( R1RWR2 )C ， f1 t PL t PH