常用基本数字集成电路-图文
常用数字集成电路 图解
冲的到来，再采用新的电压信号，这就是保持电路的功能。通常采样与保持
是由同一电路一次完成的，所以统称为采样-保持电路。图8-23是采样-保持 电路图及其波形图
V
ux
ui
C
u0
us
ui
ui
u0
模拟量
t
t
t
图中N沟道MOS管作为采样开关管，当采样脉冲 u =1时，场效应管V s 导通，输入信号经V管向电容C充电。由于运算放大器接成射极跟随器，所以 电容C充电结束， u
A K 2 d n 1 2
n
n2
d n 2 .... 2 d 1 2 d 0
1 0
由此可知，D/A转换器需要将输入数字信号的每一位二进制数码的1按照
它的“权”值转换为相应的模拟量，再将代表各位的模拟量相加。最后与输 入数字量成正比的模拟量输出，完成数模转换功能。
SD 0 SD 1
Q 1
Q 0
, 保持原状态
三极管V
当 当
Q 1 时，饱和导通
Q 0 时，截止
电阻分压器 1 2 U R 1 U CC U R 2 U CC （由三个5KΏ 电 3 3 阻构成） UR1、UR2为比较器C1和C2提供基准电压
近似为串联
555定时器功能如表11-2所示：
11.2.2 模/数转换器（ADC）
模/数转换器输入的是连续变化的模拟信号，输出的是离散变化的数字信
号。ADC的主要作用是将输入的模拟信号转换成数字信号。根据模拟信号在
时间上是连续的而数字信号是离散的特点，进行A/D转换只能在一系列选定的 瞬间对输入的模拟信号取样，然后再把取样值转换成用二进制代码表示的数 字量输出.所以通常要经过采样、保持、量化和编码四个步骤完成A/D转换， 如图11-9所示。
第五章数字集成电路(基础)
(基础）
上海大学 自动化系 林小玲
§5.1 数字电路的基础知识
数字信号与模拟信号 数制
码制
逻辑代收基础
§5.1.1 数字信号与模拟信号
模拟电路
电子电路
信号与时间的关系连续
数字电路
电 子 技 术
信号与时间的关系离散
电子器件
分立元件电路 电子电路 集成电路 电子系统
end
§5.1.3
二进制码
码制：用某组代码形象地表示某数的实际值或者表 示某个文字符号。
1. 二 - 十进制码 (BCD码)( Binary Coded Decimal codes) 用四位二进制代码来表示一位十进制数码,这样的代码称为二-
十进制码,或BCD码.
四位二进制有16种不同的组合,可以在这16种代码中任选10种表 示十进制数的10个不同符号,选择方法很多.选择方法不同,就能得
0 1 2 3 4 5 6 7 8 9 A B C D E F
②二进制数转换为八进制数
方法：
以小数点为基准，分别向左和向右每3位划为一组，
不足3位补0（整数部分补在前面，小数部分补 在后面），每一组用其对应的八进制数代替。
例：
（11110. 01）B = （011’110. 010）B = （3 6. 2）O 7 5 . 1）O
加，即可得到所代表的十进制数
常用BCD码
十进制数 0 8421码 0000 5421码 0000 2421码 0000 余3码 0011
1
2 3 4 5 6
0001
0010 0011 0100 0101 0110
0001
0010 0011 0100 1000 1001
数字集成电路基本单元与图PPT课件
1)
顾名思义，反相输出就是内部信号经反相后
输出。这个反相器除了完成反相的功能外，另一个
主要作用是提供一定的驱动能力。
第17页/共22页
焊盘输入输出单元（I/O PAD）
2）同相输出I/O PAD
2007-2008-1
同相输出实际上就是“反相＋反相”，为什么不直接从内部 电路直接输出呢？主要是驱动能力问题。利用链式结构可以大大 地减小内部负荷。即内部电路驱动一个较小尺寸的反相器，这个 反相器再驱动大的反相器，在同样的内部电路驱动能力下才能获 得较大的外部驱动。P77 第18页/共22页
逻辑图输入
逻辑模拟、时序模拟
标准单元 设计系统
布局、布线 提取布线寄生参数
生成测试向量
逻辑模拟、时序模拟
转换拓扑图为掩模版版图
生产厂家
芯片制造
第14页/共22页
单元逻辑符号库 单元电路功能库
单元拓扑库 工艺、电学参数
单元版图库
数字电路标准单元库设计简介
2007-2008-1
• 库单元设计
标准单元库中的单元电路是多样化的，通常包含 上百种单元电路，每种单元的描述内容都包括： （1）逻辑功能； （2）电路结构与电学参数；
数字集成电路的基本电路的主要性能指标是： （1）工作速度（延迟时间的长短）； （2）集成度（占用面积的大小）； （3）功耗（消耗的电源功率）； （4）噪声容限等。
2007-2008-1
第1页/共22页
CMOS基本门电路及版图实现
• CMOS反相器
（1） CMOS反相器的具体电路如图所示，这是一种典型的 CMOS电路结构，它由一个NMOS晶体管和PMOS晶体管配对 构成，两个器件的漏极相连作为输出，栅极相连作为输入。 NMOS晶体管的衬底与它的源极相连并接地，PMOS晶体管的 衬底与它的源极相连并接电源。
常用数字集成电路
常用数字集成电路常用数字集成电路是指在数字电子技术中常用的各种电路，用于实现数字信号的处理、存储和传输。
这些电路广泛应用于计算机、通信、控制系统等领域，是现代数字系统的核心组成部分。
本文将从数字电路的基本组成、常见的数字集成电路和其应用等方面进行阐述。
数字电路由数字元件、数字线路和数字设备组成。
数字元件包括逻辑门、触发器、计数器、移位寄存器等。
逻辑门是实现逻辑运算的基本元件，包括与门、或门、非门等。
触发器是用于存储和传输二进制信息的元件，常见的有RS触发器、D触发器、JK触发器等。
计数器用于计数和计时，常见的有二进制计数器、BCD计数器等。
移位寄存器用于数据的移位和存储，常见的有移位寄存器、移位寄存器等。
常见的数字集成电路包括门电路、触发器电路、计数器电路、显示器电路等。
门电路由逻辑门组成，可以实现与、或、非等逻辑运算。
触发器电路用于存储和传输信息，可以实现时序逻辑功能。
计数器电路可以实现计数和计时功能，广泛应用于时钟、频率分频等领域。
显示器电路用于将数字信号转化为可视化的信号，常见的有数码管显示器、液晶显示器等。
数字集成电路在各个领域有着广泛的应用。
在计算机中，数字集成电路用于实现中央处理器、存储器、输入输出设备等。
在通信系统中，数字集成电路用于实现编解码器、调制解调器、数字滤波器等。
在控制系统中，数字集成电路用于实现控制器、传感器、执行器等。
数字集成电路的应用使得数字系统具备了高速、高精度、高可靠性的特点。
总结起来，常用数字集成电路是数字电路中的重要组成部分，用于实现数字信号的处理、存储和传输。
它们由数字元件、数字线路和数字设备组成，包括逻辑门、触发器、计数器、移位寄存器等。
常见的数字集成电路有门电路、触发器电路、计数器电路、显示器电路等。
它们在计算机、通信、控制系统等领域有着广泛的应用。
数字集成电路的发展使得数字系统具备了高速、高精度、高可靠性的特点，推动了数字技术的不断进步。
数字集成电路基本单元与版图
Vdsn = 0 |Vdsp| = Vdd Idsp = 0
等效电路如图所示。
转移特性（续）
综合上述讨论，CMOS反相器的转移特性和稳态支路电流如图
所示。
Vo
Id s n
AB Vd d
Vo
D
Eபைடு நூலகம்
C
0
Vtn
Vdd Vdd+Vtp Vdd
-
Vtn )2
n
n t ox
Wn Ln
称之为NMOS平方率跨导因子。
PMOS等效于非线性电阻：
Isdp
=
p[(Vi
-
Vdd
-
Vtn
)
( Vo
-
Vdd
)
-
1 2
(Vo
-
Vdd
)]
p
p Wp tox Lp
称之为PMOS平方率跨导因子。
在Idsn的驱动下，Vdsn自Vdd下降, |Vdsp|自0V开始上升。等效电路如图所 示。
Is-s= 0
Vi = Vdd (I = 1) Vo = 0
(O=0)
Pdc= 0
从一种状态转换到另一种状态时，有：
(I = 0) (I = 1) (I =1) (I = 0)
Is-s 0 Ptr 0
转移特性（续）
对于模拟信号，CMOS反相器必须工作在B区和D 区之间，反相器支路始终有电流流通， 所以
Is-s> 0， Pdc> 0 。
[3]. CMOS反相器的瞬态特性
研究瞬态特性与研究静态 特性不同的地方在于必须考虑 负载电容（下一级门的输入电 容）的影响。
数字集成电路第1章PPT课件
双极集成电路的基本制造工艺
掺硼P型硅作为衬底材料并进行初始氧化,以形 成二氧化硅表层,然后再进行隐埋层光刻以形 成一个窗口后进行N+层掺杂,接着就用外延层 所覆盖,故称隐埋层
制作隐埋层后,去除表面的二氧化硅,再进行N 型外延层生长
掺P型材料进行隔离扩散. 用第三块掩模版完成基区光刻
双极集成电路的基本制造工艺
基区重掺杂 制作晶体管发射极和集电极 形成表面金属互连接的接触区 完成一层金属铝膜的沉积,然后再介质淀积 在介质层上蚀刻出连接通孔 成第二层金属铝膜的沉积 后续工序,划片,粘片,压焊,封装,测试分类,筛选,
成品测试,入库
双极集成电路应用
TTL,DTL,RTL,HTL,ECL STLL,SLTTL,I2L,I3L ASTLL.ASLTTL
环 长PSG 引线孔光刻 铝引线光刻 压焊块光刻
N阱硅栅CMOS工艺（略）
▪ 双阱硅栅CMOS工艺
BI---CMOS工艺
双极工艺特点： 速度高、驱动能力强、模拟精度高 但功耗、集成度无法满足VLSI的
要求
BI---CMOS工艺
CMOS工艺特点： 功耗低、集成度高、抗干扰能力强 但速度低、驱动能力差
成
P+
NPN管的基区扩散 PMOS管的源、漏区扩散 横向PNP管集电区、发射区扩散 纵向PNP管的发射区扩散可以同时进行完成
以双极性工艺为基础的P阱BICMOS工艺
栅氧化在PMOS管沟道注入以后进行 可获的大电流、高压 LDMOS-LOW DOUBLE MOS VDMOS-VERTICAL DOUBLE MOS
以双极性工艺为基础的BI-CMOS工艺
以双极性工艺为基础的P阱BI-CMOS工艺 以双极性工艺为基础的双阱BI-CMOS工艺 特点是对双极器件有利
第八章 数字集成电路基本单元及版图
§7.数字电路标准单元库设计简介
基本设计思想 用人工设计好的各种成熟的、优化的、 版图等高的单元电路，存储在一个单元数据 库中。根据用户的要求，把电路分成各个单 元的连接组合。通过调用单元库的这些单元， 以适当方式把它们排成几行，使芯片成长方 形，行间留出足够的空隙作为单元行间的连 线通道。利用EDA工具，根据已有的布局、 布线算法，可以自动布出用户所要求的IC。
TTL基本电路及版图实现
IC的版图设计已把电路与工艺融为一体，所以一般 较复杂的电路都是先设计实验电路（或单元电路）， 根据实验电路的测试结果获得有关电路功能和电路 参数的第一手资料。 掌握了这些资料，就可以根据元件的不同要求，在 设计中采取相应措施，保证电路达到设计目标。必 要时还要调整个别工艺或工艺参数。 当然设计出的版图要经过实践不断加以改进，一个 成熟的产品一般都要经过几次改版才行。
υ1
T3 Re2
负 载
v0 －
－
GND
TTL基本电路
（1）电路组成 该电路由三部分组成： 1）由双极型晶体管T1和电阻Rb1组成电路输入级。 2）由T2、Re2和Rc2组成中间驱动电路，将单端信号 υB2转换为双端信号υB3和υB4。 3）由T3、T4、Rc4和二级管D组成输出级。 （2）工作原理 输入为高电平时，输出为低电平。 输入为低电平时，输出为高电平。
CMOS反相器
瞬态特性
我们希望反相器的上升时间和下降时间近似相等，则 需要使PMOS管的沟道宽度必须加宽到NMOS管沟道 宽度的 n / p倍左右。 V (t)
i
+VDD 0 t Vo(t) +VDD 0.9VDD 0.1VDD 0
td tf tr
常用数字集成电路集锦
门电路四2输入或非门 4001/7402复合门电路 4007四2输入与非门 4011 /7408双4输入与非门4012/7420三3入与非门4023/7410四异或门4030/4070/4077/74864输入可扩展多功能门4048八输入与非门/与门4068六反相器4069/4049六反相器7404/7405/74068输入或非门/或门 4078四2输入与门4081/7408双4输入与门4082/7421其它 4085/4086/4530等触发器双主-从D型触发器4013/7474双J-K触发器4027/74111~74114四锁存D型触发器40424三态R-S锁存触发器4043四2输入施密特触发器4093/401063输入端J-K触发器4095/40968位可寻址锁存器4099/4599六锁存D型触发器40174/40175双4位锁存D型触发器 4508六锁存D型触发器74174/741758D锁存器74273/74373时基延时分频电路通用定时电路555无稳态/单稳态多谐振荡器4047“N”分频计数器4059二进制比例乘法器 408924级分频器4521BCD比例乘法器4527单稳态多谐振荡器74121~74123单稳态多谐振荡器74221其它 MM5369/MN6041/MC14451计数器脉冲分配器/计数器 4017、4022二进制串行计数器 4020、4024、4040、4060；74161、74162、74163；可预置4位二进制/BCD加减计数器 4029可预置4位BCD/二进制计数器40161、40162、40163；可预置4位可逆计数器40192、40193；74190-74193可预置4位可逆计数器4510、4516双4 位BCD/二进制同步加计数器4518、4520可预置同步1/N计数器 4522、4526BCD计数器7490、74196译码器BCD-十进制译码器4028BCD-7段译码/液晶驱动器4055/4056BCD- 7段译码驱动器4511/45474线-16线译码器4514/4515/74154BCD-七段锁存译码,驱动器4543/4544/4558双二进制四选一译码器/分离器4555/4556三位BCD计数器译码器4553BCD-七段锁存译码,驱动器7447~7449双二-四线译码器74139BCD- 7段译码驱动器74141/74142模拟开关数据选择器四与或选择器4019八选一模拟开关4051双4选1模拟开关4052三组二路模拟开关4053四传输门4016/406616选1模拟开关4067双路八选一模拟开关4097八路数据选择器 4512双四路/单八路模拟开关4529寄存器18位串入/串出移位寄存器40068位串入/并入-串出移位寄存器4014双4位串入/并出移位寄存器40154位并入/串入-并出/串出移位寄存40354位并入/串入-并出/串出移位寄存40194/40195/74194/741954位移位寄存7494运算电路通用运算放大器LM3244电压比较器LM3934位超前进位全加器40084位数值比较器4585/4063编码电路编译码配对电路音调解码器LM5678位优先编码器4532/7434810-4线编码器40147/741478-8线优先编码器74147/74149编译码配对电路MC145026/45027/45028/45030编译码配对电路PT2262/2272编译码配对电路PT2248/2249/2250编译码配对电路VD5012/5013/5014编译码配对电路VD5102/5103/5104编译码配对电路VD5026/5027/5028遥控电路遥控配对电路BA5104/5204遥控配对电路MC14457/14458遥控配对电路TC9148/9149/9150频率合成电路锁相环频率合成4046锁相环频率合成MC145152/45156锁相环频率合成MC145146点线显示驱动器LM3914/3915大功率反相驱动器ULN20039011 NPN 30V 30mA 400mW 150MHz 放大倍数20-80 9012 PNP 50V 500mA 600mW 低频管放大倍数30-909013 NPN 20V 625mA 500mW 低频管放大倍数40-1109014 NPN 45V 100mA 450mW 150MHz 放大倍数20-908050 NPN 25V 700mA 200mW 150MHz 放大倍数30-1008550 PNP 40V 1500mA 1000mW 200MHz 放大倍数40-140详情如下：90系列三极管参数90系列三极管大多是以90字为开头的，但也有以ST90、C或A90、S90、SS90、UTC90开头的，它们的特性及管脚排列都是一样的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
常用基本数字集成电路-图文1常用基本数字集成电路概述数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。
根据数字集成电路中包含的门电路或元、器件数量，可将数字集成电路分为小规模集成（SSI）电路、中规模集成MSI电路、大规模集成（LSI）电路、超大规模集成VLSI电路和特大规模集成（ULSI）电路。
小规模集成电路包含的门电路在10个以内，或元器件数不超过100个；中规模集成电路包含的门电路在10～100个之间，或元器件数在100～1000个之间；大规模集成电路包含的门电路在100个以上，或元器件数在10～10个之间；超大规模集成电路包含的门电路在1万个以上，或元器件数在10～10之间；特大规模集成电路的元器件数在10～10之间。
2门电路构成的多谐振荡器的基本原理非门作为一个开关倒相器件，可用以构成各种脉冲波形的产生电路。
电路的基本工作原理是利用电容器的充放电，当输入电压达到与非门的阈值电压VT时，门的输出状态即发生变化。
因此，电路输出的脉冲波形参数直接取决于电路中阻容元件的数值。
2.1不对称多谐振荡器非对称型多谐振荡器的输出波形是不对称的，当用TTL与非门组成时，输出脉冲宽度tw1=RC,tw2=1.2RC,T=2.2RC调节R和C值，可改变输出信号的振荡频率，通常用改变C实现输出频率的粗调，改变电位器R实现输出频率的细调。
2.1.2对称型多谐振荡器电路完全对称，电容器的充放电时间常数相同,故输出为对称的方波。
改变R和C的值，可以改变输出振荡频率。
非门3用于输出波形整形。
一般取R≤1KΩ,当R1＝R2=1KΩ，C1=C2＝100pf～100μf时，f可在几Hz～MHz变化。
脉冲宽度tw1＝tw2＝0.7RC，T＝1.4RC.2.1.3门电路多谐振荡器仿真图3非门内部电路图4不对称多谐振荡器2图5对称多谐振器3555定时器构成的多谐振荡器3.1555定时器(1)基本原理及其组成由电阻分压器、电压比较器、基本RS触发器、输出缓冲反相器、集电极开路输出三极管组成。
其内部结构如图（A）及管脚排列如图（B）所示。
A∞A∞3.2用555定时器组成多谐振荡器工作原理：1）电路第一暂态，输出为1。
电容充电，电路转换到第二暂态,输出为02）电路第二暂稳态，电容放电，电路转换到第一暂态。
3图5用555定时器组成多谐振荡器的原理图工作波形与振荡频率计算：tPL=R2C1n2≈0.7R2CtpH=(R1+R2)C1n2≈0.7(R1+R2)Cf11.43tPLtPH(R12R2)CvC2V3CC1V3CCOvOtR1R2vCCVCC8473555651v0.01FtPLOtPHt3.3用555定时器组成占空比可的调多谐振荡器tpH=RAC1n2≈0.7RACtPL=RBC1n2≈0.7RBCRAtpH11.43tpL(RARB)CVCCR1R27D1628555143vOfRBR3vC＋CD2－50.01F4Aq(%)100%RARBR3.4555振荡器仿真555芯片构成的如图9所示。
输出脉冲波的高电平持续时间TW1=0.7（R1+R2）C1.图9555多谐振荡器555多谐振荡器电路的仿真结果：54N进制计数器（1）计数器概述计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。
计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。
计数器可以用来显示产品的工作状态，一般来说主要是用来表示产品已经完成了多少份的折页配页工作。
它主要的指标在于计数器的位数，常见的有3位和4位的。
很显然，3位数的计数器最大可以显示到999，4位数的最大可以显示到9999。
（2）计数器原理分析与设计参数计算计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，6同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。
计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等计数器按计数进制不同，可分为二进制计数器、十进制计数器、其他进制计数器和可变进制计数器，若按计数单元中各触发器所接收计数脉冲和翻转顺序或计数功能来划分，则有异步计数器和同步计数器两大类，以及加法计数器、减法计数器、加/减计数器等，如按预置和清除方式来分，则有并行预置、直接预置、异步清除和同步清除等差别，按权码来分，则有“8421”码，“5421”码、余“3”码等计数器，按集成度来分，有单、双位计数器等等，其最基本的分类如下：同步计数器1、结构异步计数器计数器的种类加法计数器2、功能减法计数器可逆计数器二进制计数器3、进制十进制计数器N进制计数器1、用D触发器构成异步二进制加/减计数器图3.8.1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T'触发器，再由低位触发器的Q端和高一位的CP端相连接。
图3.8.1四位二进制异步加法计数器72、中规模集成计数器74LS161是四位二进制可预置同步计数器，由于它采用4个主从JK触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图3.8.2所示管脚符号说明Vcc：电源正端，接+5VR：异步置零（复位）端DCP：时钟脉冲LD：预置数控制端A、B、C、D：数据输入端QA、QB、QC、QD：输出端RCO：进位输出端图3.8.274LS161管脚图该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。
各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。
时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表3.8.1所示：表3.8.174LS161逻辑功能表输入RD输出B某b某某某C某c某某某D某d某某某QALaQBLbQCLcQDLdLDET某某HL某EP某某H某LCP某A某a某某某LHHHH 某LHHH计数保持保持某某83、计数器的级联使用若所要求的进制已超过16，则可通过几个74LS161进行级联来实现，在满足计数条件的情况下有如下方法：1）同步联接法：CP是共同的，只是把第一级的进位输出RCO接到下一级的ET端即可，平时RCO=0则计数器2不能工作，当第一级计满时，RCO=1，最后一个CP使计数器1清零，同时计数器2计一个数，这种接法速度不快，不论多少级相联，CP的脉宽只要大于每一级计数器延迟时间即可。
其框图如图3.8.32)异步联接法：把第一级的进位输出端RCO接到下一级的CP端，平时RCO=0则计数器2因没有计数脉冲而不能工作，当第一级计满时，RCO=1，计数器2产生第一个脉冲，开始计第1个数，这种接法速度慢，若多级相联，其总的计数时间为各个计数器延迟时间之和。
其框图如图3.8.4所示图3.8.3同步联接法框图图3.8.4异步联接法框图4、实现任意进制计数器由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。
(1)用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。
(2)利用预置功能获M进制计数器置位法与置零法不同，它是通过给计数器重复置入某个数值的的跳越N-M个状态，从而获得M进制计数器的，如图所法。
置数操作可以在电路的任何一个9状态下进行。
这种方法适用于有预置功能的计数器电路。
图3.8.5为上述二种方法的原理示意图例如：利用两片十进制计数器74LS161接成35进制计数器？本例可以采用整体置零方式进行。
首先将两片74LS161以同步级联的方式接成16某16=256进制的计数器。
当计数器从全0状态开始计数时，计入了35个脉冲时，经门电路译码产生一个低电平信号立刻将两片74LS161同时置零，于是便得到了35进制计数器。
电路连接图如图3.8.6所示SN-3SSM-2SN-1SN-1SM-2Si+2S0S1S2S3S0S1Si+1SN-2SN-2SN-3（b）SjSj-1（a）3.8.5获得任意进制计数器的两种方法（a）置零法（b）置数法图3.8.6二片74LS161构成35进制计数器电路连接图5.3仿真电路由三位的十进制计数器74LS160构成0—999的计数器，K1为计数时钟按钮，每按下一次，产生一个计数时钟，K2为异步清零时钟。
10图120—999的计数器仿真结果：5总结在做实验前,一定要将课本上的知识吃透,因为这是做实验的基础,否则,在老师讲解时就会听不懂,这将使你在做实验时的难度加大,浪费做实验的宝贵时间.做实验时,一定要亲力亲为,务必要将每个步骤,每个细节弄清楚,弄明白,实验后,还要复习,思考,这样,你的印象才深刻,记得才牢固,否则,过后不久你就会忘得一干二净,这还不如不做.老师将一些课本上没有的知识教给我们,拓宽我们的眼界,使我们认识到这门课程在生活中的应用是那么的广泛.通过这次测试技术的实验,使我学到了不少实用的知识,更重要的是,做实验的过程,思考11问题的方法,这与做其他的实验是通用的,真正使我们受益匪浅.在实验的过程中我们要培养自己的独立分析问题，和解决问题的能力。
培养这种能力的前题是你对每次实验的态度。
如果你在实验这方面很随便，抱着等老师教你怎么做，拿同学的报告去抄，尽管你的成绩会很高，但对将来工作是不利的。
比如在做回转机构实验中，经老师检查，我们的时域图波形不太合要求，我首先是改变振动的加速度，发现不行，再改变采样频率及采样点数，发现有所改善，然后不断提高逼近，最后解决问题，兴奋异常。
在写实验报告，对于思考题，有很多不懂，于是去问老师，老师的启发了我，其实答案早就摆在报告中的公式，电路图中，自己要学会思考。
（六）参考文献1、数字电子技术基础（阎石主编）2、集成电路原理及应用（钱为康编）3、电子技术课程设计（杨志忠等编）4、TTL集成电路设计手册12。