EDA技术实践课程设计--24进制计数器课件

另一种方法：直接双击原理图的任一空白处， 会弹出一个元件对话框。 在 Name 栏目中输入 74161 ，我们就得到一个四位二进制计数器。
图 4.7 74ls161 完成品
7
EDA 技术实践课程设计 （报告）
4.3 普通元件的添加
双击原理图的任一空白处，会弹出一个元件对话框。在
Name 栏目中输入
，
打开新建设计文件对话框，如下图。选择【 Block Diagram/Schematic File】，点击
OK ，即进入原理图编辑界面。
4
EDA 技术实践课程设计 （报告）
图
图 4.1 新建工程项目
图 4.2 新建设计文件
4.2 宏功能模块的使用
双 击 原 理 图 编 辑 窗 口 ， 在 弹 出 的 元 件 选 择 窗 口 的 “ Libraries”栏 中 选 择 “ arithmetic”中的 lpm_counter 元件，如下图所示 ,
（ 5）进位输出 C
当计数控制端 T＝1，且触发器全为 1 时，进位输出为 1，否则为 0。
4 设计过程
4.1 新文件的建立
建立新项目工程，方法如右图点击： 【File】菜单，选择下拉列表中的【 New
Project Wizard...】命令，打开建立新项目工程的向导对话框。
从 File 菜单中选择【New… 】命令，或直接点击常用工具栏的第一个按钮
4
4.1 新文件的建立 .......................................................
4
4.2 宏功能模块的使用 ..................................................
5
4.3 普通元件的添加 ....................................................
13
EDA 技术实践课程设计 （报告）
1 设计
设计一个二十四进制计数器，计数状态从 0~23，要求有译码显示。
2 方案选择与电路原理图的设计
2.1 24 进制计数器的基本原理
用两个 74ls161 为主，其中一个为输出结果的低四位， 另一个为输出结果的高 4 位，低四位从 0000 到 1001（即十进制的九）然后置 0000 并且高四位加 1，如 此到高四位为 0010，第四位为 0011，这时计数到 23，进位信号输出 1，同时 8 位 输出同时置 0；
图 4.5 参数界面 2
6
EDA 技术实践课程设计 （报告）
弹出定制 lpm_counter 元件对话框 5。可为计数器添加同步或者异步输入控制 端口，如“ Clear（清除）”、“Load（加载）”和“ Set（设置）”。如果不要添加这些 端口，直接单击“ Next>”按钮即可。
图 4.6 参数界面 3
and2 ，我们就得到一个 2 输入的与门。
点击 OK 按钮，将其放到原理图的适当位置。重复操作，放入另外两个 2 输
入与门。也可以通过右键菜单的 Copy 命令复制得到。
图 4.8 普通元件的添加
双击原理图的空白处，打开元件对话框。在 Name 栏目中输入 Input , 我们 便得到一个输入引脚。点击 OK 按钮，放入原理图。同理，在 Name 栏目中输入 output ，我们会得到一个输出引脚。
2.2 设计流程图
开始
查找资料
选定计数器总结仿真与来自试图 2.1 设计流程图
2.3 原理图
由采用两个 74ls161 和一个与非门构成的最基本的 24 进制计数器。
1
EDA 技术实践课程设计 （报告）
图 2.2 24 进制计数器原理图
3 74LS161 元件说明 3.1 简介
74LS161 是常用的四位二进制可预置的同步加法计数器， 它可以灵活地运用在 各种数字电路，以及单片机系统种实现分频器等很多重要的功能
图 4.3 新增宏模块
对 lpm_counter 元件的各种参数进行选择， 定制适合设计需要的模块， NEXT 。 在“How wide should the ‘q’ output b”us此b处e?输入“ 4”位 ; 并选择“Up only”( 为 双边沿有效 ), NEXT 。
5
EDA 技术实践课程设计 （报告）
图 4.9 输入引脚的添加
8
EDA 技术实践课程设计 （报告）
4.4 电路连接
把所用的元件都放好之后，开始连接电路。将鼠标指到元件的引脚上，鼠标会 变成 “十 ”字形状。按下左键， 拖动鼠标，就会有导线引出。 根据我们要实现的逻辑， 连好各元件的引脚。
图 4.10 完成品
5 功能仿真
在【File】菜单下， 点击【New】命令。在随后弹出的对话框中， 切换到【 Other Files】页。选中【 Vector Waveform File】选项，点击 OK 按钮。
（ 3）保持功能
在 CR=LD ＝1 的条件下，当 T*P ＝ 0 时，不管有无 CP 脉冲作用，计数器都将 保持原有状态不变（停止计数） 。
（ 4）同步二进制计数功能
当 CR＝ LD ＝ P＝ T＝1 时， 74LS161 处于计数状态，电路从 0000 状态开始， 连续输入 16 个计数脉冲后， 电路 将从 1111 状态返回到 0000 状态，状态表见表 2。
3.4 74ls161 主要特点
（ 1）异步清零功能
3
EDA 技术实践课程设计 （报告）
当 CR＝ 0 时，不管其他输人端的状态如何（包括时钟信号 的输出全为零。
CP）， 4 个触发器
（ 2）同步并行预置数功能
在 CR＝ 1 的条件下，当 LD ＝0 且有时钟脉冲 CP的上升沿作用时， D3，D2， D1，D0 输入端的数据将分别被 Q3～Q0 所接收。由于置数操作必须有 CP 脉冲上 升沿相配合，故称为同步置数。
1 1X 0XXXXX
保持
1 1 1 1 ↑X X X X
计数
从 74LS161 功能表功能表中可以知道，当清零端 CR=“0”，计数器输出 Q3、 Q2、Q1、Q0 立即为全“ 0”，这个时候为异步复位功能。 当 CR=“ 1”且 LD=“ 0”时， 在 CP 信号上升沿作用后， 74LS161 输出端 Q3、Q2、Q1、Q0 的状态分别与并行 数据输入端 D3 ， D2 ， D1 ， D0 的状态一 样，为同步 置 数功能 。而只有当 CR=LD=EP=ET“= 1”、CP 脉冲上升沿作用后， 计数器加 1。74LS161 还有一个进位 输出端 CO，其逻辑关系是 CO= Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能 和置数功能，一片 74LS161 可以组成 16 进制以下的任意进制分频器。
基本要求： 1. 熟悉仿真开发软件 Quartus II 的使用； 2. 根据功能要求，用原理图或文本输入方式完成设计； 3. 用 Quartus II 做波形仿真调试； 4. 下载至 EDA 试验仪调试设计。
主要参考资料： [1] 潘松，黄继业 . 《 EDA 技术实用教程》［ M ］ . 北京：科学出版社， 2002. [2] 卢杰，赖毅 . 《VHDL 与数字电路设计》［ M ］ . 北京：科学出版社， 2001. [3] 张明 . 《 Verilog HDL 实用教程》［ M ］. 成都：电子科技大学出版社， 1999. [4] 郑家龙，王小海，章安元 . 《集成电子技术基础教程》［ M ］ . 北京：高等教育出版 社， 2002. [5] 王金明，杨吉斌 . 《数字系统设计与 Verilog HDL 》［ M ］ . 北京：电子工业出版社， 2002.
东北石油大学
EDA 技术实践课程设计
课程 题目 院系 专业班级 学生姓名 学生学号 指导教师
EDA 技术实践课程设计 24 进制计数器
电气信息工程学院电气系
年 7 月 25 日
EDA 技术实践课程设计任务书
课程
EDA 技术实践课程设计
题目
24 进制计数器
专业 电气工程及其自动化 姓名
学号
主要内容： 1.熟练掌握 Quartus II 软件的使用。 2.熟练掌握在 QuartusII 平台上用原理图或者 VHDL 语言进行电路设计的方法。 3.学会用例化语句对 EDA 电路设计中顶层电路进行描述。
2
3.3 74ls161 功能表 .....................................................
3
3.4 74ls161 主要特点 ...................................................
3
4 设计过程 ..............................................................
1
3 74LS161 元件说明 ......................................................
2
3.1 简介 ..............................................................
2
3.2 74ls161 管脚图与介绍 ...............................................
3.2 74ls161 管脚图与介绍
管脚图介绍： 时钟 CP 和四个数据输入端 P0~P3 清零 /MR 使能 CEP， CET 置数 PE 数据输出端 Q0~Q3 以及进位输出 TC. (TC=Q0·Q1·Q2·Q3·CET)
2
EDA 技术实践课程设计 （报告）
图 3.1 74ls161 管脚图
8
4.4 电路连接 ..........................................................