MCS51内部结构
MCS-51单片机的内部结构及引脚

2021/2/4
1
10
谢谢
2021/2/4
1
11
谢谢!
1
5
结构特点:
MCS-51系列单片机为哈佛结构(而非普林斯顿结构) 1)内ROM:4KB 2)内RAM:128B 3)外ROM:64KB 4)外RAM:64KB 5)I / O线: 32根(4埠,每埠8根) 6)定时/计数器:2个16位可编程定时/计数器 7)串行口:全双工,2 根 8)寄存器区:工作寄存器区、在内128B RAM中,分4个区, 9)中断源:5源中断,2级优先 10)堆栈:最深128B 11)布尔处理机:位处理机,某位单独处理 12)指令系统:五大类,111条
MCS-51单片机的内部结 构及引脚
一、单片机硬件结构
内部结构 引脚功能 内存的配置 CPU时序 I / O接口
2021/2/4
1
2
二、 概述
Intel MCS-51 系列单片机三个版本:8031、8051、 8751(8位机)
Intel MCS-96系列机:8096 (16位机) 除此之外,Motorla公司、Zilog公司、Mcrochip相 继推出产品, 各系列产品内部功能、单元组成、指令系统不尽相 同。 Intel公司单片机问世早,系列齐全,兼容性强,所 以得到广泛使用。
作系统总线、扩展外存、I / O接口芯片
2021/2/4
1
4
5、串行输入/输出口(2条) 串行通信、扩展I / O接口芯片
6、定时/计数器(16位、加1计数) 计满溢出、中断标志置位、向CPU提出中断请求,与 CPU之间独立工作
7、时钟电路 内振、外振。 8、中断系统 五源中断、2级优先。
2021/2/4
2021/2/4
MCS-51单片机的逻辑结构及

2.1 MCS-51单片机的逻辑结构及 信号引脚
MCS-51单片机结构框图 MCS-51芯片内部逻辑结构 MCS-51的信号引脚
MCS-51单片机结构框图
MCS-51芯片内部逻辑结构
1.中央处理器(CPU ) 中央处理器CPU是单片机的核心,完成运算和控 制操作。它包括运算器和控制器电路。 1 )运算器电路 运算器主要用来实现对操作数的算术、逻辑运算 和位操作的。 主要包括算术逻辑运算单元ALU、累加器ACC (A )、暂存寄存器、B 寄存器、程序状态字PSW、 两个暂存器以及BCD码运算修正电路。
其地址为0003h0023h是五个中断源的中断地址区0003h000ah外部中断0中断地址区000bh0012h定时器计数器0中断地址区0013h001ah外部中断1中断地址区001bh0022h定时器计数器1中断地址区0023h002ah串行中断地址区中断服务程序超过8个字节时在中断地址区的首地址存放一条无条件转移指令转移到中断服务程序
专用寄存器地址表
MCS-51的堆栈操作
后进先出 入栈PUSH 出栈POP 1.堆栈的功用 保护断点 保护现场
2.堆栈的开辟 MCS-51的堆栈只能开辟在芯片内部的数据存储器中。 3.堆栈指示器SP 专用寄存器地址81H SP的内容是堆栈栈顶的地址 系统复位后SP的内容是07H 4.堆栈类型
5.堆栈的使用方法 自动方式 调用子程序或中断时 指令方式 使用堆栈操作指令 PUSH、POP
PSW.7 PSW.6 PSW.5 PSW.4 PSW.3 PSW.2 PSW.1 PSW.0
CY AC F0 RS1 RS0 OV 未用 P
进位标志 辅助进位标志 用户标志 寄存器组选择 寄存器组选择 溢出标志 带符号数加减运算 溢出; 乘法积超过8位;除数为0 奇偶标志
第2章MCS-51单片机基本结构

2.1.4
复位和复位电路
单片机在重新启动时都需要复位,MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为:在RST上加
一个维持两个机器周期(24个时钟周期)以上
的高电平,则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式,主要包括以 下几个部分: 1. 电源引脚Vcc和Vss Vcc(40脚):电源端,为十5V; Vss(20脚):接地端 ,GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I/O(输入/输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指
第2章 MCS-51单片机结构与时序_110905

2.3.1 运算部件及专用寄存器组
运算部件以算术逻辑单元ALU为核心,包括一个位处理器和 两个8位暂存寄存器(不对外开放),它能实现数据的算术运 算、逻辑运算、位变量处理和数据传输操作。 累加器ACC 寄存器B 专用寄存器组 程序状态字PSW 程序计数器PC 堆栈指针SP 数据指针寄存器DPTR
锁 存 器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
地 址 总 线 (AB)
数 据 总 线 (DB)
VCC VSS
ห้องสมุดไป่ตู้(a)
(b)
MCS-51系列单片机引脚及总线结构
2.3 微 处 理 器
Program State Word
accumulator
ALU --Arithmetic and Logic Unit
图2.1 MCS-51单片机内部结构框图
1.算术逻辑单元ALU与累加器ACC、寄存器B
算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加 1、减1及BCD加法的十进制调整等算术运算,还能对8位变量进 行逻辑"与"、"或"、"异或"、循环移位、求补、清零等逻辑运 算,并具有数据传输、程序转移等功能。 累加器(ACC,简称累加器A,地址E0H)为一个8位寄存器, 它是CPU中使用最频繁的寄存器。进入ALU作算术和逻辑运算的 操作数多来自于A,运算结果也常送回A保存。 寄存器B(地址F0H )是为ALU进行乘除法运算而设置的。 若不作乘除运算时,则可作为通用寄存器使用。
第1章 MCS-51单片机结构

一个8位的CPU。 程序存储器:4KBROM。
128字节RAM。
两个16位可编程定时器/计数器。 可寻址64KB外部数据存储器和64KB外部程序存储器的控制电路。
32条可编程的I/O线(四个8位并行I/O端口)。
一个可编程全双工串行口。 具有两个优先级嵌套的中断结构。
★ 掌握51系列单片机各存储空间的地址分配、使用特点。
位名称
1.3 特殊功能寄存器
CY:进/借位标志,反映最高位的进位借位情况,加法为进位、 减法为借位。CY=1,有进/借位 ; CY=0,无进/借位。 AC:辅助进/借位标志,反映高半字节与低半字节之间的进/借 位,AC=1有进/借位; AC=0无进/借位 。 FO:用户标志位,可由用户设定其含义。 RS1,RS0:工作寄存器组选择位。 OV:溢出标志,反映补码运算的运算结果有无溢出 有溢出 OV=1,无溢出OV=0。 -:无效位。 P:奇偶标志,运算结果有奇个“1”,P=1;运算结果有偶个“1”, P=0。
1.5 引脚功能
8XX51单片机有44引脚的方形 封装和40个引脚的双列直插式封 装形式,最常用的40个引脚DIP 封装。
各个引脚的功能如下: Vss:接地端。 Vcc:电源端,接+5V。 XTAL1,XTAL2: 接外部晶体或外部时 钟。 RST/VPD:①复位信号输入。 ②接备用电源,当VCC掉电
在中断入口地址中通常用一条无条件转移指令,转到 中断处理子程序。
1.2.2 外部数据储存器
用于存放随机读写的数据;
外部数据存储器和外部I/O口统一编址。 控制信号相同,使用相同的MOVX指令访问。 最多可扩展64KB外部数据存储器
1.2.3 内部数据储存器
MCS-51单片机的内部结构

§ 2.2.2 控制器
1.程序计数器PC ( Program Counter );
程序计数器PC:程序地址指示器,是16位专用 寄存器,其内容表示下一条要执行的指令的16位 地址。
PC具有自动加1的功能。 系统复位后,PC=0000H。
§ 2.2.2 控制器
§2.2.1 运算器
(3)程序状态字PSW(字节地址:D0H)
寄存当前指令执行的某些状态;反映指令执行结果的一些 特征。
1)四个状态标志位
C:进位标志位 AC:半进位标志位 P:奇偶标志位 OV:溢出标志位
2)设定标志位 F0、F1标志位:用户标志位 RS1、RS0:工作寄存器组 指针
§2.2.1 运算器
(2)基本结构: 1)CPU 2)存储器 3)输入/输出 接口电路 4)总线
§2.1 MCS-51单片机结构
总 体 结 构
§2.1 MCS-51单片机结构
基本特性
•CPU :8位 •存储器:
•128字节RAM •21个专用寄存器(亦称特殊功能寄存器SFR) •4K字节ROM存储器 •并行口:4个8位并行口 •串行口:1个全双工的串行口 •定时器/计数器:2个16位的定时器/计数器 •中断系统:5个中断源,两个中断优先级 •寻址范围: 64K字节(程序存储区和外部数据存储区各64K)
RS1 RS0 00 01 10 11
寄存器区 0区 1区 2区 3区
§2.2.1 运算器
程序状态字
Cy AC F0 RS1 RS0 OV F1 P
⑤溢出标志OV: Overflow flag
作有符号数进行算术运算时,若计算结果超出-128~+127 范围,则OV置1,否则置0。
§2.2.1 运算器
第2章 MCS-51单片机的内部结构
当3个准双向I/O口作输入口使用时,要向该口先写“1”, 个准双向I/O口作输入口使用时,要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节, 128个字节, 128个字节 字节地址为00H 7FH。 00H~ 字节地址为00H~7FH 00H~1FH:32个单 00H~1FH:32个单 元,是4组通用工作 寄存器区 20H~2FH:16个单 20H~2FH:16个单 可进行128 128位的 元,可进行128位的 位寻址 30H FH: 用户RAM 30H ~ 7FH : 用户 RAM 区 , 只能进行字节寻 址 , 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线( (1) P0口:双向8位三态I/O口,地址总线(低8位)及 数据总线分时复用口,可驱动8个LS型TTL负载。 数据总线分时复用口,可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口:8位准双向I/O口,可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 ( 高 8 位 ) 复 功能说明 准双向I/O I/O口 (3) P2口:8位 准双向I/O 口, 与地址总线( 脚 可驱动4 LS型TTL负载 负载。 用,可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口,可驱动4 (4) P3口:8位 准双向I/O 口, 双功能复用口 ,可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。
MCS-51系列单片机的结构
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
3.控制总线
(1)
:ALE为地址锁存允许信号。在访问外部
存储器时,ALE用来把扩展地址低8位锁存到外部锁存器。在
不访问外部存储器时,ALE引脚以不变的频率(时钟振荡器频
率的1/6)周期性地发出正脉冲信号,因而它又可用作外部定
品有8031和87510 8031是一个无ROM的8051,它从外部ROM 获取所用的指令,8751是一个用EPROM代替ROM的8051, 除此之外,三者的内部结构及引脚完全相同。今后,除特另 11说明外,用8051这个名称来代表8031、8051和87510
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
二功能是在访问外部存储器时,它分时作为低8位地址线和8 位双向数据线。当P0口作为普通输入口使用时,应先向口锁 存器写“1”。 (2) P1口(P1. 0~P1. 7)是一个内部带上拉电阻的准双向I/O口。 当P1口作为普通输入口使用时,应先向口锁存器写“1” 。
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
(1)带进位和不带进位的加法。 (2)带借位减法。 (3) 8位无符号数乘法和除法。 (4)逻辑与、或、异或操作。 (5)加1、减1操作。 (6)按位求反操作。 (7)循环左、右移位操作。 (8)半字节交换。 (9)二一十进制调整。 (10)比较和条件转移的判断等操作。
上一页 下一页 返回
2.1 MCS-51单片机的内部结构
2)指令寄存器IR (Instruction Register) 指令寄存器是一个8位寄存器,用于暂存待执行的指令,等
第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构 2.2 MCS-51单片机引脚功能 2.3 MCS-51单片机时序 2.4 单片机复位与复位电路 2.5 单片机最小应用系统 2.6 单片机低功耗运行
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构
第2章 MCS-51单片机基本结构
2.1.2存储器
第2章 MCS-51单片机基本结构
2.1.2存储器
存储器小结:
第2章 MCS-51单片机基本结构
(1)地址的重叠性。数据存储器与程序存储器全 部64K地址重叠;程序存储器中的片内和片外低 4K地址重叠;数据存储器片内和片外最低的128 个字节地址重叠。虽然有这些重叠,但是由于采 取了不同的操作指令和外部引脚电平的控制,是 不会产生操作混乱的。 (2)程序存储器和数据存储器在使用上是严格区 分的,不同的操作指令不能混用。 (3)片外数据存储器中,数据区与用户外部扩展 的I/O口统一编址。因此,应用系统中所有外围接 口的地址均占用RAM地址单元。与外围接口进行 数据传送时,使用与访问外部数据存储器相同的 传送指令。
①CY(Carry Flag)
进位标志位。在执行运算过程中,如果结果的最高位 在加法运算时有进位或减法运算时有借位,Cy=1;否则, Cy=0。在进行位操作时,CY作为位累加器,作用相当于 CPU中的累加器A。
②AC(Auxiliary Carry Flag)
辅助进位标志位。进行加法或减法运算中,若低4位向 高4位有进位或借位,AC将被硬件置1,否则清0。AC位 常用于进行十进制调整指令和压缩BCD码运算。
第2章 MCS-51单片机基本结构
MCS-51单片机的硬件结构
MCS-51单⽚机的硬件结构MCS-51单⽚机的基本组成MCS-51是Intel公司⽣产的⼀个单⽚机系列的总称.在功能上,该系列单⽚机有基本型和增强型两⼤类,通常以芯⽚型号的末位数字来区别。
末位数字位“1”的型号是基本型,为“2”的信号是增强型。
MCS-51单⽚机的内部结构如图所⽰,基本结构包括:⼀个8位的CPU及⽚内振荡器;4KB掩膜ROM(8051),4KB EPROM(8751),⽆ROM(8031);128B RAM,21个特殊功能寄存器SFK;4个(P0~P3)8位并⾏I/O接⼝,⼀个可编程全双⼯通⽤异步串⾏接⼝(UART);具有5个中断源,2个优先级;可寻址64KB 的⽚外ROM和64KB的⽚外RAM;两个16位的定时/计数器;具有位操作功能的布尔处理机及位寻址功能。
MCS-51单⽚机的引脚及其功能MCS-51单⽚机的引脚封装MCS-51单⽚机有普通的HMOS芯⽚和CMOS低功耗芯⽚。
HMOS芯⽚采⽤双列直插封装⽅式,⽽CMOS芯⽚采⽤的封装⽅式有双列直插也有⽅形封装的。
尽管封装的⽅式不同,但是它们的结构完全⼀样。
输⼊/输出接⼝MCS-51单⽚机有4个双向8位I/O接⼝,它们是P0、P1、P2、P3。
在⽆外接存储器时,这4个I/O接⼝均可以作为通⽤I/O接⼝使⽤,CPU既可以对它们进⾏字节操作也可以进⾏位操作。
当外接程序存储器或数据存储器时,P0⼝和P2⼝不再作为通⽤I/O⼝使⽤。
此时,P0⼝传送存储器地址的低8位以及双向的8位数据,P2⼝传送存储器地址的⾼8位。
P0⼝和P2共同组成MCS-51单⽚机的16位地址总线,⽽低8位地址总线与8位双向数据总线分时复⽤。
P0⼝P0⼝有8位,每⼀位由⼀个锁存器、两个三态输⼊缓冲器、控制电路和驱动电路组成。
P0⼝有两种功能,⼀是作为通⽤I/O⼝;⼆是当外接存储器时,作为低8位地址总线和8位双向数据总线。
P0 ⼝作为通⽤I/O ⼝作为通⽤I/O ⼝时,P0 ⼝既可以做输⼊⼝,也可以做输出⼝,并且每⼀位都可以设定为输⼊或输出。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
1、MCS51内部结构:一个8位CPU、片内振荡器及时钟电路、4KBROM程序存储器、128字节RAM数据存储器、可寻址64KB外部数据存储器/外部程序存储空间的控制电路32条可编程的I/O线(4个8位并行I/O端口)、两个16位的定时/计数器、一个可编程全双工串行口、5个中断源、两个优先级嵌套中断结构2、0000H 复位操作后的程序入口0003H 外部中断0服务程序入口000BH 定时/计数器0中断服务程序入口0013H 外部中断1服务程序入口001BH 定时/计数器1中断服务程序入口0023H 串行I/O中断服务程序入口002BH 定时/计数器2中断服务程序入口3、特殊功能寄存器:A1~D B1~D D1~7 IE IP TI IT EX ET REN PS RS OV SM CY F0 TMOD TCON SP DPL DPH SBUF SCON PSW4、复位操作有两种形式:上电复位、开关复位。
上电复位要求接通电源后,自动实现复位操作;开关复位要求在电源接通的条件下在单片机运行期间,如果发生死机,用按钮开关复位5、51单片机的存储器可分为3个空间(片内,片外数据存储器及片内外统一编址的程序存储器)。
片内RAM:当引脚EA接+5V即EA=1时,片内4KB程序范围0000~0FFFH片外1000H~FFFFH;当EA接地即EA=0 片外ROM占0000H~FFFFH全部64KB地址空间使用上片内ROM位寻址占20~2FH的128位,片外则无6、堆栈设在片内RAM存储区,程序存放在程序存储区,I/O接口设置在外部数据存储区,中断服务程序存放在程序存储区7、复位时A=0,PSW=0,SP=07H,P0~P3=FFH。
8、为什么要用接口:计算机中,CPU统一为TTL电平,并行数据格式,信息、电平各异,必须进行转换使之匹配,而且CPU的数据线是外设或存储器与CPU进行数据传输的唯一公共通道为了使数据线的使用对象不产生使用总线的冲突,以及快速的CPU和慢速的外设时间上协调,CPU和外设之间必须有接口9、接口的功能:缓冲、锁存数据、地址译码识别设备、电平转换、信息格式转换、发布命令、传递状态。
10、中断:CPU和外设并行工作,当外设数据准备好或有某种突发事件发生时,向CPU提出请求,CPU暂停正在执行的程序转而为外设服务,处理完毕再回到原断点继续执行原程序中断系统;能实现中断功能并能对中断进行管理的硬件和软件系统中断优先级:当有多个中断源同时向CPU发出申请中断时,CPU优先响应最需紧急处理的请求,再响应级别较低的请求。
中断源:引起中断的原因和发出中断申请的来源。
(三个在片内(软件控制),2个在片外(硬件)。
中断请求、中断响应过程都是由硬件完成的11、中断的允许和禁止控制寄存器IE(地址A8H),中断请求标志及外部中断方式选择寄存器TCON(地址88H),中断优先级管理寄存器IP(地址8BH)12、中断请求的撤除:对定时/计数器T0,T1的溢出中断,CPU响应中断后,硬件清除中断请求标志TF0和TF1,即自动撤除中断请求,除非T0,T1再次溢出,才产生中断对边沿触发的外部中断INT1和INT0,也是CPU响应中断后硬件自动清除IE0和IE1的。
对于串行口和定时/计数器T2中断,CPU响应中断后,没有用硬件清除中断请求标志TI,RI,TF2和EXF2,即这些中断标志不会自动清除,必须用软件清除,。
对电平触发的外部中断,在CPU响应后,应立即撤除¯INT1或INT0的低电平信号13、振荡周期=1/f 状态周期=2/f 机器周期=12/f 指令周期=(1~4)机器周期一个状态周期含2个振荡周期一个机器周期含6个状态周期即12个振荡周期f表示外接晶振频率14、P1:当总线为1 D=1 Q=0 Vcc—VT1=1 P1引脚为1;当总线为0,D=0 Q=1 VT打开P1引脚为0 做输入时:内部总线先对该口写入1,使VT1关闭,线路经下方三态缓冲器△2可以读引脚,△1可以读锁存15、51单片机四个端口:P0作为输入/输出口,作为地址/数据线分时复用P1作为可编程的输入或输出口线P2作为输入/输出口,扩展系统的地址总线P3双功能口,第一与P1相同16、51对外的三总线的分配:P2、P0构成16位地址总线,P0口分时作为数据总线,P3口可用于控制总线17、51的4个I/O口在结构上有何异同,使用时应注意什么?相同:都有两个输入缓冲器,分别受内部读锁存器和读引脚信号的控制,都有锁存器及场效应管输出驱动器。
注意:作为输入口时,应先对该口写入1,使VT2截止,再进行读入操作,作为I/O口时P0需接10KΩ上拉电阻,其他口不必接,P2口作为地址使用时,剩下的P2口不能作为I/O口用。
18、将21H单元的低三位和20H单元的低5位合并为一个字节送30H单元,要求21H的低三位放在高位上。
MOV 30H,20H ANL 30H,#IFH MOV A,21H SWAP A RL A ANL A,#0E0H ORL 30H,A SJMP $19、P1.4~1.7接4个发光二极管LED,P1.0~1.3接4个开关,编程将开关的状态反应到发光二极管上。
ORG 0000H MOV P1,#0FFH ABC:MOV A,P1 SWAP A ANL A,#0F0H MOV P1,A ORL P1,#OFH SJMP ABC20、P1接有8个发光二极管,编程使8个管轮流点亮,每个管亮100ms,设晶振为6MHZ.机器周期MC=12/f=2us 应计脉冲个数100ms/2us=50000=C350H 求补(C350H)补=10000H—C350H=3CB0HC 语言:(1)查询方式:#include<reg51.h> void main(void) { P1=0xfe; TMOD=0x10 TR1=1; for(;;) { TH1=0x3c; TL1=0xb0; do{} while(! TF1); P1<<=1; P1=P1|0x01; TF1=0; }}(2)中断方式:#include<reg51.h> timer1()interrupt 3 using1 { P1<<=1;P1=P1|0x01; TH1=0x3c;TL1=0xb0;} void main(void) { TMOD=0x10; P1=0xfe; TH1=0x3c;TL1=0xb0;EA=1;ET1=1; TR1=1; do{} while(1); }21、在P1.7端接一个发光二极管LED,要求利用定时器控制,使LED亮一秒灭一秒周而复始,设f=6MHZ.16位定时最大为2^16x2us=131.072ms,显然不能满足定时1s的要求。
方法一:采用T0产生周期为200ms脉冲,即P1.0每100ms取反一次作为T1计数脉冲,5个脉冲刚好1000ms.ORG 0000H MAIN: CLR P1.7 SETB P1.0 MOV TMOD,#61H MOV TH1,#0FBH MOV TL1,#0FBH SETB TR1 LOOP1:CPL P1.7LOOP2:MOV TH0,#3CH MOV TL0,#0B0H SETB TR0 LOOP3:JBC TF0,LOOP4 SJMP LOOP3 LOOP4:CPL P1.0 JBC TF1,LOOP1 AJMP LOOP2 END22、一个用51单片机扩展一片8255的电路,8255的A口接输出设备(8个发光二极管)、B口接输出设备(8个开关)、PC口不用,均采用方式0,将8255B口输入的开关置的数从A口输出,要求开关闭合上的对应LED亮。
分析:由图知,P2.7=0选中该8255,A1A0(P2.1、P2.0)为00,01对应A口和B口、为11时对应控制口。
其余地址位写1,控制口地址分别为7CFFH、7DFFH、7FFFH.设定A口方式0输出,B口方式0输入,控制字10000010B=82HMOV DPTR,7FFFH MOV A,82H MOVX @DPTR,A MOV DPTR,7DFFH MOVX A,@DPTR CPL A DEC DPL MOVX @DPTR,A SJM P $C语言:#include<absacc.h> #include<reg51.h> #define COM8255 XBYTE[0X7fff] #define PA8255 XBYTE[0x7cff] #define PB8255 XBYTE[0X7dff] Mian( ) { unsigned char a; COM8255=0x82; a=PB8255; a=~a; PA8255=a; }23、用8Kx8的存储器芯片组成容量为64Kx8的存储器,需几个芯片?多少根地址线寻址?其中几根作为字选,几根作为片选线?若用线选法,能组成多大容量存储器,各线选的地址范围(64KBx8)÷(8Kx8)=8,即需要8片8K×8的存储器芯片,64K=65536=2^16,所以组成64KB的存储器需要16根地址线寻址。
8K=8192=2^13,即8K ×8的存储器每片有13根作为线字选,选择存储器芯片片内的单元。
16–13=3,即3根作为片选线,选择8片存储器芯片。
如果用线选法:A15~A13 3根地址线各选一片8K×8的存储器芯片,只能接3个芯片,故仅能组成容量为24K×8的存储器,A15。
A14和A13所选芯片的地址范围:6000H~7FFFH、A000H~BFFFH、和C000H~DFFFH24、25、电力系统电压等级:额定电压低于3KV和3KV及以上的。
低于3KV系统额定电压包括三相、单相交流、及直流三种。
为使变压器在额定负载下工作,二次侧绕组的电压比同级电网的额定电压高5%,26、电压等级选择:一般来说,传输功率愈大,输送距离愈远,则选择较高的电压等级比较有利。
发电:风力、太阳能、地热、海洋能、核能、火力、水力27、电力系统的特点;1电能不能大量存储2过渡过程十分短暂3电能生产与国民经济和人民生活关系密切4电力系统的地区性特点较强28、对电力系统的要求:1保证供电可靠2保证良好的电能质量3为用户提供充足的电力4提高电力系统运行经济性29、电能质量的指标:电压、频率、波形、接地分:工作接地、保护接地、保护接零、防雷接地、防静电接地30、中性点接地主要分4中:中性点绝缘(不接地)3~60KV、中性点经消弧线圈接地、中性点直接接地(110KV以上)和经电阻接地。
前两种称小电流接地,后是大电流接地31、开关电器是断开或接通电路的电气设备总称。