半导体器件与TFT答辩
半导体器件物理--薄膜晶体管(TFT) ppt课件
BTS(bias temperature stress)：VG=VD=30 V, T=55 oC;
应力作用产生缺陷态，引起C-V曲线漂移. 16 ppt课件
6. p-Si TFF的改性技术 （1）非晶硅薄膜晶化技术-----更低的温度、更大的晶粒, 进一步提高载流子迁移率. （2）除氢技术----改善稳定性. （3）采用高k栅介质----降低阈值电压和工作电压. （4）基于玻璃或塑料基底的低温工艺技术(<350 oC).
对于恒定的VDS,VGS越大,则
沟道中的可动载流子就越多,
沟道电阻就越小,ID就越大.
即栅电压控制漏电流.
对于恒定的VGS,当VDS增大时，沟道厚度从源极到漏极逐渐变 薄, 引起沟道电阻增加,导致IDS增加变缓.当VDS＞VDsat时,漏极 被夹断,而后VDS增大，IDS达到饱和.
8 ppt课件
TFT的工作原理
低载流子 迁移率
稳定性和 可靠性
TFT发展过程中遭遇 的关键技术问题？
低成本、大面 积沉膜
低温高性能半 导体薄膜技术
挑战：在玻璃或塑料基底上生长出单晶半导体薄膜！
5 ppt课件
TFT的种类
按采用半导体材料不同分为： 硅基:非晶Si-TFT,多晶硅-TFT
无机TFT 化合物:CdS-TFT,CdSe-TFT 氧化物:ZnO-TFT
V
th)V
d
1 2
V
2 d
]
(V d V g V th) …….（3）
当Vd<<Vg时,(3)式简化为I d
W L
Ci (V g V th)V d
在饱和区(Vd>Vg-Vth),将Vd＝Vg-Vth代入(3)式可得：
案例二 美日半导体谈判答辩
案例二美日半导体谈判一、导言20世纪80年代初期，美国政府开始着手处理美国市场上不断增长的来自日本产业竞争的问题，以及美国产业界要求美国政府采取行动实施对产业的保护的呼吁。
美国政府希望日本方面能主动限制日本对美国的出口，这种自愿限制出口措施曾用于销往美国的钢铁和汽车等产品上。
同时美国人还不断地寻求使美国产品进入日本市场的办法，因为美国人认为日本市场是一个封闭的市场。
由于美国对日本的贸易长期处于逆差状态，使得美国国会为缩减贸易赤字的努力不断受挫，这种挫折感在美国与日本的半导体谈判期间达到了高潮。
日本人在贸易领域对美国形成的威胁成为共和党人可以大做文章的事件，因为里根政府能利用这一事件宣扬它的“自由”和“公平”的贸易思想，并且借此采用更为强硬的措施给日本人施加压力。
随着美国方面的压力和指责不断升级，日本方面感到愤愤不平，但同时也越来越对美国方面的保护主义情绪表示关注，因为这种情绪有可能影响日本产品进入有利可图的美国市场。
日本人还希望避免在国际上被贴上“不公平贸易伙伴”的标签，这将是令人十分尴尬的政治上的污名。
二、事件到20世纪80年代中期，日本在美国所占有的半导体市场份额已经超过了美国在日本所占有的半导体市场份额，而且日本供应商在全世界的市场份额正逐渐超过美国公司所占有的市场份额（见表6—1）。
美日两国在半导体上的冲突涉及两个既彼此分离又相互联系的事件：美国人指控日本芯片制造商以低于公平的市场价格在美国市场倾销半导体，并且指控日本不准许外国制造商进入其国内市场。
这两个事件有着重要的联系。
首先，美国产业界把市场准入视为在美国市场进行竞争的关键，受到保护的日本国内市场使日本芯片生产商能够保持低廉的生产成本，从而削弱了美国制造商的市场竞争力。
其次，除了可以使用301条款进行贸易报复以外，几起针对日本半导体销售商的反倾销案为美国在与日本进行市场准入的谈判中提供了可以借用的手段。
资料来源：美国半导体工业协会。
LED LCD TFT 的区别？
LED是发光二极管（Light Emitting Diode）的意思，虽然也可以做为显示屏，但通常用于超大屏幕显示，如大厦外面的大型广告牌等。
TFT是液晶屏的一种材质，Thin film Transistor，薄膜晶体管，液晶屏除了TFT材质以外，还有STN、UFB等，但目前像手机、笔记本电脑、PDA、数码相机等一般都采用的是TFT 的，一些比较比较老的手机屏幕可能就是采用的STN的屏。
--------------------------------------------------------------LED概述LED（Light Emitting Diode），发光二极管，是一种固态的半导体器件，它可以直接把电转化为光。
LED的心脏是一个半导体的晶片，晶片的一端附在一个支架上，一端是负极，另一端连接电源的正极，使整个晶片被环氧树脂封装起来。
半导体晶片由两部分组成，一部分是P型半导体，在它里面空穴占主导地位，另一端是N型半导体，在这边主要是电子。
但这两种半导体连接起来的时候，它们之间就形成一个“P-N结”。
当电流通过导线作用于这个晶片的时候，电子就会被推向P区，在P区里电子跟空穴复合，然后就会以光子的形式发出能量，这就是LED发光的原理。
而光的波长也就是光的颜色，是由形成P-N结的材料决定的。
LED历史50年前人们已经了解半导体材料可产生光线的基本知识，第一个商用二极管产生于1960年。
LED是英文light emitting diode（发光二极管）的缩写，它的基本结构是一块电致发光的半导体材料，置于一个有引线的架子上，然后四周用环氧树脂密封，即固体封装，所以能起到保护内部芯线的作用，所以LED的抗震性能好。
发光二极管的核心部分是由P型半导体和N型半导体组成的晶片，在P型半导体和N型半导体之间有一个过渡层，称为P-N结。
在某些半导体材料的PN结中，注入的少数载流子与多数载流子复合时会把多余的能量以光的形式释放出来，从而把电能直接转换为光能。
电子工程专业毕业设计常见答辩问题(附答案)
电子工程专业毕业设计常见答辩问题(附答案)问题一：你的毕业设计的目标是什么？答案：我的毕业设计的目标是设计并实现一个基于FPGA的数字信号处理系统。
该系统需要能够对输入的信号进行滤波、调制和解调等处理，以满足特定的应用需求。
问题二：你选择这个毕业设计的原因是什么？答案：我选择这个毕业设计是因为数字信号处理是电子工程领域的一个重要研究方向。
我希望通过这个毕业设计能够在实践中深入了解数字信号处理的原理和技术，并锻炼自己的设计和实现能力。
问题三：你在设计和实现过程中遇到的主要问题是什么？答案：在设计和实现过程中，我遇到的主要问题是如何选择合适的滤波算法和调制解调技术。
这些算法和技术的选择需要考虑到系统的性能要求以及硬件资源的限制，而且还需要确保系统能够在实时环境下稳定运行。
问题四：你在毕业设计中采用了哪些关键技术？请简要介绍一下。
答案：在我的毕业设计中，我采用了FPGA作为系统的主要芯片，并利用Verilog HDL对系统进行硬件描述和实现。
我还使用了数字滤波器和调制解调模块等关键技术，以实现对输入信号的处理和调整。
问题五：你的毕业设计有哪些创新点？答案：我的毕业设计有以下几个创新点：1. 针对特定应用场景的性能需求，我设计了一种优化的滤波算法，以提高系统的处理速度和减少系统资源的使用。
2. 我采用了一种新颖的调制解调技术，通过对输入信号进行调制和解调处理，使系统能够更好地适应不同的通信环境和信号特征。
3. 我还设计了一种自适应调整系统参数的算法，以实现对系统性能的动态优化和自动化控制。
问题六：你对毕业设计的结果是否满意？有何展望？答案：我对毕业设计的结果比较满意。
通过设计和实现这个系统，我深入了解了数字信号处理的原理和应用，并提高了自己的设计和实现能力。
在将来，我希望能够进一步完善这个系统，并将其应用于实际电子工程的领域中，为相关行业的发展做出贡献。
以上是对电子工程专业毕业设计常见答辩问题的简要回答，希望能对您有所帮助。
半导体设备工艺工程师面试题及答案(经典版)
半导体设备工艺工程师面试题及答案1.介绍一下您的半导体设备工艺工程师背景及经验？答：我拥有硕士学位，并在过去五年中一直从事半导体工艺工程师的工作。
在上一份工作中，我负责优化先进的制程技术，提高生产效率，并成功引入新一代的光刻技术，将生产周期缩短了15%。
2.请详细描述一下您在先进半导体工艺中的经验？答：我在XXX公司参与了先进工艺的研发工作，负责制程改进和技术升级。
通过引入光刻技术的多层次改进，成功提高了芯片的分辨率和制程稳定性，减小了产品的制程偏差。
3.如何应对半导体工艺中的设备故障及生产中断？答：我在过去的项目中，建立了高效的设备维护团队，并制定了紧急故障处理流程。
通过实施预防性维护策略，我们成功减少了设备故障频次，同时建立了备用工艺流程以应对可能的生产中断。
4.半导体制程中，如何平衡生产效率和产品质量？答：我注重在设计阶段就考虑到质量控制，采用先进的制程监控技术，确保每一步骤都符合质量标准。
通过实时监测和反馈系统，我们在提高生产效率的同时，保持了产品的高质量。
5.请分享一次您在优化半导体工艺中的成功经验？答：在上一份项目中，我带领团队成功优化了化学气相沉积（CVD）过程，通过调整参数和引入新的先进前驱体，提高了薄膜的均匀性和附着力，降低了制程成本。
6.半导体工厂中的工艺改进涉及到多方面，您是如何协调不同团队和部门的合作？答：我强调跨职能团队的协作，定期召开联合会议，确保所有团队理解和共享最新的信息。
通过建立透明的沟通渠道，我们能够更迅速地响应变化，高效推进工艺改进项目。
7.在半导体工厂中，遇到新材料或新工艺的引入，您是如何快速适应和掌握的？答：我乐于学习并密切关注行业趋势。
我会主动参与培训，并积极与供应商、专业组织保持联系，以便第一时间获取最新信息。
这样，我能够快速了解新材料和新工艺，并将其成功应用到工厂生产中。
8.半导体工厂中的工艺优化如何影响产品成本和市场竞争力？答：通过工艺的不断优化，我们可以降低生产成本，提高产能和产品质量。
TFT制造原理和流程
目录
• TFT技术原理 • TFT制造流程 • TFT工艺技术 • TFT制造设备与材料 • TFT制造中的问题与对策 • TFT制造的应用与发展趋势
01
TFT技术原理
TFT定义与特性
01
TFT（Thin-Film Transistor）即薄 膜晶体管，是一种电子器件，具有 高响应速度、低功耗、高集成度等 特性。
金属诱导晶体技术
金属诱导晶体技术是一种利用金属原 子诱导非晶硅薄膜转变为多晶硅薄膜 的工艺技术。通过在非晶硅薄膜上沉 积金属原子，可以促进硅原子的重排 和结晶化，形成多晶硅薄膜。
VS
金属诱导晶体技术的优点在于其高结 晶速度和低成本，适用于大规模生产。 此外，金属诱导晶体技术还可以与其 他工艺技术相结合，如激光退火技术， 进一步提高TFT的性能。
其物理和化学性质。
TFT制造材料
金属材料
用于制造TFT的电极和引线，如铝、铜等。
光敏材料
用于光刻工艺，如光刻胶。
非金属材料
用于制造绝缘层和钝化层，如氧化硅、氮化 硅等。
其他辅助材料
如稀释剂、清洗剂等。
设备与材料的选取原则
01
02
03
兼容性
设备与材料应相互兼容， 以确保制造过程中不会发 生不良反应。
04
TFT制造设备与材料
TFT制造设备
溅射设备
用于制造TFT薄膜，通 过物理或化学方法将金 属或非金属元素溅射到
基材上。
光刻设备
用于将设计好的电路图 案转移到光敏材料上， 以便进行后续的刻蚀和
剥离。
刻蚀和剥离设备
用于将不需要设备
用于在制造过程中对薄 膜进行热处理，以改变
半导体器件与TFT
半导体基础概论 4. 半导体中的杂质。
原子半导体中的杂质主要是为了控制半导体的性质而人为的掺入某种元素。杂质存在方式以间歇式和替位式为主。 而对我们有实际意义的为替位式。以硅中掺磷形成 n 型 半导体，掺硼形成 p 型半导体。 加入杂质后为什么能够易于导电，可以用能带论的观点进行解释。在禁带中产生了能级。 受主能级与施主能级。受主能级向价带提供空穴而成为负电中心，施主能级向导带提供电子而成为正电中心。。实际上， 受主能级很接近价带，施主能级很接近导带，室温下，晶格原子热振动能量传给电子，使杂质几乎全部离子。
( 1 ) 低温弱电离区： 温度很低时，大部分施主杂质能级仍为电
子占据，只有很少施主杂质发生电离，这少量电 子进入导 带，这时称为弱电离。 （ 2 ）强电离区： 当温度升高到大部分杂质都电离为强电离。
（ 3 ) 高温本征激发区： 继续升高温度，使本征激发产生的本征
载流子数远多于杂质电离产生的载流子。
n-si 中电子浓度与温度关系 BOE Optoelectronics Technology Co,. Ltd.
（3）掺杂情况下下的费米能级：
掺有某种杂质的半导体的载流子浓度和费米能级由温度和杂质能度所决定。对于杂质浓度一定的半 导体，随着温度的升高，载流子从以杂质电离为主过渡到以本征激发为主，相应的，费米能级则从 位于杂质能级附近移进到禁带中央。引入 N＋ －Si 和 N－Si概念 。 如图所示：
空穴被占的几率为 1－ f（E）。思考为什么？？？
EF 称为费米能级或费米能量。这是一个很重要的物理参数，只要知道了数值，在一定温度下电子在各量子态的 统计分布就可以知道。引出玻尔兹曼分布函数。得出结论电子分布在导带底附近，空穴分布在价带顶附近。
BOE Optoelectronics Technology Co,. Ltd.
第五章5TFT及其制造技术解读
（6）80年代,基于CdSe,非晶硅 TFT研究继续推进.另外，实现 了基于多晶硅TFT，并通过工艺改进电子迁移率从50提升至400. ---当时p-SiTFT制备需要高温沉积或高温退火. ---a-Si TFT因低温、低成本，成为LCD有源驱动的主流.
TFT的发展历程
（7）90年代后，继续改进a-Si,p-Si TFT的性能，特别关注低温 多晶硅TFT制备技术.----非晶硅固相晶化技术.有机TFT、氧化物 TFT亦成为研究热点.---有机TFT具有柔性可弯曲、大面积等优势.
TFT的常用器件结构
薄膜晶体管的器件结构
双栅薄膜晶体管结构
TFT的工作原理
一、MOS晶体管工作原理回顾
当|VGS|>|VT|,导电沟道形成. 此时当VDS存在时，则形成IDS. 对于恒定的VDS,VGS越大,则 沟道中的可动载流子就越多, 沟道电阻就越小,ID就越大. 即栅电压控制漏电流. 对于恒定的VGS,当VDS增大时，沟道厚度从源极到漏极逐渐变薄, 引起沟道电阻增加,导致IDS增加变缓.当VDS＞VDsat时,漏极被夹 断,而后VDS增大，IDS达到饱和.
薄膜晶体管（TFT）
主要内容
（1）TFT的发展历程 （2）TFT的种类、结构及工作原理 （3）p-si TFT的电特性 （4）p-si TFT的制备技术
（5）TFT的应用前景
TFT的发展历程
TFT与MOSFET的发明同步，然而TFT 发展速度及应用远不及MOSFET?! （1）1934年第一个TFT的发明专利问世-----设想. （2）TFT的真正开始----1962年，由Weimer第一次实现. 特点：器件采用顶栅结构，半导体活性层为CdSe薄膜. 栅介质层为SiO,除栅介质层外都采用蒸镀技术. 器件参数：跨导gm=25 mA/V,载流子迁移率150 cm2/vs, 最大振荡频率为20 MHz. CdSe----迁移率达200 cm2/vs
半导体器件物理学参考答案(第三章)
Chapter 3Terminology and knowledge3.1Integrated semiconductor companiesCompanies that design and fabricate integrated circuitsFablessWith no fabrication/processing facilityFoundriesCompanies that specialize in processing wafers to produce silicon devicesWafer fabFabrication facility where wafers are processed to produce silicon devicesIntegrated circuitsSystem of transistors manufactured on silicon wafersCPUCentral processor unit that is an active part of computer containing the datapath and controlDRAMDynamic random access memoryFlat-panel displaysDisplay panels with flat screensMEMSMicro-electro-mechanical-systemDNA chipsSilicon chips used for DNA screeningDry oxidationGrowth of SiO2 using oxygen gasWet oxidationGrowth of SiO2 using water vaporHorizontal furnaceHorizontally oriented oxidation furnaceVertical furnaceVertically oriented oxidation furnacePhotolithography/Optical lithographyProcess in which the resist is optically patterned and selectively removed from designated areas on a waferWafer stepperEquipment used in lithography processPhotoresistUltraviolet-light sensitive materialPhotomaskQuartz photo-plate containing a copy of pattern to be transferred to Si or SiO2 surfaceNegative resistPhotoresist that becomes polymerized and resistant to a developer when exposed to an UV lightPositive resistPhotoresist whose stabilizer breaks down when exposed to an UV light, leading to the preferential removal of exposed regions in a developerStripRemoval of photoresistAsherSystem that removes the resist on a wafer by oxidizing it in oxygen plasma or UV ozone systemLithography fieldSmall area exposed to an UV light during the exposure through a photomask and an optical reduction systemStepperAnother name for lithography equipmentStep-and-repeat actionThe process of exposing different parts of a wafer until the whole wafer has been exposedPhase-shift photomaskPhotomask that produces 180 degree phase difference in neighboring clear features so that their diffraction fringes cancel each otherOptical Proximity Correction (OPC)Printing a slightly different shape on the photomask to correct distortions resulting from an exposure processOverlayAlignment between 2 separate lithography stepsExtreme UV lithography (EUVL)Lithography that uses 13nm wavelength and is expected to result in much higher resolutionSoft-x-ray lithographyOld name of EUVLElectron-beam lithography (EBL)Lithography using a focused stream of electronsElectron projection lithography (EPL)EBL that exposes a complex pattern simultaneously using a mask and a reduction electron lens systemWet etchingRemoval of SiO2 using hydrofluoric acidIsotropicWithout preference in directionDry etching (also known as plasma etching or reactive-ion etching (RIE)) Removal of SiO2 using plasma and reactive ionsAnisotropicWith preference in directionSelectivityThe extent in which an etching process distinguishes between different materials End-point detectorDetector that monitors the emission of characteristic light from the etching products so as to signal when etching should endPlasma process induced damage / Wafer charging damageDamage to devices on wafers due to the use of plasmaAntenna EffectSensitivity of the damage to the size of the conductorIon implantationMethod of doping in which ions of impurity are accelerated and shot into thesemiconductor surfaceGas-source dopingMethod of doping in which a gas reacts with silicon and liberates phosphorus so that phosphorous diffuses into the silicon substrateSolid-source diffusionMethod of doping in which the dopants from the thin film coated on the siliconsurface diffuse into siliconAnnealHeating of wafers for dopant activation and damage removalDopant activationMaking dopants behave as donors and acceptors by heating the wafersImplantation doseTotal number of implanted ions/cm2Depth/ RangeThe location of peak concentration below the surface of siliconStraddleSpread of dopant concentration profile3.2 DiffusionThe movement of molecules from an area of high concentration to an area of low concentrationJunction depthThickness of diffusion layerDiffusivityConstant that describes how quickly a given impurity diffuses in silicon for a given furnace temperaturePredepositionPortion of diffusion process step with the source presentDrive-inPortion of diffusion process step without the sourceFurnace annealingHeating of wafers in a furnace for dopant activation and damage removalRapid thermal annealing (RTA)Annealing process in which a wafer is rapidly heated to high temperature and cooled quickly down to the room temperatureRapid thermal oxidationOxidation process in which a wafer is heated to the designated temperature quickly, oxidized, and then cooled rapidly down to the room temperatureRapid thermal chemical vapor deposition (CVD)Chemical vapor deposition process in which a wafer is heated to the designated temperature quickly, the material is deposited on the wafer, and the wafer is cooled rapidly down to the room temperatureLaser annealingAnnealing process in which a silicon wafer is heated with a pulsed laser Transient enhanced diffusion (TED)Diffusion phenomena in which diffusion rate is increased by crystal damage due to ion implantationInterconnectMetal connection between devices in integrated circuitsInter-metal dielectricsMaterials used for electrical isolation between metal layersCrystallineMolecular structure with nearly perfect periodicityPolycrystallineMolecular structure composed of densely packed crystallites or grains of single-crystalsAmorphousStructure with no atomic or molecular orderingGrain boundaryInterface between crystal grainsThin-film transistors (TFT)Transistors made of amorphous or polycrystalline silicon, widely used in flat-panel displaysSputtering targetThe source material for sputteringReactive sputteringSputtering accompanied by chemical reaction of sputtered ions. For example, Ti sputtered in nitrogen gas forms TiN film on the Si waferPhysical vapor deposition (PVD)Another name for sputteringStep coverage problemThe inability of sputtering to deposit uniform films in small holes or vertical features on waferHigh-temperature oxide (HTO)Very conformal oxide formed by a CVD process at a high temperatureLow-pressure chemical vapor deposition (LPCVD)CVD process at low pressure, which yields good thickness uniformity and low gas consumptionPlasma-enhanced chemical vapor deposition (PECVD)CVD using plasma; low deposition temperaturesIn-situ dopingDoping process in which dopant species are introduced during the CVD deposition of polycrystalline siliconSpin-onProcess in which liquid materials are spun onto the waferEpitaxySpecial type of thin-film deposition technology that produces a crystalline layer on silicon surfaces that is an extension of the underlying semiconductor crystal arrangementMetallizationInterconnection of individual devices by metal linesVia/ PlugElectrical connection between adjacent metal layersElectromigrationMigration of metal along the crystal-grain boundaries in a quasi-random manner, causing voids to occur in metal interconnectsDamascene processProcess used to form copper interconnect linesChemical-mechanical polishing (CMP)Process in which a polishing pad and slurry are used to polish away material and leave a very flat surfaceBack-end processMetallization; last step of IC fabricationFront-end processesOxidation, diffusionPlanarizationProcess to obtain a flat surface to improve lithography and etchingMulti-chip modulesMultiple chips put into one packageSolder bumpsElectrical connection between chip and packageFlip-chip bondingMelting pre-formed solder bumps on IC pads to make all connectionssimultaneouslyBurn-inSubjecting IC packages to higher than normal voltage and temperatures; identify potential failuresQualificationRoutine used to verify the quality of manufacturing and reliabilityOperation life testPart of qualification process; to find out if the devices last over one thousandoperating hours3.3 (a) Lithography fieldA small area having the best optical resolution (The beam intensity is uniformwithin a lithography field.)(b) M isalignmentLayer to layer mismatch (Each new mask level should be aligned to one of theprevious levels)(c) SelectivityThe ratio of etching rate of the film to be etched to that of the substrate filmbelow(d) End-point detectionDetecting the exposed substrate film after the removal of the desired film.(e) Step coverageThe ratio of film thickness deposited on the flat surface to that deposited on thenon-flat surface.(f) ElectromigrationThe movement of atoms in a metal film due to momentum transfer from theelectrons carrying the current.3.4 (a) Wet. Otherwise, it would take too long to grow the thick oxide.(b) Dry because it provides better control of the gate (channel) length and verticalwall profile.(c) Arsenic because- it is a donor ion (group V),- it reduces R p and ∆R p, and- it reduces diffusivity.(d) PECVD(e) Sputtering, dry etching, plasmas containing chlorine.(f)Oxidation3.5 Wet oxidation is faster than dry oxidation because the solid solubility of H 2O steaminto SiO 2 is higher than that of O 2 gas into SiO 2. This creates a very sharpconcentration profile that causes H 2O to diffuse towards the SiO 2-Si interface muchmore effectively than O 2 under the same conditions.3.6 (a) hr hrum um um um um 239.6/0117.02.0*165.02.0*2.02=+=τSolving the given equation for t ox and using quadratic formula,um t B A A T ox 256.02)(42=+++-=τ. (b) Linear approximation: )(τ+≈t AB T ox => 0.655um (156% error). Quadratic approximation: => 0.320um (25% error). )(2τ+≈t B T oxIn this case , neither linear nor quadratic approximations would bevalid.ox T A ≈Deposition3.7 Poly Silicon:SiH 4 → Si(s) + 2H 2Silicon Nitride:3SiH 2Cl 2 + 4NH 3 → Si 3N 4 + 6HCl + 6H 2LTO:SiH 4 + O 2 → SiO 2 + 2HCl + 2H 2HTO:SiH 2Cl 2 + 2H 2O → SiO 2 + 2HCl + 2H 2Diffusion3.8 (a) )(Dt Dt x x Dt x j j j ∆+=∆+⇒=())()(222Dt x Dt Dt x x x x j j j j j ∆+=∆+=∆+∆+())(2Dt x x x j j j ∆=∆+∆Since ,j j x x ∆>>j j j j x Dt x Dt x x 2)()(2∆≈∆⇒∆≈∆. (b) For boron,D (500K) = 10.5⨯Exp[-3.69/(8.614⨯10-5⨯773)]cm2/sec = 9.0⨯10-24 cm 2/sec, and500 years = 1.58⨯1010 sec.Hence,m cm x j μ9131042.11042.1--⨯=⨯=∆.Our assumption (j j x x ∆>>) in part (a) is correct.3.9 (a) Junction depth is distance from surface where the dopant concentration equalsthe substrate concentration.31510-===cm N N N junction d sub (Required junction dopant concentration) From Eq. (3.6.1),31540102--==cm e DtN N Dt x junction j π UsingeV E and cm N cm D e D D a kT E a 7.3,10sec,/5.10,215020/0====--,cm X j 41097.1-⨯=.(b) X j has the form2/1ln 2⎥⎦⎤⎢⎣⎡⎪⎪⎭⎫ ⎝⎛=Dt k Dt X j . Taking the derivative,j j j X Dt X Dt k Dt k Dt dDt dX 12ln 21ln 12/12/1-=⎪⎪⎭⎪⎪⎬⎫⎪⎪⎩⎪⎪⎨⎧⎥⎦⎤⎢⎣⎡⎪⎪⎭⎫ ⎝⎛-⎥⎦⎤⎢⎣⎡⎪⎪⎭⎫ ⎝⎛=. 14491039.91098.11102---⨯=⨯-⨯⨯=cm 101.98dDt dX -4j ()()240637370.310996.3360010.5.10cm eDt --⨯==∆ Hence, .01075.3.35≈⨯=∆∂∂=∆-cm Dt Dt X X j jVisualization3.10 (a) (b) 1.0μm resist Silicon substrate 1.0μm oxide 1.0μm oxide Silicon substrate(c) (d) 1.0μm oxide 1.0μm resist Silicon substrateSilicon substrate 1.0μm oxide3.11Contact 2 MaskContact 1 MaskChanging the polarity of the contact 1 mask results in the same cross section as problem 3.10 (d). The same cross-section is obtained by using a negative resist and the reversed mask of contact 1, which is opaque in the inside of contact 1 area.。
半导体物理复试指导
注：结合《半导体物理》季振国编著浙江大学出版社重点看第二章半导体材料的成分与结构第三章晶体中电子的能带第一章量子力学初步1、光电效应、康普顿散射证明电磁波除了具有波动性外，还具有性，即光具有。
2、受爱因斯坦光量子的启发，德布罗意提出实物粒子具有性，德布罗意波长公式为。
3、写出光子的能量与动量。
4、画出下列方势阱中的电子能级图。
（a）(b) （c）5、谐振子的能量本征值为。
6、什么是电子的隧道效应，并举实例说明此原理的应用。
7、什么是测不准原理，并举实例说明此原理的应用。
第二章半导体材料的成分与结构1、什么是半导体材料？常见的半导体材料有哪些？2、画出导体，半导体以及绝缘体的能带图。
3、常见半导体的晶体结构有哪些？晶体结构的测量方法有哪些？4、写出正空间与倒空间的基矢关系。
5、简述能带的形成。
答案第一章1、粒子性 波粒二象性2、波动性 h =p λ 3、E h p k ν==4、电子的基态能级分布5、1()2n E n ω=+6、粒子能够穿透比它能量更高势垒的现象，它是粒子具有波动性的表现。
例如场致发射、扫描隧道显微镜7、粒子的空间位置与动量不能同时确定，或者无法做到同时使空间位置与动量都非常精确。
例如现在大力发展蓝光光存储介质利用此原理。
第二章1、导电性介于导体和绝缘体之间，具有能带结构以及合适的禁带宽度且具有负温度系数的一类材料成为半导体材料。
例如Si 、Ge 、GaAs 、InSb 、GaN 、SiC 、ZnO2、3、半导体材料按结构分有单晶、多晶、非晶、纳米晶、团簇、超晶格等。
常见的晶体结构有金刚石结构、闪锌矿结构、纤锌矿结构。
晶体结构的测量方法有XRD （X 射线衍射）、电子衍射、激光衍射、中子衍射等。
4、 232111233121212312213123222222a a a a b a a a V a a a a b a a a V a a a a b a a a Vππππππ⨯⨯==⋅⨯⨯⨯==⋅⨯⨯⨯==⋅⨯ 5、N 个原子相接近形成晶体时发生原子轨道的交叠并产生能级分裂现象。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3. 空穴。
假定价带中激发一个电子到导带，价带顶出现一个空状态，这相当于共价键缺少一个电子而出 现一个空位置，这个空位置可以看成是带正电的粒子，称为空穴。引入这个概念后，就可以把 价带中大量电子对电流的贡献用少量空穴表达。
BOE Optoelectronics Technology Co,. Ltd.
图（ 1 ）
图（ 2 ）
上下两个能带，中间隔以禁带。能带并不分别和 s，p能级相对应，而是上下分别包含2N态 ，由pollay不相容原理，各能容纳4N个电子。根别先添低能级后高能级的原理，下面能带 填满，上面能带为空。下面的我们称为满带或价带，上面空的我们称为导带，中间为禁带 。 BOE Optoelectronics Technology Co,. Ltd.
半导体基础概论 2. 用能带论解释导体，半导体和绝缘体。
－导体存在半满带。 － 半导体禁带较小。 － 绝缘体禁带较大。
－在半导体中 EV 称为价带顶，它是价带电子最高能量；EC称为导带底，它是导带电子的最低能量；EC－EV即 为禁带宽度Eg。价键上的电子激发成为准自由电子，即价带电子激发成为导带电子的过程，称为本征激发。
栅极电压和漏电流关系
10
20
BOE Optoelectronics Technology Co,. Ltd.
关态漏电流的减小一直是研究人员关心的最重要的因素之一，因为只有关态漏 电流充分低才能在一帧时间内保持象素电容的储存电荷。 关态漏电流（Ioff）导致象素通过TFT电压放电dVp，可用下式表示： (1) 式中，Cst—储存电容； ClC—LC电容； Cgs—栅极与源极之间的寄生电容； dVp是图像变质的原因所在，因此，减少关态漏电流对于提高图像显示质量至关重要。 在平面型栅极TFT中，a-Si:H的厚度可减小到5nm而又不损坏元件特性。这种TFT 的场效应迁移率为1cm2/Vs，阈值电压为7.3V，，开/关电流比为10的7次方，背 光照明(900cd/m2)下的关态漏电流小于2pA。
半导体器件
与
TFT
讲述人：齐鹏
Nov. 25, 2004 品质保证部, OQA 科
BOE Optoelectronics Technology Co,. Ltd.
Content：
• 半导体基础概论。
• MOS 管与TFT。
BOE Optoelectronics Technology Co,. Ltd.
半导体基础概论 1. 能带论
N 个原子靠的很近时，原来某个能级上的电子就分别处在分裂的N个能级上，这N个能级组成一个能带，这时电子 不再属于某个原子而是在晶体中做共有化运动。分裂的每个能带成为允带，允带之间因为没有能级成为禁带。如 图（1）所示： 金刚石和半导体硅，锗，他们的原子都有四个价电子，二个s电子，两个p电子，组成晶体后，由于轨道杂 化，价电子形成能带如图（2）所示： 查询：什 么是 s 电 子？什么 是 p 电子 ？
费米能级位置不但反映了半导体导电类型，而且反映了掺杂水平。
BOE Optoelectronics Technology Co,. Ltd.
半导体基础概论 6. 半导体导电性：
漂移速度和迁移率的概念，电导率的概念。 漂移速度：电子在电场力作用下的运动称为漂移运动，定向运动的速度称为漂移速度。 迁移率的引入： v ＝ u E。 引入n型和 p 型迁移率的不同的原因，为什么使用 n 型半导体为多。
BOE Optoelectronics Technology Co,. Ltd.
5.
短沟道和窄沟道效应。
为什么在玻璃基板上只能做有限个晶体管。 器件缩小后，将出现下列问题： （1） 开启电压下降。 （2） 源漏的耗尽层宽度已经长于沟道，造成穿通。
BOE Optoelectronics Technology Co,. Ltd.
6. TFT-LCD关于Array之重要參數
1. 开启电压：Vth Vp=unE 2. 电子迁移率(Mobility)：un 3. 开关电流比： Ion/Ioff 4. 因Cgs产生的DC Voltage Offset 5. 关态漏电流
影响开启电压因素： 1. 栅电容。薄且致密。致密是绝缘。 2. 功函数差。热平衡费米能级处处相等。 能带弯曲，为消除能带弯曲。 3. 沟道掺杂浓度。影响QB。如图：
4. 表面态电荷。
BOE Optoelectronics Technology Co,. Ltd.
3. MOS电流电压特性：
分三个非饱和区，饱和区，截至区进行推导。 S D
量，用（EF）M表示内部电子能量，则Wm＝ E0 －（EF）M。同理半导体中 Ws ＝ ？？。
出现金半功函数差。 用量子力学观点，掺杂浓度很高的半导体电子跃迁不只是受势垒高度决定，而且有隧道电 流，其大小强烈依赖于掺杂浓度。隧道电流占主导时，接触电阻很小，用作欧姆接触。
制作欧姆接触最常用的方法是用中餐杂的半导体与金属接触，常常是在 n 型的半导体上制
n-si 中电子浓度与温度关系 BOE Optoelectronics Technology Co,. Ltd.
（3）掺杂情况下下的费米能级：
掺有某种杂质的半导体的载流子浓度和费米能级由温度和杂质能度所决定。对于杂质浓度一定的半 导体，随着温度的升高，载流子从以杂质电离为主过渡到以本征激发为主，相应的，费米能级则从 位于杂质能级附近移进到禁带中央。引入 N＋ －Si 和 N－Si概念 。 如图所示：
Ids
线性区 饱和区 Vgd<Vth Vgs=Vth+8 Vgs=Vth+6 Vgs=Vth+4 Vgs=Vth+2
G
Vgs〈Vth
一 Vgs<Vth：感应通道未形成 Ids=0
二 Vgs&Vgd>Vth：形成感应通道 Ids=1/2unCox(W/L)[(Vgs-Vth)Vds-Vds2] 三 Vgs>Vth&Vgd<Vth：進入夾止區(在 Drain側通道消失) Ids=1/2unCox(W/L)(Vgs-Vth)2
半导体基础概论
导带底电子数： n0 = Nc * f (EC) , 价带底空穴数： P0 = Nv * f ( Ev) ， 推的在一 定温度下，一定的半导体材料 n0 × P0 ＝ 常数。 思考为什么？？
（2）载流子浓度：
本征半导体： 没有杂质和缺陷的半导体。 半导体的电子从价带激发到导带，同时价带产生了空穴。电子与空穴成对出现，导带中电子浓度等于价带中的空 穴 浓度，这就是本征激发情况下电中性的条件。温度升高时会产生大量本征激发态，影响器件功能。一般情况下 只有杂质电离，器件工作稳定。引入器件极限温度。 实际半导体器件中，载流子主要来源于杂质电离。以掺磷的 n 型半导体为例：
当ON时信号线的資料写入液晶电容，此时，TFT元件成 低阻抗(RON)，当OFF时TFT元件成高阻抗(ROFF)，可防 止信號線資料的洩漏。 一般RON與ROFF電阻比至少約為10的五次方以上。
BOE Optoelectronics Technology Co,. 6 1.0x10-7 Log Id 1.0x10-8 1.0x10-9 1.0x10-10 1.0x10-11 -20 -10 0 Vg(V)
作一层重掺杂后再与金属接触。
8. MIS结构
什么是MIS？？如图所示： （和 5 Mask 工艺对应） 理想结构为金半接触功函数为零，在绝缘层没有任何
电荷且绝缘层完全不导电。实际就是电容。
BOE Optoelectronics Technology Co,. Ltd.
半导体基础概论
随着所加电压的改变，空间电荷分布随之改变。 主要分为多数载流子堆积态，多数载流子耗尽态和
空穴被占的几率为 1－ f（E）。思考为什么？？？
EF 称为费米能级或费米能量。这是一个很重要的物理参数，只要知道了数值，在一定温度下电子在各量子态的 统计分布就可以知道。引出玻尔兹曼分布函数。得出结论电子分布在导带底附近，空穴分布在价带顶附近。
BOE Optoelectronics Technology Co,. Ltd.
对于 n 型半导体，n 》p，电导率＝n × q× un； 对于p型半导体，电导率＝p × q× up。
对于本征半导体，n＝p＝ni，电导率＝ nqun ＋ pqup。 影响迁移率因素：杂质浓度。 影响电导率因素，杂质浓度和迁移率必须相互协调。
电阻率与温度关系。如图所示：
电阻率直接用四探针可以测，厂线使用。
5. 半导体中载流子统计分布。
（1）
费米分布
半导体中电子数目很多。从大量电子整体来看，在热平衡状态下，电子按能量大小具有统计分布的规律性。根 据量子统计理论，服从pollay不相容原理的电子服从费米统计规律。对于能量为E的一个量子态被一个电子占据 的几率 f（E） 服从费米分布：
f (E）＝1\ [1 + EXP( E - EF)\k T]
( 1 ) 低温弱电离区： 温度很低时，大部分施主杂质能级仍为电
子占据，只有很少施主杂质发生电离，这少量电 子进入导 带，这时称为弱电离。 （ 2 ）强电离区： 当温度升高到大部分杂质都电离为强电离。
（ 3 ) 高温本征激发区： 继续升高温度，使本征激发产生的本征
载流子数远多于杂质电离产生的载流子。
半导体基础概论 4. 半导体中的杂质。
原子半导体中的杂质主要是为了控制半导体的性质而人为的掺入某种元素。杂质存在方式以间歇式和替位式为主。 而对我们有实际意义的为替位式。以硅中掺磷形成 n 型 半导体，掺硼形成 p 型半导体。 加入杂质后为什么能够易于导电，可以用能带论的观点进行解释。在禁带中产生了能级。 受主能级与施主能级。受主能级向价带提供空穴而成为负电中心，施主能级向导带提供电子而成为正电中心。。实际上， 受主能级很接近价带，施主能级很接近导带，室温下，晶格原子热振动能量传给电子，使杂质几乎全部离子。