DSP习题答案
DSP课后习题答案
对数据和函数的存储类别可分为：自动的（auto）、静态的（static）、寄存器的（register）、外部的（extern）。
非线性运算的方法：级数展开法、查表法、混合法DSP实现的一般方法：（1）、在通用的计算机上用软件实现。
（2）、在通用的计算机系统上加上专用的加速处理机实现（3）、在通用的单片机上实现。
(4）、在通用的可编程DSP芯片实现(5）、在专用的DSP芯片实现、（2）简述DSP应用系统的典型构成和特点答：DSP系统的典型结构其工作过程①对输入信号进行带限滤波和抽样；②进行A/D变换，将信号变换成数字比特流；③根据系统要求，DSP芯片对输入信号按照特定算法进行处理；④D/A转换，将处理后的数字样值转换为模拟信号；⑤平滑滤波，得到连续的模拟信号波形特点：接口方便编程方便稳定性好精度高可重复性好集成方便（3）简述DSP应用系统的一般设计过程DSP系统的设计流程：1. 定义系统性能指标 2. 采用高级语言进行性能模拟3. 设计实时DSP应用系统4. 借助开发工具进行软硬件调试 5. 系统集成与独立系统运行设计流程图：TMS320系列DSP芯片的特点：1.采用哈佛结构实现内部总线；2.采用流水线操作实现指令操作；3.乘法采用专用的硬件乘法器实现；4.具有高效的DSP指令哈佛结构的特点：将程序和数据存储在不同的存储空间流水线的特点：采用流水线操作，处理器可以并行处理多条指令，提高CPU工作效率DSP芯片的运算速度指标：指令周期 MAC时间 FFT执行时间 MIPS：每秒执行百万条指令 MOPS：每秒执行百万条操作 MFLOPS：每秒执行百万条浮点操作 BOPS：每秒执行十亿次操作（8）设计DSP应用系统时，如何选择合适的DSP芯片答：DSP芯片的选择要根据实际系统的需要来选择DSP芯片，已达到系统最优化的设计。
所以一般选择DSP芯片要考虑以下因素：芯片运行速度、DSP芯片的价格、DSP芯片的硬件资源、DSP芯片的运算精度、DSP芯片的开发工具、DSP芯片的功耗等因素。
DSP习题和解答(精)
非标准答案，仅供参考！简答题非绿色部分的自己组织答案！y(n)为输出。
1、设系统差分方程为y(n)=ay(n-1)+x(n)，其中x(n)是输入，当y(0)=0时，试判断系统是否是线性时不变的。
解：按照线性是不变系统定义判断。
由题意可归纳出y(n)=∑an-1-ix(i)i=0n对于线性时不变系统应有线性性：T[α1x1(n)+α2x2(n)]=α1y1(n)+α2y2(n)时不变性：T[x(n-k)]=y(n-k)对于y(n)=∑an-1-ix(i)，分别验证是否满足线性性和时不变性。
i=0nT[α1x1(n)+α2x2(n)]=∑an-1-i[α1x1(i)+α2x2(i)]i=0n=∑an-1-iα1x1(i)+∑an-1-iα2x2(i)=α1y1(n)+α2y2(n)i=0i=0nn故知满足线性性。
T[x(n-k)]=∑a(n-k)-1-ix(i)=y(n-k)i=0n-k故知满足时不变性。
所以该系统是线性时不变系统。
y(n)为输出。
2、设系统差分方程为y(n)=ay(n-1)+x(n)，其中x(n)是输入，当y(0)=0时，试判断系统是否是线性时不变的。
3、用FFT来分析信号的频谱，若已知信号的最高频率为f h =1.25kHz，要求频率分辨率为△F≤5Hz，试确定：（1）采样间隔 T ；（2）采用基-2FFT的最小样点数 N ，以及与此相对应的最小记录长度；（3）按您确定的参数所获得的实际分辨率。
解：（1）由那奎斯特采样定理知fC≥2fH=2⨯1 .25kHz=2.5kHz,且fC=T，所以T≤4⨯10-5s。
（2)归一化角频率与物理角频率的关系ω=ΩT，其中T为采样周期，自然有 1∆ω=∆ΩT，且∆Ω=2π⨯∆F，由频域采样理论知∆ω=2πN，最终得到：∆ω=2πN=2π⨯∆FT=2π⨯5⨯T⇒N=(5T)显然，当T越大N越小，故而此处取T=4⨯10-5s，上式后得到N=5⨯103。
DSP习题答案
DSP习题答案DSP 技术及应⽤综合训练1.DSP全称有哪两个含义？全称分别是什么？答：1、Digital Signal Processing，数字信号处理，指的是⼀门学科2、Digital Signal Processor，数字信号处理器，实现数字信号处理算法的处理器.平常所说的DSP⼀般指后者。
2.TI公司DSP主要分为哪⼏种⼦列？分别⽤于哪些场合答：C2000、C5000和C6000三⼤主流，其中C2000系列属于控制型，相当于⾼端单⽚机；C5000系列属于低成本、低功耗、⾼效率型；C6000系列属于⾼性能的类型，其性能是C5000系列的数⼗倍。
如果你处理的算法不是很复杂的话，建议使⽤C5000系列（如C5509、C5510等）；如果算法之类的特别复杂，可以考虑C6000系列。
3.VC5509A硬件结构主要有哪些组成？答：CPU、存储器、⽚上外设。
(⽚上外设：●两个20位的定时器。
●⼀个看门狗定时器。
●l6通道直接存储器存取控制器（DMA），DMA控制器在不需要CPU⼲预的情况下可以提供6路独⽴的通道⽤于数据传输，并且可达每周期两个16位数据的吞吐量。
l外部存储器接⼝（EMIF），它提供与异步存储器如EPROM、SRAM及⾼密度存储器如同步DRAM的⽆缝连接。
l 三个串⼝⽀持最多三个多通道缓冲串⼝（McBSP）或最多两个多媒体/安全数字卡接⼝。
三个全双⼯多通道缓冲串⼝（McBSP）提供了与各种⼯业级串⾏设备的⽆缝接⼝，其多通道通信最多可以实现128个独⽴通道。
增强型主机接⼝（EHPI）是⼀个16位的并⾏接⼝，主机能够提供HPI接⼝访问5509A上的32KB⽚上存储器。
●可编程锁相环（DPLL）时钟发⽣器。
●USB全速（12Mbps）从端⼝。
●I2C主从接⼝。
●⼀个实时时钟。
)4.在CMD⽂件中，Mermory命令的主要作⽤是什么？答：⽤来指定⽬标存储器结构5.在CMD⽂件中，SECTION命令的主要作⽤是什么？答：⽤来控制段的构成与地址分配6.C55X处理器软件开发流程是什么？答：7.利⽤C语⾔与汇编语⾔混合编程优什么优点？答：可以充分地控制处理器的功能，为⼈⼯映射算法构成最有效的程序编码，效率⾼、可维护性和移植性好。
dsp试题及答案
dsp试题及答案一、选择题1. 数字信号处理（DSP）中，离散傅里叶变换（DFT）的基本周期是：A. 1B. 2πC. ND. 2N答案：C2. 在DSP中，快速傅里叶变换（FFT）的主要优点是：A. 提高了计算精度B. 减少了计算量C. 增加了数据的实时性D. 增强了信号的稳定性答案：B3. 下列哪个不是数字滤波器的设计方法？A. 窗函数法B. 脉冲响应不变法C. 频率采样法D. 相位锁定环法答案：D二、填空题4. 数字信号处理中，_______是一种将模拟信号转换为数字信号的过程。
答案：采样5. 离散时间信号的傅里叶变换（DTFT）的频率范围是_______。
答案：[0, π]6. 一个数字滤波器的频率响应函数H(z)可以用来描述滤波器对不同频率信号的_______。
答案：响应三、简答题7. 简述数字信号处理中的频域分析方法的主要特点。
答案：频域分析方法通过将时域信号转换到频域，利用频域的特性来分析和处理信号。
主要特点包括：能够直观地观察信号的频率成分；便于进行信号的滤波和调制；可以简化某些数学运算。
8. 解释什么是数字信号处理中的过采样，并说明其在实际应用中的优势。
答案：过采样是指采样频率远高于信号最高频率的两倍。
在实际应用中，过采样可以提高信号的分辨率，降低噪声的影响，并且有助于信号的重建和处理。
四、计算题9. 给定一个离散时间信号x[n] = {1, 2, 3, 4}，计算其离散傅里叶变换（DFT）的前四个值。
答案：根据DFT的定义，x[n]的DFT X[k]为：X[0] = 1 + 2 + 3 + 4X[1] = 1 - 2 + 3 - 4X[2] = 1 + 2 - 3 - 4X[3] = 1 - 2 - 3 + 410. 已知一个低通滤波器的冲激响应h[n] = {1, 1/2, 1/4}，计算其频率响应H(ω)。
答案：根据傅里叶变换的定义，H(ω)可以通过h[n]的傅里叶变换得到。
DSP课后习题答案
对数据和函数的存储类别可分为：自动的（auto）、静态的（static）、寄存器的（register）、外部的（extern）。
非线性运算的方法：级数展开法、查表法、混合法DSP实现的一般方法：（1）、在通用的计算机上用软件实现。
（2）、在通用的计算机系统上加上专用的加速处理机实现（3）、在通用的单片机上实现。
(4）、在通用的可编程DSP芯片实现(5）、在专用的DSP芯片实现、（2）简述DSP应用系统的典型构成和特点答：DSP系统的典型结构其工作过程①对输入信号进行带限滤波和抽样；②进行A/D变换，将信号变换成数字比特流；③根据系统要求，DSP芯片对输入信号按照特定算法进行处理；④D/A转换，将处理后的数字样值转换为模拟信号；⑤平滑滤波，得到连续的模拟信号波形特点：接口方便编程方便稳定性好精度高可重复性好集成方便（3）简述DSP应用系统的一般设计过程DSP系统的设计流程：1. 定义系统性能指标 2. 采用高级语言进行性能模拟3. 设计实时DSP应用系统4. 借助开发工具进行软硬件调试 5. 系统集成与独立系统运行设计流程图：TMS320系列DSP芯片的特点：1.采用哈佛结构实现内部总线；2.采用流水线操作实现指令操作；3.乘法采用专用的硬件乘法器实现；4.具有高效的DSP指令哈佛结构的特点：将程序和数据存储在不同的存储空间流水线的特点：采用流水线操作，处理器可以并行处理多条指令，提高CPU工作效率DSP芯片的运算速度指标：指令周期 MAC时间 FFT执行时间 MIPS：每秒执行百万条指令 MOPS：每秒执行百万条操作 MFLOPS：每秒执行百万条浮点操作 BOPS：每秒执行十亿次操作（8）设计DSP应用系统时，如何选择合适的DSP芯片答：DSP芯片的选择要根据实际系统的需要来选择DSP芯片，已达到系统最优化的设计。
所以一般选择DSP芯片要考虑以下因素：芯片运行速度、DSP芯片的价格、DSP芯片的硬件资源、DSP芯片的运算精度、DSP芯片的开发工具、DSP芯片的功耗等因素。
DSP课后习题答案李建
第一章：一、数字信号处置的实现方式一样有哪几种？(1) 在通用的运算机上用软件实现(2) 在通用运算机系统中加上专用的加速处置机实现(3) 用通用的单片机实现，这种方式可用于一些不太复杂的数字信号处置(4) 用通用的可编程 DSP 芯片实现，可用于复杂的数字信号处置算法(5) 用专用的 DSP 芯片实现(6) 用基于通用 dsp 核的asic 芯片实现二、简单的表达一下 dsp 芯片的进展概况？答：第一时期， DSP 的雏形时期（ 1980 年前后）代表产品： S2811。
要紧用途：军事或航空航天部门第二时期， DSP 的成熟时期（ 1990 年前后）代表产品： TI 公司的 TMS320C20 要紧用途：通信、运算机领域第三时期， DSP 的完善时期（ 2000 年以后）代表产品：TI 公司的 TMS320C54 要紧用途：各行业领域3、可编程 dsp 芯片有哪些特点？(1)采纳哈佛结构:冯.诺依曼结构，哈佛结构，改良型哈佛结构(2)采纳多总线结构(3)采纳流水线技术(4) 配有专用的硬件乘法-累加器(5) 具有特殊的 dsp 指令(6) 快速的指令周期(7) 硬件配置强(8) 支持多处置器结构(9) 省电治理和低功耗4、什么是哈佛结构和冯.诺依曼结构？它们有什么区别？哈佛结构：该结构采纳双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处置能力和指令的执行速度，超级适合于实时的数字信号处置。
冯.诺依曼结构：该结构采纳单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。
当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。
区别：哈佛：该结构采纳双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处置能力和指令的执行速度，超级适合于实时的数字信号处置。
DSP习题及解答[1](精)
](https://img.taocdn.com/s3/m/de7b1837647d27284a73510a.png)
第一章引言1. 一个存储单元有哪两个属性？寄存器与存储器有什么不同？一个存储单元的两个属性是：地址与值。
寄存器是特殊的存储器，读写寄存器可引发相关电路的动作。
2. 由单片机构成的最小系统有哪几部分构成？由单片机构成的最小系统包括电源和晶体振荡器。
3. DSP是哪三个英文词的缩写？中文意义是什么？DSP是Digital Signal Processor的缩写，中文意义是数字信号处理器。
4. 哈佛结构计算机与冯∙诺伊曼结构计算机有什么差别？哈佛结构计算机有独立的数据总线和程序总线，冯∙诺伊曼结构计算机数据和程序共用一套总线。
5. 微控制器与微处理器有什么不同？微控制器内部可固化程序，而微处理器内部不含程序。
6. TMS320LF24xA系列单片机有几套总线？分别起什么作用？总线中数据线和地址线分别有多少条？最大可以访问多少存储单元？每个存储单元由多少位组成？TMS320LF24xA系列单片机有三套总线，分别是程序读总线、数据读总线和数据写总线。
每套总线中各有16条数据线和16条地址线，最大可以访问64K个存储单元，每个存储单元由16位组成。
7. 什么是操作码？什么是操作数？操作码用于表示指令所要执行的动作，操作数表示指令所涉及的数据。
8. 实现一条指令的功能要经过哪四个阶段？CPU为什么要采用流水线结构？实现一条指令的功能要经过“取指”、“译码”、“取操作数”和“执行”四个阶段，CPU采用流水线结构可以同时使多条指令处于不同的处理阶段，实现并行处理，提高CPU的指令吞吐率。
第二章寻址方式与主要寄存器操作1. 有哪三种寻址方式？三种寻址方式是：立即数寻址、直接寻址和间接寻址。
2. 指令LACL #10与LACL 10有什么区别？各为什么寻址方式？含义是什么？指令LACL #10将常数10装载到累加器，指令LACL 10将地址10（假设DP为0）处的值装载到累加器。
前者是立即数寻值，操作数在指令中；后者是直接寻址，操作数的地址最低7位在指令中。
(完整word版)DSP答案(20200807021432)
绪论部分：1，解释DSP的含义。
数字信号处理(Digital Signal Processing):以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理数字信号处理器(Digital Signal Processor):是一种特别适合于进行数字信号处理运算的微处理器芯片，其主要应用是实时快速地实现各种数字信号处理算法2，为什么DSP特别适合用于数字信号处理，简述其主要特点。
主要体现在以下几个方面：①、在一个指令周期内可完成一次乘法和一次加法；②、程序和数据空间分开，可以同时访问指令和数据；③、片内具有快速RAM通常可通过独立的数据总线在两块中同时访问；④、具有低开销或无开销循环及跳转的硬件支持；⑤、快速的中断处理和硬件I/O支持；⑥、具有在单周期内操作的多个硬件地址产生器；⑦、可以并行执行多个操作；⑧、支持流水线操作，使取指、译码和执行等操作可以重叠执行。
另外，DSP实际上是一个微型计算机，它按照指令对二进制的数字信号进行计算，因此，运算速度非常快。
3，简述Havard结构与Von Neumanr结构的不同，DSP采用的哪种结构？DSP采用的哈佛结构(Harvard Architecture )，数据空间和存储空间是分开的，通过独立的数据总线在程序空间和数据空间同时访问。
而MCI采用的冯•诺伊曼结构(Von NeumannArchitecture )，数据空间和存储空间共用一个存储器空间，通过一组总线(地址总线与数据总线)连接到CPU显然，运算能力上MCI不如DSP但MCE格便宜，对性能要求不高的场合MCU具有很大的优势。
4, 目前市场上主要的DSP T商有哪些？试用搜索工具查阅其主要DSP的处理器产品。
目前，在生产通用DSP的厂家中，最有影响的公司有：TI公司(美国德州仪器公司)ADI公司(美国的模拟器件公司)AT&T公司(现在的Luce nt公司)Motorola 公司NEC公司5, TI公司目前应用较广的3个DSP S列是什么？，各自适用于什么领域？TMS320C200D数字控制控制优化：硬盘&采暖、通风空调电机控制家用电器变频电源控制TMS320C5000消费、便携类低功耗：手机便携式电子产品生物识别电信和VoIPTMS320C60C?通信基站、数字图像处理高性能：无线基站视频流、视频会议视频安防/监控医疗成像6, TMS320F2833是哪个公司DSP 试解释其型号命名含义TMS 320 F 2S12 PBK A技术参数F —F1 讪 EEROM （核屯乐 1 舌 W1.9” , I/O 口 电H33 V ）C —ROM （fe 电压 1.8 V/1.9 V t I/O IJ 也压3.3 V ）7, 简述TMS320F2833主要性能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
习题答案第11．简述典型实时数字信号处理系统组成部分。
答：包括：抗混叠滤波器（ Anti-aliasing filter ）、模数转换器 ADC （ Analog-to-DigitalConverter ）、数字信号处理、数模转换器 DAC （ Digital-to-Analog Converter ）和抗镜像滤波器（ Anti-image filter ）。
2．简述X86 处理器完成实时数字信号处理的优缺点。
答：利用 X86 处理器完成实时数字信号处理。
特点是处理器选择范围宽，主板及外设资源丰富，有多种操作系统可供选择，开发、调试较为方便；缺点是数字信号处理能力不强，硬件组成较为复杂，系统体积、重量较大，功耗较高，抗环境影响能力较弱。
3．简述数字信号处理器的主要特点。
答：（ 1）存储器采用哈佛或者改进的哈佛结构；（2）内部采用了多级流水；（3）具有硬件乘法累加单元；（4）可以实现零开销循环；（ 5）采用了特殊的寻址方式；（6）高效的特殊指令；（ 7）具有丰富的片内外设。
4．给出存储器的两种主要结构，并分析其区别。
答：存储器结构分为两大类：冯•诺依曼结构和哈佛结构。
冯•诺依曼结构的特点是只有一个存储器空间、一套地址总线和一套数据总线；指令、数据都存放在这个存储器空间中，统一分配地址，所以处理器必须分时访问程序和数据空间。
哈佛结构程序存储器空间和数据存储器空间分开，具有多套地址、数据总线，哈佛结构是并行体系结构，程序和数据存于不同的存储器空间，每个存储器空间独立编址、独立访问。
5．简述选择数字信号处理器所需要考虑的因素。
答：应考虑运算速度、算法格式和数据宽度、存储器类型、功耗和开发工具。
6．给出数字信号处理器的运算速度指标，并给出其具体含义。
答：常见的运算速度指标有如下几种：（1）指令周期：执行一条指令所需的最短时间，数值等于主频的倒数；指令周期通常以ns （纳秒）为单位。
例如，运行在 200MHz 的 TMS320VC5510 的指令周期为 5ns。
（ 2） MIPS ：每秒百万条指令数。
（3）MOPS :每秒百万次操作数。
（4）MFLOPS :每秒百万次浮点操作数。
（5）BOPS：每秒十亿次操作数。
（6）MAC时间：一次乘法累加操作花费的时间。
大部分 DSP芯片可在一个指令周期内完成 MAC操作；（7）FFT 执行时间：完成 N 点 FFT 所需的时间。
FFT 运算是数字信号处理中的典型算法而且应用很广，因此该指标常用于衡量 DSP芯片的运算能力。
第21．TMS320C55x DSP 有哪些特征和优点？-336 •答：（参见表2-2 ）。
一个32位X16位指令缓冲队列：缓冲变长指令并完成有效的块重复操作；两个17位X17位的乘法累加器：在一个单周期执行双乘法累加操作；一个 40位算术逻辑单元（ ALU ）：实现高精度算术和逻辑操作；一个 40位桶形移位寄存器：能够将一个 40位的计算结果最高向左移 31 位或向右移32位；一个 16 位算术逻辑单元（ ALU ）：对主 ALU 并行完成简单的算术操作； 4个 40 位的累加器：保留计算结果，减少对存储单元的访问；12 条独立总线，其中包括 3 条读数据总线、 2 条写数据总线、 5 条数据地址总线、 1 条读程序总线、1 条程序地址总线：为各种计算单元并行地提供将要处理的指令和操作数——利用C55x 的并行机制的优点；用户可配置 IDLE 域：改进了低功耗电源管理的灵活性。
2．TMS320C55x DSP 的内部结构由哪几部分组成？答：（参见图 2-1） C55x 有一条 32 位的程序数据总线（ PB），5 条 16 位数据总线（ BB、CB、DB、 EB、FB）和1条24位的程序地址总线，以及 5条23位的数据地址总线，这些总线分别与CPU相连。
总线通过存储器接口单元（M）与外部程序总线和数据总线相连，实现CPU对外部存储器的访问；指令缓冲单元（I）、程序流程单元（P）、地址流程单元（A）和数据计算单元（D）;以及存储器接口单元（M ）。
3.简述指令缓冲单元（I）、程序流程单元（P）、地址流程单元（A）和数据计算单元（D）的组成和功能？答：C55x的指令缓冲单元由指令缓冲队列IBQ （Instruction Buffer Queue）和指令译码器组成。
在每个 CPU 周期内， I 单元将从读程序数据总线接收的 4B 程序代码放入指令缓冲队列，指令译码器从队列中取6B程序代码，根据指令的长度可对8位、16位、24位、32位和48位的变长指令进行译码，然后把译码数据送入 P 单元、 A 单元和 D 单元去执行。
程序流程单元由程序地址产生电路和寄存器组构成。
程序流程单元产生所有程序空间的地址，并控制指令的读取顺序。
地址流程单元包括数据地址产生电路、算术逻辑电路和寄存器组构成。
数据地址产生电路（ DAGEN ）能够接收来自 I 单元的立即数和来自 A 单元的寄存器产生读取数据空间的地址。
对于使用间接寻址模式的指令，由 P 单元向 DAGEN 说明采用的寻址模式。
数据计算单元由移位器、算术逻辑电路、乘法累加器和寄存器组构成。
D 单元包含了 CPU 的主要运算部件。
D 单元移位器能够接收来自 I 单元的立即数，能够与存储器、 I/O 空间、 A 单元寄存器、 D 单元寄存器和 P 单元寄存器进行双向通信，此外，还可以向 D 单元的 ALU 和 A 单元的 ALU 提供移位后的数据。
4.TMS320C55x DSP 的流水线操作包括多少个阶段？每一阶段完成什么操作？答：两个。
第一阶段是取流水线，即从内存中取出32位的指令包，放入指令缓冲队（IBQ ）中，然后为流水线的第二阶段提供 48 位的指令包。
第二阶段是指执行流水线，这部分的功能是对指令进行解码，完成数据的存取和计算。
5.TMS320C55x DSP 有哪些片上外设？答：两个20位的定时器。
一个看门狗定时器。
6通道直接存储器存取控制器（DMA ）外部存储器接口（ EMIF ）三个串口支持最多三个多通道缓冲串口（McBSP）或最多两个多媒体/安全数字卡接口。
增强型主机接口（ EHPI ）是一个16位的并行接口。
可编程锁相环（DPLL ）时钟发生器。
USB全速（ 12Mbps ）从端口。
I2C 主从接口。
一个实时时钟。
-337 •-338 •答：C55x 的寻址空间为16MB ，当CPU 从程序空间读取程序代码时，使用24位地址，当访问数据空间时，使用23位的地址。
但是在访问数据空间时，将23位地址左移一位，并将地址总线上的最低有效位（LSB ）置0，使得在对数据空间或程序空间寻址时，地址总线都传送24位地址。
7.符合IEEE 1149.1标准的测试/仿真接口的引脚有哪几个？答：TCK 引脚、TDI 引脚、TDI 引脚、TMS 、TRST 、EMU0、EMU1 /OFF1. C55x DSP 支持哪三种寻址模式？答：C55x DSP 支持三种寻址模式，绝对寻址模式；直接寻址模式；间接寻址模式。
2. 简述K16绝对寻址和K23绝对寻址不同点和相同点。
答：不同点：K16绝对寻址的指令其操作数为*abs16 （#k16），其中K16是一个16位的无符号常数。
寻址方法是将7位的寄存器DPH （扩展数据页指针 XDP 的高位部分）和 K16级联形成一个23位的地址, 用于对数据空间的访问。
该模式可以访问一个存储单元和一个存储映射寄存器。
和K23绝对寻址的指令其操作数为 * （#k23），其中K23是一个23位的无符号常数。
使用这种寻址方 法的指令将常数编码为 3字节（去掉最高位）。
相同点：K16绝对寻址和K23绝对寻址的指令不能与其他指令并行执行。
3.简述C55x DSP 并行指令遵守的规则。
答：在并行指令中，必须遵守三条基本规则： ① 两条指令的总长度不能超过 6个字节。
② 在指令的执行过程中不存在操作器、地址产生单元、总线等资源冲突。
③ 其中一条指令必须有并行使能位或两条指令符合软-双并行条件。
4. 已知 AC 仁0200FC00H ，AR3=0200H ，(200) =3400H 。
MOV *AR3+ << #16, AC1执行上面指令后， AC1和AR3的值分别是多少？答：BeforeAfterAR3 0200 200 34005. 已知 AC0=EC000000H ，AC1=00000000H ，AR1=0200H ，(200) =3300H ，TC2=1。
ADDSUBCC AR1, AC0,TC2, AC1执行上面指令后，AC1、AR1和AC0的值分别是多少？答：BeforeAfter AC0 00 EC00 0000 AC0 00 EC00 0000 AC1 00 0000 0000 AC1 01 1F00 0000 AR1 02006. TMS320C55X 的寻址空间是多少？当址是多少位的？CPU 访问程序空间和数据空间时，使用的地AC1 00 0200 FC00AC1 00 3400 0000 AR3 0201 200 3400AR1 0200-339 •AC0 00 0000 0001AC0 00 0000 00001.根据任务调度的方式不同， C55x 处理器程序可以分为哪两类？并简述其优缺点。
答：一类是由程序自己完成任务调度，另一类是由嵌入式操作系统完成任务调度。
由程序自身完成任务调度程序运行效率高，对硬件中断响应快，程序运行稳定，适合于任务较为 单一、实200 3300 TC2 1 SXMD 0M40 0 ACOV1 0 CARRY 0 200 3300 TC2 1 SXMD 0M40 0ACOV1 1 CARRY 16.已知 AC0=69000000H, AC 仁00230000H, AR 仁EF00H , AR2=0201H , CDP=A067H 。
执行下面指令后， AMAR *AR2+::MAC uns ( *AR1 ) , uns ( *CDP ) , AC0 >> #16 AC0、 AR1 > AR2和AC1的值分别是多少？ 答：Before AC0 00 6900 0000 AC1 00 0023 0000 *AR1 EF00 AR2 0201 *CDP A067 ACOV00 ACOV1 0 CARRY 0 M40 0 FRCT 0 SATD 0After AC0 00 95C0 9200 AC1 00 0023 0000 *AR1 EF00 AR2 0202 *CDP A067 ACOV01 ACOV1 0 CARRY 0 M40 0 FRCT 0 SATD 07.已知 PC=004042H ，AC0=0000000001H ，根据下表的情况B branch执行上面指令后，PC 和AC0分别是多少?答：BeforeAfter PC 004042PC 006047时性较强的应用；嵌入式操作系统完成任务调度，可以将应用分解为多个任务，简化了应用系统软件设计，更为重要的是良好的多任务设计有助于提高系统的稳定性和可靠性。