集成计数器寄存器
北京科技大学数电实验四 Quartus II集成计数器及移位寄存器应用
北京科技大学实验报告学院：高等工程师学院专业：自动化（卓越计划）班级：自E181姓名：杨威学号：41818074 实验日期：2020 年5月26日一、实验名称：集成计数器及其应用1、实验内容与要求（1）用74161和必要逻辑门设计一个带进位输出的10进制计数器，采用同步置数方法设计；（2）用两个74161和必要的逻辑门设计一个带进位输出的60进制秒计数器；2、实验相关知识与原理（1）74161是常用的同步集成计数器，4位2进制，同步预置，异步清零。
引脚图功能表其中X。
3、10进制计数器（1）实验设计1）确定输入/输出变量输入变量：时钟信号CLK、复位信号CLRN；输出变量：计数输出QD、QC、QB、QA，进位输出RCO，显示译码输出OA、OB、OC、OD、OE、OF、OG2）计数范围：0000-10013）预置数值：00004）置数控制端LDN：计数到1001时输出低电平5）进位输出RCO：计数到1001时输出高电平画出如下状态转换表：CP QDQCQBQA0 00001 00012 00103 00114 01005 01016 01107 01117 10009 100110 0000（2）原理图截图仿真波形如下功能验证表格CLRN QD QC QB QA RCO0 0 0 0 0 01 0 0 0 1 01 0 0 1 0 01 0 0 1 1 01 0 1 0 0 01 0 1 0 1 01 0 1 1 0 01 0 1 1 1 01 1 0 0 0 01 1 0 0 1 11 0 0 0 0 04、60进制秒计数器（1）实验设计1）确定输入/输出变量输入变量：时钟信号CLK、复位信号CLRN；输出变量：计数十位输出QD2、QC2、QB2、QA2和计数个位输出QD1、QC1、QB1、QA1，进位输出RCO2）计数范围：0000 0000-0101 10013）预置数值：0000 00004）置数控制端LDN1（个位）：计数到0101 1001时输出低电平5）清零端CLRN2（十位）：计数到0110时输出低电平6）ENT：个位计数到1001时输出高电平7）进位输出RCO：计数到1001时输出高电平画出如下状态转换表CP QD2QC2QB2QA2QD1QC1QB1QA1CPQD2QC2QB2QA2QD1QC1QB1QA1CPQD2QC2QB2QA2QD1QC1QB1QA10 0000 0000 20 0010 0000 40 0100 00001 0000 0001 21 0010 0001 41 0100 00012 0000 0010 22 0010 0010 42 0100 00103 0000 0011 23 0010 0011 43 0100 00114 0000 0100 24 0010 0100 44 0100 01005 0000 0101 25 0010 0101 45 0100 01016 0000 0110 26 0010 0110 46 0100 01107 0000 0111 27 0010 0111 47 0100 01118 0000 1000 28 0010 1000 48 0100 10009 0000 1001 29 0010 1001 49 0100 100110 0001 0000 30 0011 0000 50 0101 000011 0001 0001 31 0011 0001 51 0101 000112 0001 0010 32 0011 0010 52 0101 001013 0001 0011 33 0011 0011 53 0101 001114 0001 0100 34 0011 0100 54 0101 010015 0001 0101 35 0011 0101 55 0101 010116 0001 0110 36 0011 0110 56 0101 011017 0001 0111 37 0011 0111 57 0101 011118 0001 1000 38 0011 1000 58 0101 100019 0001 1001 39 0011 1001 59 0101 100160 0000 0000 （2）设计原理图截图（3）实验仿真仿真波形：仿真结果表：5、实验思考题：（1）总结任意模计数器的设计方法。
数字电路-实验指导书汇总
数字电路-实验指导书汇总TPE-D型系列数字电路实验箱数字逻辑电路实验指导书实验⼀门电路逻辑功能及测试实验⼆组合逻辑电路（半加器、全加器及逻辑运算）实验三时序电路测试及研究实验四集成计数器及寄存器实验⼀门电路逻辑功能及测试⼀、实验⽬的1、熟悉门电路逻辑功能。
2、熟悉数字电路实验箱及⽰波器使⽤⽅法。
⼆、实验仪器及器件1、双踪⽰波器；2、实验⽤元器件74LS00 ⼆输⼊端四与⾮门 2 ⽚74LS20 四输⼊端双与⾮门 1 ⽚74LS86 ⼆输⼊端四异或门 1 ⽚74LS04 六反相器 1 ⽚三、预习要求1、复习门电路⼯作原理及相应逻辑表达式。
2、熟悉所⽤集成电路的引线位置及各引线⽤途。
3、了解双踪⽰波器使⽤⽅法。
四、实验内容实验前检查实验箱电源是否正常。
然后选择实验⽤的集成电路，按⾃⼰设计的实验接线图接好连线，特别注意Vcc 及地线不能接错(Vcc=+5v，地线实验箱上备有)。
线接好后经实验指导教师检查⽆误可通电实验。
实验中改动接线须先断开电源，接好后在通电实验。
1、测试门电路逻辑功能⑴选⽤双四输⼊与⾮门74LS20 ⼀只，插⼊⾯包板（注意集成电路应摆正放平），按图接线，输⼊端接S1～S4(实验箱左下⾓的逻辑电平开关的输出插⼝)，输出端接实验箱上⽅的LED 电平指⽰⼆极管输⼊插⼝D1～D8中的任意⼀个。
⑵将电平开关按表置位，分别测出输出逻辑状态值及电压值填表。
表2、异或门逻辑功能测试⑴选⼆输⼊四异或门电路74LS86，按图接线，输⼊端1、2、4、5 接电平开关输出插⼝，输出端A 、B 、Y 接电平显⽰发光⼆极管。
⑵将电平开关按表的状态转换，将结果填⼊表中。
表3、逻辑电路的逻辑关系⑴⽤ 74LS00 双输⼊四与⾮门电路，按图、图接线，将输⼊输出逻辑关系分别填⼊表，表中。
⑵写出两个电路的逻辑表达式。
4、逻辑门传输延迟时间的测量⽤六反相器（⾮门）按图接线，输⼊80KHz 连续脉冲（实验箱脉冲源），⽤双踪⽰波器测输⼊、输出相位差。
寄存器，计数器
寄存器，计数器寄存器是什么
寄存器的功能是存储⼆进制代码，
它是由具有存储功能的触发器组合起来构成的。
⼀个触发器可以存储1位⼆进制代码，
故存放n位⼆进制代码的寄存器，
需⽤n个触发器来构成。
寄存器是中央处理器内的组成部份。
寄存器是有限存贮容量的⾼速存贮部件，
它们可⽤来暂存指令、数据和位址。
在中央处理器的控制部件中，
包含的寄存器有指令寄存器（IR）和程序计数器（PC）。
在中央处理器的算术及逻辑部件中，包含的寄存器有累加器（ACC）。
计数器是什么
计数器是⼀种最简单基本的运算，
计数器就是实现这种运算的逻辑电路，
计数器在数字系统中主要是对脉冲的个数进⾏计数，
以实现测量、计数和控制的功能，
同时兼有分频功能，
计数器是由基本的计数单元和⼀些控制门所组成，
计数单元则由⼀系列具有存储信息功能的各类触发器构成，
这些触发器有RS触发器、T触发器、D触发器及JK触发器等。
计数器在数字系统中应⽤⼴泛，
如在电⼦计算机的控制器中对指令地址进⾏计数，
以便顺序取出下⼀条指令，
在运算器中作乘法、除法运算时记下加法、减法次数，
⼜如在数字仪器中对脉冲的计数等等。
计数器可以⽤来显⽰产品的⼯作状态，
⼀般来说主要是⽤来表⽰产品已经完成了多少份的折页配页⼯作。
它主要的指标在于计数器的位数，常见的有3位和4位的。
很显然，3位数的计数器最⼤可以显⽰到999，4位数的最⼤可以显⽰到9999。
计数器只能作为计数使⽤，寄存器可以存放任何数值，寄存器可以当计数器⽤，反之不能。
集成块的分类
集成块的分类一、引言集成块是一种电子元器件，由多个功能电路组合而成，在现代电子产品中广泛应用。
随着科技的不断发展，集成块的种类也越来越多样化。
本文将介绍集成块的分类。
二、数字集成块数字集成块是由数字逻辑门组合而成的电路。
数字逻辑门包括与门、或门、非门等等。
常见的数字集成块有计数器、寄存器、加法器等等。
1. 计数器计数器是一种能够按照一定规律进行计数的电路。
它通常由触发器和逻辑门组合而成，可以实现二进制计数和十进制计数。
2. 寄存器寄存器是一种能够存储数据的电路。
它可以将输入数据保存在内部，并在需要时输出这些数据。
寄存器通常由触发器和选通逻辑组合而成。
3. 加法器加法器是一种能够对两个二进制数进行加法运算的电路。
它通常由半加器和全加器组合而成，可以实现多位二进制数相加。
三、模拟集成块模拟集成块是由模拟电路组合而成的电路。
模拟电路包括放大器、滤波器、振荡器等等。
常见的模拟集成块有运放、比较器、振荡电路等等。
运放是一种能够将输入信号放大的电路。
它通常由差分放大器和反馈电路组合而成，可以实现不同增益和频率响应的信号放大。
2. 比较器比较器是一种能够对两个信号进行比较的电路。
它可以将一个信号与一个参考电平进行比较，并输出高或低电平。
3. 振荡电路振荡电路是一种能够产生周期性波形的电路。
它通常由反馈网络和放大器组合而成，可以实现正弦波、方波、三角波等不同类型的波形输出。
四、混合集成块混合集成块是由数字和模拟电路组合而成的电路。
它可以同时处理数字信号和模拟信号，广泛应用于通信、控制系统等领域。
常见的混合集成块有DAC（数模转换器）、ADC（模数转换器）、PLL（锁相环）等等。
1. DACDAC是一种能够将数字信号转换为模拟信号输出的电路。
它通常由数字信号处理电路和模拟输出电路组合而成，可以实现高精度的模拟信号输出。
2. ADCADC是一种能够将模拟信号转换为数字信号输出的电路。
它通常由模拟输入电路和数字信号处理电路组合而成，可以实现高精度的模拟信号采集。
时序逻辑电路
3 ． 异步减 法计 数器
（1）3位递减计数器的状态
（2）电路组成
二 、 十进制计数器
十进制递减计数器的状态
1．电路组成
异步十进制加法计数器
2．工作原理
（1）计数器输入0～9个计数脉冲时，工作过程与4位二进制异步加法计数器完 全相同，第9个计数脉冲后，Q3Q2Q1Q0状态为1001。 （2）第10个计数脉冲到来后，此时计数器状态恢复为0000，跳过了1010~1111 的6个状态，从而实现842lBCD码十进制递增计数的功能。
④ 最 高 位 触 发 器 FF 3 是 在 Q 0 、 Q 1 、 Q 2 同 时 为 1 时 触 发 翻 转 ， 即 FF 0 ～ FF 2 原均为 1 ，作加 l 计数时，产生进位使 FF 3 翻转为 l 。
（2）电路组成
4位二进制同步加法计数器逻辑图
工
程
应
用
计数不正常的故障检测 第一步，先查工作电源是否正常；第二步，检查触 发器的复位端是否被长置成复位状态；第三步，用示波器观测计数脉冲是否加到 了触发器的CP端；第四步，替换触发器，以确定集成电路是否损坏。
第二节 计数器
在数字系统中，能统计输入脉冲个数的电路称为计数器。
一 、二进 制计 数器 1 ． 异步二 进制 加法计 数器
每输入一个脉冲，就进行一次加 1 运算的计数器称为加法 计数器，也称为递增计数器。 4 个 JK 触发器构成的异步加 法计数器如下图所示。
图中 FF 0 为最低位触发器，其控制端 C l 接收输入脉冲，输 出信号 Q 0 作为触发器 FF 1 的 CP ， Q 1 作为触发器 FF 2 的 CP ， Q 2 作为 FF 3 的 CP 。各触发器的 J 、 K 端均悬空，相当于 J = K =1 ，处于计数状态。各触发器接收负跳变脉冲信号时 状态就翻转，它的时序图见下图。
第7章 常用时序逻辑功能器件
5
第七章 常用时序逻辑功能器件
*** 中规模集成计数器
学习应注意以下几点： （1）编码 自然二进制/8421十进制 （2）模数 5进制、10进制、16进制 （3）加、减、可逆 （4）清0、置数端 同步还是异步
6
第七章 常用时序逻辑功能器件
74x161(74LS161 ,74HCT161)： 4位二进制同步加法计数器 74x160： 8421十进制加法计数器（实验五） 74x290：异步二—五—十进制计数器 74x390：异步二—十进制计数器 主要任务： 读功能表掌握计数器使用方法 学会使用集成计数器构成任意进制计数器的方法
RCO ET Q D Q C Q B Q A
10
第七章 常用时序逻辑功能器件
74x161计数状态
1
CR D D D D 1 CET 0 1 2 3 TC 1 CEP 74x161 CP ＞ Q Q Q Q PE 0 1 2 3
1
Ｍ＝１６
11
第七章 常用时序逻辑功能器件
1）异步清零。CR=0 时， 计数器输出直 接清零 Q3Q2Q1Q0 = 0000.无需CP 2）同步并行预置制数。
31
第七章 常用时序逻辑功能器件
基本寄存器 按照功能
Q0
FF0
Q1
FF1
移位寄存器 并行
串行
按照存、取 数据方式
D0
D1
应用： 存储代码、串/并行转换、数值计算、缓冲区
32
第七章 常用时序逻辑功能器件
一、 集成中规模双向移位寄存器74x194 P284 DSR：右移串行输入端 Q0 Q1 Q2 Q3 CP S1 S0 DSL：左移串行输入端 VCC DI3,2,1,0 ：并行输入端 Q3~ Q0：数据输出端 74x194 CP：时钟脉冲输入端 D GND 上升沿触发 CR DSRDI0DI1 DI2 DI3 SL CR CR ：清零端， =0时清零
计数器-寄存器
4.5.3 显示译码器
用来驱动各种显示器件，从而将用二进制代码表示 的数字、文字、符号翻译成人们习惯的形式直观地显示 出来的电路，称为显示译码器。
1、数码显示器abFra bibliotekcda
f
b
g
e
c
d
ef gh (a) 外形图
a b c d e f g h
(b) 共阴极
+VCC a b c d e f g
h (c) 共阳极
0 01 1
0111
00 00
整数部分：高位的 BI / RBO 与低位的RBI 相连
小数部分：低位的 BI / RBO 与高位的RBI 相连
加法计数器
二进制计数器 减法计数器 可逆计数器 加法计数器
同步计数器 十进制计数器 减法计数器
可逆计数器
计
数
N进制计数器
·
器
·
二进制计数器
·
异步计数器 十进制计数器
·
N进制计数器
· ·
计数器是一种应用十分广泛的时序电路，除 用于计数、分频外，还广泛用于数字测量、运算 和控制，从小型数字仪表，到大型数字电子计算 机，几乎无所不在，是任何现代数字系统中不可 缺少的组成部分。
寄存器分为基本寄存器和移位寄存器两大类。基 本寄存器的数据只能并行输入、并行输出。移位寄存 器中的数据可以在移位脉冲作用下依次逐位右移或左 移，数据可以并行输入、并行输出，串行输入、串行 输出，并行输入、串行输出，串行输入、并行输出。
寄存器的应用很广，特别是移位寄存器，不仅可 将串行数码转换成并行数码，或将并行数码转换成串 行数码，还可以很方便地构成移位寄存器型计数器和 顺序脉冲发生器等电路。
把代码状态的特定含义翻译出来的过程称 为译码，实现译码操作的电路称为译码器。
计数器和寄存器
指令寄存器（Instruction Register）： 用于存储当前正在执行的指令。
程序计数器（Program Counter）：用 于存储下一条要执行的指令的地址。
状态寄存器（Status Register）：用于存储 CPU的状态信息，如进位标志、零标志等。
03 计数器和寄存器在数字系 统中的应用
分布式部署
将计数器或寄存器进行分布式部署，提高处理能力和可扩展性。
缓存优化
合理利用缓存技术，减少不必要的计算和存储操作，提高性能。
总结：计数器与寄存器在
06 电子信息技术领域的重要 性
对电子信息技术发展的影响
1 2 3
推动数字电路发展
计数器和寄存器作为数字电路的基本组成单元， 对数字电路技术的发展起到了关键作用。
数字系统中计数器应用举例
时钟发生器
在数字系统中，计数器常被用作时钟发生器 ，通过计数器的定时功能产生精确的时序信 号，用于驱动和控制数字电路的各个部分。
定时器
在数字系统中，计数器常被用作定时 器，通过设定计数器的初值和计数范 围，实现精确的延时和定时功能。
频率分频器
计数器还可以作为频率分频器使用，将输 入的高频信号分频为低频信号，以满足数 字系统中不同部分对时钟频率的需求。
作用
在数字系统中，计数器广泛应用 于定时、分频、产生节拍脉冲和 进行数字运算等。
工作原理与分类
工作原理
计数器通过接收输入信号（通常是脉冲信号），并在每个输 入信号的上升沿或下降沿进行计数操作。根据计数器的设计 和配置，它可以实现向上计数、向下计数或双向计数。
分类
根据计数器的功能和结构，可以将其分为同步计数器和异步 计数器。同步计数器在每个时钟周期内只进行一次计数操作 ，而异步计数器则可能在每个时钟周期内进行多次计数操作 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验五 集成计数器寄存器
一、实验目的
1．熟悉集成计数器逻辑功能和各控制端作用。
2．掌握计数器使用方法。
二、实验仪器及材料
1． 双踪示波器
2． 器件 74LS290 十进制计数器 2片 74LS00 二输入端四与非门1片。
三、实验内容及步骤
1．集成计数器74LS290功能测试。
74LS290是二一五一十进制异步计数器。
逻辑简图为图5.1所示:
74LS290具有下述功能：
直接置0（R0（1）．R0（2）=1），直接置9（S 9（1）．S 9（2）=1）
二进制计数（CP1输入Q A 输出），五进制计数（CP 2输入Q D Q C Q B 输出） 十进制计数（两种接法如图5.2A 、B 所示）
按芯片引脚图分别测试上述功能，并列入表5.1、表5.2、表5.3中。
R R 1） 2）
图5.1 74LS290逻辑图
(A)十进制
(B)二一五混合进制
图5.2 十进制计数器
2．分别用2片74LS290计算器级连成二一五混合进制、十进制计数器。
（1）画出连线电路图。
（2）按图接线，并将输出端接到发光二极管的相应输入端，用单脉作为输入脉冲验证是否正确。
（3）画出四位十进制计数器连接图并总结多级计数连规律。
表5.1 功能表
表5.2 二一五混合进制表5.3 十进制
四、实验报告
1．整理实验内容和各实验数据。
2．画出实验内容1、2所要求的电路图及波形图。
3．总结计数器使用特点。
4．。