ICT测试程式标准模板
ICT测试说明报告
突波吸收器為濾波保護 性器件，缺件基本不影 響電路功能
圖示Βιβλιοθήκη C1 4.7uFC2 1KΩ
0.1uF
R2 R1
50Ω
ICT測試說明
不可測試項目說明：
項目
現象5
現象6
現象7
現象8
狀態 大電阻并大電容
小電阻并小電容 二極體并電感或跳線 二極體并小電阻
說明
R1为100kΩ的电阻同1mf
的电容C1并联,
当R小於45Ω以下时,二
Zc=1/(2*3.14*50*1*0.0 01)=3.18（容抗） Zr=100000Ω（阻抗） R1//C1=Zr*Zc/Zr+Zc=10 0000*3.18/(100000+3.1
釆用AC法,小电容呈现高 阻抗, 与大电阻并联小 电阻同理,小电容无法测.
如果D//J或D//L.则正反 向压降约为0. 这时, 二极管插反，漏件，無 法測試
极管插反或漏件均不可 测。其正反向所量到的 电压＜V=I*R=0.7V。 则 二极管插反甚至漏件,所
8)=3.17
量到的结果不变。
大電阻無法準確測試出
Y 圖示
R1
R1 R1
Is Y C1
Is Y
Is Y
C1
J/L D
Is D
X
X
X
X
8 2019/11/23
開路測試 ( SHORT GROUP內的点与点之间進 行)
短路測試 ( 不在同一SHORT GROUPS的点与点 之間進行 )
ICT測試說明
零件測試原理說明：
項目 內容
電阻 阻值
電容 容值
電感 感值
二極體 順向電壓值
說明
ICT测试程式标准模板
．目录．文件修订履历表 (2)1. 目的 (3)2. 适用范围 (3)3. 权责 (3)4. 相关参考文件 (3)5. 名词定义 (3)6．标准 (3)文件修订履历表1.目的1.1为使本公司ICT测试程式标准化, 统一化, 特订定本标准。
2.适用范围2.1凡使用于本公司ICT测试程式均适用之。
3.权责3.1制作单位: ICT治具厂商3.2维护单位: ICT工程师3.3使用单位: ICT测试员4.相关参考文件无5.名词定义无6.标准6.1测试参数6.1.1程序命名方式板号+小管号.6.1.2自动存盘功能设定10片.6.1.3重测次数设为3次.6.1.4Firstpin为1,Lastpin设定为SWB(256)的整数倍并大于下针盘的最后一针点数.6.1.5OPS档设定原则为2(155585),”短路RawTest-1”字段打勾,但可视情况调整.6.1.6测试不良报表打印最大行数设为20,打印方式为按F12打印6.2Open/ShortLearning6.2.1若GND与VCC为同一个ShortGroup时,在MDA程序加阻抗测试,期望阻值依机板阻值而订,误差范围-1%,-10%;一般使用MODE2,GNDpin一般置于Hi-pin,VCCpin一般置于Low-pin.6.3测试数据编辑6.3.1程序需对照BOM表确认是否有漏(错)KEY或SKIP错误之现象6.3.2确认不良零件区块(横行/纵行)之设定是否与点图相符.6.3.3BoardView显示零件面并调整与M/B方向一致6.3.4零件SKIP时,需注明原因,/NC;/NP;/C;/R;/Q;/BP;/M;等6.3.5所有零件按照J→R→C→X→L→F→D→Q→U排序6.3.6零件位置上已layout短路线,若BOM无零件,则不外加测试(零件名称前不加J)6.3.7电阻A.按照零件值排序(零件名称前不加J)B.电阻值0Ω~10Ω(不包含10Ω)使用Jump方式测试C.电阻在10Ω~1KΩ(不包含1KΩ)误差范围+40%,-40%D.排阻的阻抗低于1KΩ(不包含1KΩ)误差范围+40%,-20%E.电阻值≧1KΩ误差范围+10%,-10%F.当电阻并联D,Q,IC时,必须使用MODE1或MODE2G.电阻值≧1MΩ时,一般使用MODE2误差范围+40%-60%H.热敏电阻, 一般使用MODE1, 误差范围+40%-90%I.蜂鸣器(BUZZER)以阻抗方式测试,期望值42Ω,误差范围+40%,-40%6.3.8电容A.按照零件值排序B.电容值<33P时,全部SKIP,并注明/BP(example:C315/BP)C.容值≦P时,需将此VCC或GND至于Hi-Pin,且需用MODE2,不加隔离点D.40uF(含)以上之电解电容,一般使用MODE8测试E.电容1uF与0.1uF误差范围+80%-60%F.电容1uF与0.1uF有并联情况时,误差范围+80%-60%G.电容2.2uF&0.01uF之间的其它电容,误差范围+80%-60%H.电解电容(CE)若有并联(CE),误差范围+30%-10%,开启一个STEP即可I.电解电容(CE)若无并联(CE),误差范围+30%-30%J.其它电容误差范围+80%-60%K.小电容并联大电容时,小电容之测试STEP要SkipL.当SMT电容与DIP电容有并联时,合理优化下限以提高程序对零件缺件的可卡性.6.3.9震荡器A.震荡器使用电容方式测试6.3.10电感A.电感使用Jump方式测试,MODE0,Delay306.3.11二极管A.二极管,误差范围+30%-30%,一般使用MODE1,当量测值小于0.3V时须加Delay30B.二极管需加测一反向STEP,标准值及实际值设1.5V,误差范围–1–50%,MODE1C.ZD加测反向崩溃电压(约3.9V以上),误差范围+50%-30%,MODE1,Delay30D.LED参数为Act/Std=2.3V,误差范围+30%-30%,Mode=1,Delay=306.3.12晶体管A.一般晶体管(NPN型),使用电压测试Step1(B→C)Act/Std=0.7V,误差范围+50%-50%,Type=QMODE=1B.一般晶体管(NPN型),使用电压测试Step2(B→E)Act/Std=0.7V,误差范围+50%-50%,Type=QMODE=1C.一般晶体管(NPN型),使用电压测试Step3(C→E→B)Act=5V,Std=0.3V,误差范围+30%-1%,隔离点=B,MODE=4D.一般晶体管(PNP型),使用电压测试Step1(C→B)Act/Std=0.7V,误差范围+50%-50%,Type=QMODE=1E.一般晶体管(PNP型),使用电压测试Step2(E→B)Act/Std=0.7V,误差范围+50%-50%,Type=QMODE=1F.一般晶体管(PNP型),使用电压测试Step3(E→C→B)Act=5V,Std=0.3V,误差范围+30%-1%,隔离点=B,MODE=3G.N MOS-FET电压测试Step1(S→D)Act/Std=0.7V,误差范围+30%-30%MODE=1H.N MOS-FET电压测试Step2(S→D→G)Act=5V,Std=0.3V,误差范围+30%-1%Delay=50MODE=4隔离点=GI.N MOS-FET电压测试Step2(S→D→G)若并联Diode时,误差改为+15%-1%J.P MOS-FET电压测试Step1(D→S)Act/Std=0.7V,误差范围+30%-30%MODE=1K.P MOS-FET电压测试Step2(D→S→G)Act=5V,Std=0.3V,误差范围+30%-1%Delay=50MODE=3隔离点=G L.P MOS-FET电压测试Step2(D→S)若并联Diode时,误差改为+15%-1%M.A LLMOS-FET于STEP后加入N型orP型<Example:Q12-2-3(N)大(中)型MOSFET加测一个电容STEPG-S脚(1-2)orG-D脚(1-3),标准值设定值为3000PF,用MODE2测试,误差范围-1–30%,RepeatD(Hilowpin不可change)6.3.12ICClampingDiodeA.ICClampingDiodeMODE=2,误差范围+30%-30%,需LearningVCCorGNDB.IC测试之电压脚位优先选择顺序为+3V→+5V→+12V。
ICT操作【范本模板】
ICT測試作業標準流程(Quick Start）ICT 編程技術指導書(Technical Reference)PART I ICT測試作業標準流程（ICT操作密笈V6.10C) I. 針床製作準備及注意事項 (5)A。
治具（針床) (5)i。
治具製作須提供給治具廠商之資料 (5)ii。
治具製作需注意事項 (5)B. 測試程式製作 (7)II. 針床的安裝及程式匯入 (8)A. 安裝針床 (8)B. 連接針床與開關卡排線 (11)C. 讀入測試檔案 (12)i. 開啟ICT舊檔: (12)ii. 匯入他廠程式： (12)III。
參數的設定及注意事項 (14)A。
測試參數的設定 (14)i. 待測板參數 (15)ii. O/S參數的設定 (16)iii. TAJ設定參數 (17)iv。
測試參數設定 (18)B. 系統參數的設定 (20)i. 壓床參數的設定 (20)ii。
周邊參數設定 (20)IV. 程式學習及偵錯 (21)A。
開短路學習（O/S Learning）及偵錯（Debug) (21)i。
測試項目設定 (21)ii. O/S學習及偵錯 (22)iii。
壓台上下測試 (23)iv。
多片良品板交換進行測試 (23)B。
元件的學習及除錯 (24)i. 參數的設定 (24)ii. 元件自動學習、測試及除錯 (24)iii. 壓台上下測試 (25)iv。
多片良品板交換進行測試 (25)C。
IC學習（IC Leaning)及偵錯（Debug） (26)i。
參數設定 (26)ii。
IC自動學習及測試 (29)iii。
壓台上下測試 (30)iv。
多片良品板交換進行測試 (30)D. 連板設定及除錯 (31)i. 連板的展開 (31)ii。
連板學習(Learn)及偵錯(Debug) (32)iii. 壓台上下測試 (32)iv。
多片良品板交換進行測試 (32)V. 上線測試 (33)PART II ICT 編程技術指導書(ICT Debug密笈V6.10C）ICT編程技術指導書 (34)電阻元件測試原理及步驟(Debug R) (36)A. CV Mode —-- 定電壓法 (36)B. CI Mode —-—定電流法 (37)C. ACR Mode —-—相位量測法 (37)D。
ICT测试指导书
养表中。
4 确认测试治具和生产产品是否一致。无异常后用样品进行
图一
图三
作
测试，确认设备运行状况。OK后才能生产。
业 5 将产品沿定位柱放在测试治具内，产品必须放到位，如
步
图四。同时按下设备的黄色和绿色按钮，如图五。
骤
压下天板，开始测试。
6 测试完成后，天板自动升起，显示器会出现图六或图七画
面。显示图六为良品，将产品放在良品区流入下工序。
注 2 作业员需要做好静电防护才可以作业。 意 3 有异常时马上停机，并通知干部处理。
事 4 有连续相同不良时需将不良现象反馈给相关人员。 项 5 没有显示图六画面的产品禁止流入下工序。
6 测试过的产品需要放电后才能测试，避免误测。
图四
变 版本 更 1.1 版本变更
记
录
变更内容
变更日期
图六
变 版本 更 记 录
ROSH PBF 非ROSH
作业指导书（SOP)
文件编号：QM-WI-ME-0305
产品名称
ALL
适用范围
ALL
版本 1.1 工序名称
ICT测试
标准工时
10S
工序号
P000
页码 1/1 工序别
PCBA
序号
料号
物料名称
规格
单位 用量 序号 工治具名称
规格 单位 用量
1
1
ICT
TR-518F 台 1
2
物3
变更内容
图五
图七 变更日期
核准
审核
编制
日期
显示图七为不良品，将产品和不良打印清单放在一起。将
不良品区统一放置在不良品区，一起送维修。
ICT测试用例设计
规则及规则合并 1)规则：任何一个条件组合的特定取值及其相应要执行的操作称为规 则。在判定表中贯穿条件项和动作项的一列就是一条规则。显然,判定 表中列出多少组条件取值,也就有多少条规则,既条件项和动作项有多 少列。 2)化简：就是规则合并有两条或多条规则具有相同的动作，并且其条 件项之间存在着极为相似的关系。
• 定义 把所有可能的输入数据, 划分成若干部分（子集）,然后从每一个子集 中选取少数具有代表性的数据作为测试用例。该方法是一种重要的,常 用的黑盒测试用例设计方法。 • 划分等价类 1)有效等价类 2)无效等价类 • 划分等价类的标准： 1)完备测试、避免冗余; 划分等价类重要的是集合的划分. 划分为互不相交的一组子集，而子 集的并是整个集合;并是整个集合;子集互不相交,保证一种形式的无冗 余性; 2)同一类中标识（选择）一个测试用例，同一等价类中，往往处理 相同。
2001006 无效输入
200100
200113
无效输入
无效输入
⑨
⑩
16
测试用例设计常用方法-边界值分析
• 定义 边界值分析法就是对输入或输出的边界值进行测试的一种黑盒测试方 法。通常边界值分析法是作为对等价类划分法的补充，这种情况下， 其测试用例来自等价类的边界。
• 意义与方法：
长期的测试工作经验告诉我们，大量的错误是发生在输入或输出范围 的边界上，而不是发生在输入输出范围的内部。因此针对各种边界情
Y N N等等。 4. 填入动作桩和动作顶。这样便得到形如下表。 5. 合并化简。合并相似规则后得到表如表
30
测试用例设计常用方法-判定表
1 2 Y Y N x 3 Y N Y X X 1 2 Y N Y X x 3 Y N N 4 Y N N 5 N Y Y X x 4 N Y X x 5 N N 6 N Y N 7 N N Y X x 8 N N N
如何制作标准的ICT测试程序
如何制作标准的ICT测试程序来源：作者：赐鸿科技热度：836日期:11-08-05, 07:17 PM注意事項:一. 一般情况下不允許修改R 的標准值（电阻并联电阻除外）二. 修改程式的上下范圍必須按以下的標准执行 .ü跳線﹑Connecter ﹑Fuse﹑電感﹑排感﹕以J測試﹐Exp-V用1表示﹐+-10% ﹐MODE為0 ﹐無Guarding ，无Offset 。
跳線﹕當Pin-Pin間有跳帽時﹐Exp-V用1表示﹐否則Pin-Pin間測試Exp-V采用4表示。
開關探針﹕以J測試﹐Exp-V用1表示+-10% ﹐MODE為0ü電阻﹑排阻﹕1﹑0 Ω ﹕按3 Ω 為標准﹐+10%﹐-1%﹔或按J測試﹐MODE為1﹐無Offset﹐+-10% 2﹑2.2 Ω : +60%﹐-30%﹐一般不采用MODE 3﹐無Guarding3﹑4.7 Ω : +40%﹐-20%﹐一般不采用MODE 3 , 無Guarding4﹑10.0 Ω ﹕ +15%﹐ -10%﹐一般不采用MODE 3﹐可根據各機台稍加Offset5﹑10. 0Ω 以上﹕ +-10%﹐一般不采用MODE 3 ﹐不加Offset6﹑熱敏電阻﹕可適當放寬范圍, 一般不采用MODE 3﹔7﹑電阻并聯﹐可按并聯值(R 1 *R 2 )/(R 1 +R 2 )作標准值﹔+-10% 一般不采用MODE 3 8﹑NC元件﹕一般50KΩ為標准值﹐+Lim:-1% ﹐-Lim﹕10% ﹐有并聯除外9﹑并聯IC 時﹐100K以上電阻+Lim﹕+10%﹔-Lim﹕可稍放寬10﹑No Pin的電阻可適當考慮用串聯的方式進行測試﹐小電阻并聯大電阻相差20倍時﹐大電阻不予測試﹔11﹑蜂鳴器﹕做電阻測試﹐Exp-V采用44ohm （据实际情况）﹐+-10%﹐無Guarding ﹐一般不采用MODE 312﹑FET管作電阻測試﹕Mode 一定為5﹐+20%﹐-10% ﹔也可直接選用Type:QF,Mode:22或2313﹑對測試極不穩定的電阻﹐可按PCA上實際電阻量測值作為Exp-V或根據線路圖分析﹔14﹑BOM-V一律根據BOM進行填寫。
ICT测试操作规范
ICT测试操作规范一、引言ICT（信息通信技术）测试操作规范旨在确保测试人员在进行ICT测试过程中，遵循一定的标准和规范，以提高测试的效率和质量。
本规范适用于所有ICT测试工作，包括硬件测试和软件测试。
二、测试准备1.确定测试目标：明确测试的目的和范围，制定测试计划。
2.确定测试资源：包括测试环境、测试设备和测试人员。
3.设计测试用例：根据需求和规格说明书，设计相应的测试用例，确保测试全面覆盖。
三、测试过程1.测试环境准备：确保测试环境的稳定性和可用性，包括网络连接、电源供应等。
2.测试设备准备：确保测试设备的正常工作和准确性，包括计算机、测试仪器等。
3.测试数据准备：准备测试所需的数据，包括输入数据、输出数据等。
4.执行测试用例：按照测试计划执行测试用例，并记录测试结果。
5.测试问题处理：对于出现的问题，及时记录并报告给相关人员，确保问题能够及时解决。
6.测试报告编写：根据测试结果和问题记录，编写测试报告，包括测试过程、测试结果、问题汇总等信息。
四、测试管理1.测试进度管理：对测试进度进行监控和管理，确保测试按时完成。
2.问题跟踪管理：对测试中的问题进行跟踪管理，包括问题的分配、解决和验证。
3.测试文档管理：对测试文档进行版本控制和管理，确保测试文档的一致性和可访问性。
4.测试评审：对测试计划、测试用例等进行评审，确保测试工作的质量和效果。
5.测试培训：对测试人员进行培训，提高测试人员的技术水平和测试能力。
五、测试规范要求1.严格遵守测试流程和标准，确保测试工作的可重复性和一致性。
2.在测试过程中，保证测试数据的安全性和保密性。
3.按照测试计划和测试用例的要求进行测试，不随意改变测试范围和测试方法。
4.对测试环境和测试设备进行充分的了解和熟悉，确保测试过程的准确性和有效性。
5.在测试过程中，认真记录测试结果和问题，确保测试报告的完整性和准确性。
6.在测试问题处理过程中，及时与相关人员进行沟通和协调，确保问题能够得到及时解决。
ICT程式debug
3.短路群的学习 （机种有差异，治具共用时重新学习）
4.零件的debug
5.IC保护二极体的学习
6.复制多连片
（offset值）
7.IC空焊学习
（SMT）
程式debug—电阻
注意并联后的电阻值要变化
大电阻或是并联C时用模式2（快速）测试比较稳定， 必 要时可加适当的延时
并联D、IC、Q时（1）用模式1（低一档电流源） （2）其他模式，交换高低点也可
程式debug——二极管
普通二极体压降0.7V~0.9V，首选模式“1”
1.双向二极管（同向并联） 缺件盲点
（1） 正向0.7V(硅) ，0.4V（锗）
（2） 反向 1.2~1.5V
（防止极反）
2.双向二极管（异向并联）
（1） 正向0.7V （2） 反向 0.7V
防止极反 防止缺件
3.桥式整流
（1）根据Zl=2πfL，故L一定时，若f越高，则Zl越大，则对C影响越小 （2）根据Zc=1/2πfC，故C一定时，若f越高，则Zc越小，则R的影响越小
电容容值越高，AC电压源频率越低，模式越小
程式debug——电感
电感，保险丝，跳线，变压器（T80X的Pin7，Pin8除外） （1）采用JUMP测试 （2）测试不稳定改用：型态R 模式0
程式debug——MOS管
三步测试：
（1）SD间二极管特性：0.7v （2）GS间的电容特性？nf（具体容值在线测量）
（3）隔离G点，测SD间的饱和压降0.2V （区分N型和P型）
注：增加电容特性是防止G脚未入的情况。
Q801
1. N型
（1）SD（1，7）间的二极体特性 （2）GS（2，1）间的电容特性 （3）隔G，测DS间的饱和压降（模式4）
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
A.震荡器使用电容方式测试
6.3.10电感
A.电感使用Jump方式测试,MODE0,Delay30
6.3.11二极管
A.二极管,误差范围+30%-30%,一般使用MODE1,当量测值小于0.3V时须加Delay30
B.二极管需加测一反向STEP,标准值及实际值设1.5V,误差范围–1–50%,MODE1
K.PMOS-FET电压测试Step2(D→S→G)Act=5V,Std=0.3V,误差范围+30%-1%Delay=50MODE=3隔离点=G
L.PMOS-FET电压测试Step2(D→S)若并联Diode时,误差改为+15%-1%
M.ALLMOS-FET于STEP后加入N型orP型<Example:Q12-2-3(N)
H.NMOS-FET电压测试Step2(S→D→G)Act=5V,Std=0.3V,误差范围+30%-1%Delay=50MODE=4隔离点=G
I.NMOS-FET电压测试Step2(S→D→G)若并联Diode时,误差改为+15%-1%
J.PMOS-FET电压测试Step1(D→S)Act/Std=0.7V,误差范围+30%-30%MODE=1
H.电解电容(CE)若有并联(CE),误差范围+30%-10%,开启一个STEP即可
I.电解电容(CE)若无并联(CE),误差范围+30%-30%
J.其它电容误差范围+80%-60%
K.小电容并联大电容时,小电容之测试STEP要Skip
L.当SMT电容与DIP电容有并联时,合理优化下限以提高程序对零件缺件的可卡性.
MODE=1
E.一般晶体管(PNP型),使用电压测试Step2(E→B)Act/Std=0.7V,误差范围+50%-50%,Type=Q
MODE=1
F.一般晶体管(PNP型),使用电压测试Step3(E→C→B)Act=5V,Std=0.3V,误差范围+30%-1%,隔离点=B,MODE=3
G.NMOS-FET电压测试Step1(S→D)Act/Std=0.7V,误差范围+30%-30%MODE=1
．目录．
文件修订履历表2
1.目的3
2.适用范围3
3.权责3
4.相关参考文件3
5.名词定义3
6．标准3
序号
版次
文件编号
制／修订内容说明
制/修订日期
作成
审查
核准
1
1.0
首次设定
.02.15
林凡义
1.
1.1
2.
2.1
3.
3.1
3.2
3.3
4.
无
5.
无
6.
6.1测试参数
6.1.1程序命名方式板号+小管号.
6.1.2自动存盘功能设定10片.
6.2.1若GND与VCC为同一个ShortGroup时,在MDA程序加阻抗测试,期望阻值依机板阻值而订,误差范围-1%,-10%;一般使用MODE2,GNDpin一般置于Hi-pin,VCCpin一般置于Low-pin.
6.3测试数据编辑
6.3.1程序需对照BOM表确认是否有漏(错)KEY或SKIP错误之现象
6.3.7电阻
A.按照零件值排序(零件名称前不加J)
B.电阻值0Ω~10Ω(不包含10Ω)使用Jump方式测试
C.电阻在10Ω~1KΩ(不包含1KΩ)误差范围+40%,-40%
D.排阻的阻抗低于1KΩ(不包含1KΩ)误差范围+40%,-20%
E.电阻值≧1KΩ误差范围+10%,-10%
F.当电阻并联D,Q,IC时,必须使用MODE1或MODE2
G.电阻值≧1MΩ时,一般使用MODE2误差范围+40%-60%
H.热敏电阻, 一般使用MODE1, 误差范围+40%-90%
I.蜂鸣器(BUZZER)以阻抗方式测试,期望值42Ω,误差范围+40%,-40%
6.3.8电容
A.按照零件值排序
B.电容值<33P时,全部SKIP,并注明/BP(example:C315/BP)
C.容值≦P时,需将此VCC或GND至于Hi-Pin,且需用MODE2,不加隔离点
D.40uF(含)以上之电解电容,一般使用MODE8测试
E.电容1uF与0.1uF误差范围+80%-60%
F.电容1uF与0.1uF有并联情况时,误差范围+80%-60%
G.电容2.2uF&0.01uF之间的其它电容,误差范围+80%-60%
大(中)型MOSFET加测一个电容STEPG-S脚(1-2)orG-D脚(1-3),标准值设定值为3000PF,用MODE2测试,误差范围-1–30%,RepeatD(Hilowpin不可change)
6.3.2确认不良零件区块(横行/纵行)之设定是否与点图相符.
6.3.3BoardView显示零件面并调整与M/B方向一致
6.3.4零件SKIP时,需注明原因,/NC;/NP;/C;/R;/Q;/BP;/M;等
6.3.5所有零件按照J→R→C→X→L→F→D→Q→U排序
6.3.6零件位置上已layout短路线,若BOM无零件,则不外加测试(零件名称前不加J)
6.1.3重测次数设为3次.
6.1.4Firstpin为1,Lastpin设定为SWB(256)的整数倍并大
于下针盘的最后一针点数.
6.1.5OPS档设定原则为2(155585),”短路RawTest-1”字段
打勾,但可视情况调整.
6.1.6测试不良报表打印最大行数设为20,打印方式为按F12打印
6.2Open/ShortLearning
MODE=1
B.一般晶体管(NPN型),使用电压测试Step2(B→E)Act/Std=0.7V,误差范围+50%-50%,Type=Q
MODE=1
C.一般晶体管(NPN型),使用电压测试Step3(C→E→B)Act=5V,Std=0.3V,误差范围+30%-1%,隔离点=B,MODE=4
D.一般晶体管(PNP型),使用电压测试Step1(C→B)Act/Std=0.7V,误差范围+50%-50%,Type=Q
C.ZD加测反向崩溃电压(约3.9V以上),误差范围+50%-30%,MODE1,Delay30
D.LED参数为Act/Std=2.3V,误差范围+30%-30%,Mode=1,Delay=30
6.3.12晶体管
A.一般晶体管(NPN型),使用电压测试Step1(B→C)Act/Std=0.7V,误差范围+50%-50%,Type=Q