PCB的电磁兼容设计规范
PCB EMC设计指导书
PCB EMC设计指导书PCB EMC设计指导书1、引言1.1 目的1.2 范围1.3 定义2、设计准则2.1 电磁兼容性（EMC）基础知识2.1.1 电磁辐射和抗扰度2.1.2 EMI / EMC 标准和法规2.1.3 PCB EMC 设计原则2.2 PCB 布局与走线2.2.1 分层布局2.2.2 构建地面层2.2.3 信号与功率分离布线2.2.4 控制信号和高频信号走线2.2.5 时钟信号走线2.2.6 地线和信号线的分隔与交叉 2.2.7 电源线与信号线的分离2.2.8PCB 响应电磁干扰2.3 元件选择和布局2.3.1 高频元件布局2.3.2 过滤器和抑制器件选择2.3.3 元件之间的距离和隔离2.3.4 电源和地线布局2.3.5 电源噪声抑制2.4 PCB 设计技巧2.4.1 PCB 层厚和材料选择2.4.2 阻抗控制2.4.3 地线设计2.4.4 控制信号与高频信号传输 2.4.5 地和电源平面结构2.4.6 PCB 整体尺寸和外壳设计3、PCB 测试和验证3.1 EMI 测试方法3.2 EMI 测试仪器和设备3.3 可行性测试3.4 PCB EMC 验证方法4、EMI 问题的分析和解决4.1 EMI 问题分析方法4.2 EMI 解决技术和方法4.2.1 增加滤波器4.2.2 降低串扰4.2.3 调整元件布局4.2.4 优化引脚布局4.2.5 控制功率和信号引脚的电流路径 4.2.6 使用屏蔽技术4.2.7 电磁屏蔽盖设计4.2.8地线和电源线降噪5、参考文献附件：附件1：EMC 测试报告示例附件2：PCB 布局示意图案例本文所涉及的法律名词及注释：1、EMC：电磁兼容性，是指电子设备在共存共用相互连接的环境下，不互相干扰而正常工作的能力。
2、EMI：电磁干扰，是指电子设备在工作时产生的电磁能量对其他设备或系统的干扰现象。
3、PCB：Printed Circuit Board，印刷电路板的简称，用于连接和支持电子元件的导电板。
PCBEMC设计规范
PCBEMC设计规范PCBEMC（Printed Circuit Board Electromagnetic Compatibility）设计规范是指在设计和制造PCB（Printed Circuit Board）时，为了保证电路板的电磁兼容性，所需遵循的一系列规范和技术要求。
电磁兼容性（EMC）是指电子设备在电磁环境中，无论是作为干扰源还是受到干扰，都不存在对其它设备或环境的无意干扰的能力。
PCBEMC设计规范的主要目的是避免电路板干扰周围设备和被周围设备干扰的情况，以保证电子设备的正常运行。
一、PCBEMC设计规范的基本要求1、尽量避免信号线的大环路：大环路是导致电磁干扰的主要原因之一。
因此，再设计PCB时，应尽量避免信号线的大环路。
2、减少地线的阻抗：地线的阻抗对于电磁兼容性非常重要。
地线阻抗过大容易导致共模信号的产生，而地线阻抗过小又会导致与其它地面之间的干扰。
因此，应采用正确的地面布局，减少地线的阻抗。
3、正确选择适当的电容：电容必须正确地选择，以防止高频电流的干扰。
电容的参数应该与应用环境的情况相结合。
4、正确布局各器件：各器件在PCB上应尽可能地被布置在合理的位置，以防止器件之间的互相干扰。
另外，在布局时，应注意与辐射源的距离，尽量避免电路板上的辐射源与周围设备的相互干扰。
5、正确选择适当的地面：地面的用途是通过减小信号的信源来减少桥接层和辐射的成本。
因此，必须正确选择适当的地面。
适当的地面可以降低自由空间的辐射垂直系数，并减小外界电磁场辐射下的接收功率。
6、控制走线电阻：在PCBEMC设计中，走线的电阻至关重要。
电阻越大，电流越大，产生的辐射越大，从而对周围设备产生干扰。
因此，应尽量控制走线的电阻。
7、正确选择适当的接口：在PCBEMC设计中，正确选择适当的接口可以有效地防止电磁干扰的影响。
因此，在选择接口时应遵循EMC方面的实际需求。
二、PCBEMC设计规范的实现方法1、采用不同层次的布线方式采用不同层次的布线方式可以在PCB上实现不同信号之间的隔离，从而避免互相干扰。
PCB的电磁兼容设计概述
PCB的电磁兼容设计概述引言电磁兼容（Electromagnetic Compatibility，简称EMC）是指电子设备在不产生或不受外界电磁干扰的情况下，正常工作以及在其工作环境中不对其他设备产生电磁干扰的能力。
在PCB设计中，电磁兼容设计的重要性不言而喻。
本文将对PCB的电磁兼容设计概述进行讨论，包括EMC的基本原理、常见问题以及相应的解决方案。
电磁兼容的基本原理电磁兼容设计的基本原理是通过合理的电路布局、地线设计以及滤波等措施来减少电磁辐射和电磁感应干扰。
在PCB设计中，以下原则应被遵循：1. 电路布局在PCB的电路布局中，重要的电路组成部分应尽可能远离辐射噪声源。
此外，不同功能的电路应相互隔离，以避免彼此之间的干扰。
例如，高频电路和低频电路应分别布局在不同的地方，并通过光隔离、屏蔽罩等手段来相互隔离。
2. 地线设计地线是PCB中保证信号的可靠传输以及防止电磁干扰的重要组成部分。
良好的地线设计可以有效减少信号回流路径上的电磁辐射。
为了实现良好的地线设计，在PCB布线过程中，应遵循以下几点原则： - 尽量将地线和信号线走在同一层，减少信号与地线之间的交叉。
- 采用宽而短的地线，以降低地线的电阻和电感。
- 在PCB布线中，要避免地线回流路径过长，尽量使其短而直。
3. 滤波措施滤波是一种常用的减少电磁干扰的手段。
在PCB设计中，通过合理的滤波器设计可以有效滤除电磁噪声，从而提高系统的电磁兼容性。
常见的滤波器包括低通滤波器、带通滤波器和带阻滤波器等。
在选取滤波器时，应结合系统的实际需求来确定合适的滤波器类型和参数。
常见问题及解决方案在PCB设计中，存在一些常见的电磁兼容问题，下面将结合这些问题给出相应的解决方案。
1. 辐射噪声问题辐射噪声是指电子设备所产生的电磁波通过空气或其他传导介质传播到周围环境中产生的干扰。
为了减少辐射噪声，可以采取以下措施：- 合理规划PCB布局，将辐射噪声源与敏感电路部分分开。
PCB板的电磁兼容设计
PCB板的电磁兼容设计
5
频率和时间
➢EMI通常在频域中研究。 ➢RF能量是通过各种媒体传播的周期性波。
PCB板的电磁兼容设计
6
幅度
骚扰信号幅度越大，干扰就越大。因此，限 制RF能量的幅度峰值是很重要的，使之达到 满足电路、装置及系统的运行需要的程度。
PCB板的电磁兼容设计
7
阻抗
发射源和接收机的阻抗。高阻抗源对低阻 抗接收器的干扰小，相反的情况同样成立。 这一规律也适用于辐射耦合。高阻抗和电 场相关，低阻抗和磁场相关。
11
4种耦合路径，每种耦合路径有4种传输机制： a) 传导耦合：是一种共阻抗耦合； b) 电磁场耦合； c) 磁场耦合； d) 电场耦合。
PCB板的电磁兼容设计
12
➢当一个电流回路产生的一部分磁通量经过另 一个电流路径形成的第2个环路时，就会出现 磁场耦合。
➢磁通量耦合由两个回路之间的互感系数表示。 噪声电压包括互感和电流变化的速率。
20
根据电路的功能单元对电路的全部元器 件进行布局时，要符合以下原则：
① 按照电路的流程安排各个功能电路单元 的位置，使布局便于信号流通，并使信 号尽可能保持一致的方向。
② 以每个功能电路的核心元件为中心，围 绕它来进行布局。元器件应均匀、整齐、 紧凑地排列在PCB上，尽量减少和缩短 各元器件之间的引线和连接。
I CdV / dt
PCB板的电磁兼容设计
15
当处理辐射发射问题时，最普遍的规则是：频率越 高，辐射耦合的效率就越高；频率越低，传导路径 EMI的效率就越高。耦合的程度取决于频率。
PCB板的电磁兼容设计
16
7.1.3 PCB和天线 ➢PCB可以通过自由空间像天线一样发射
PCBEMC设计规范
PCBEMC设计标准1. 引言电子产品的设计和制造中，电磁兼容性〔Electromagnetic Compatibility, EMC〕是一个至关重要的考虑因素。
为了保证产品在遇到电磁干扰时的良好表现，必须遵循一定的设计标准。
本文档旨在为PCB〔Printed Circuit Board〕的EMC设计提供详细指南和建议。
2. 设计布局2.1 别离敏感和噪声局部将PCB分为敏感电路局部和噪声电路局部，并合理布局两者之间的间距。
敏感局部应远离噪声产生器，而噪声局部应尽可能靠近电源和地线等有源器件。
2.2 信号地线和电源地线别离为了防止共模干扰，应将信号地线和电源地线别离，并通过独立的连接方式连接到整个电路板。
同时，应确保地线的大小足够宽，以降低电阻和电感。
2.3 阻止信号循环当信号线和地线形成回路时，可能会导致电磁干扰的增加。
在设计过程中，应注意防止信号线和地线之间形成闭环。
2.4 引入绕线在布局中，根据需要引入绕线，以减少过长的信号线和地线。
3. 网络连接3.1 电源线在设计过程中，应注意电源线的布局。
电源线宜短而粗，尽量减小电阻和电感对电磁干扰的影响。
3.2 地线和信号线在PCB布线时，应确保地线和信号线能够平行走向。
相邻的高速信号线和地线应尽可能靠近。
3.3 电源和信号线的层间穿越在层间穿越时，应减小穿越的区域，防止电源和信号线之间形成环状穿越。
4. 高速设计4.1 控制信号的走线在高速信号走线时，应防止普通信号跨越高速信号线。
同时，应保证高速信号线尽量保持匹配和平行走向。
4.2 信号之间的间距在高速信号布局中，应确保相邻信号之间的间距足够，并且防止平行走向。
间距的增加可以减小信号之间的串扰。
4.3 地线和反向信号线的布局在高速信号布局中，应在信号线的两侧引入地线和反向信号线，以控制信号的传输和降低辐射噪声。
5. 硬件设计5.1 硬件敷铜和接地应在PCB上适当敷铜，以提供良好的接地和屏蔽。
同时，适当增加接地点，降低接地电阻和接地电感。
印制电路板得电磁兼容性设计规范
印制电路板得电磁兼容性设计规范引言本人结合自己在军队参与得电磁兼容设计工作实践,空军系统关于电子对抗进行得两次培训(雷达系统防雷、电子信息防泄露)及入司后参与706所杨继深主讲得EMC培训、701所周开基主讲得EMC培训、自己在地方电磁兼容实验室参与EMC整改得工作体验、特别就是国际IEEE委员发表得关于EMC有关文章、与地方同行得交流体会,并结合公司得实验情况,对印制电路板得电磁兼容性设计进行了一下小结,希望对印制电路板得设计有所作用。
需要提醒注意得就是:总结中只就是提供了一些最基础得结论,对具体频率信号得走线长度计算、应考虑得谐波频率、波长、电路板级屏蔽、屏蔽体腔得设计、屏蔽体孔径得大小、数目、进出导线得处理、截止导波管直径、长度得计算及静电防护,雷电防护等知识没有进行描述。
或许有些结论不一定正确,还需各位指正,本人将不胜感谢。
一、元器件布局印刷电路板进行EMC设计时,首先要考虑布局,PCB工程师必须与结构工程师、EMC工程师一起协调进行,做到两者兼顾,才能达到事半倍。
首先要考虑印刷电路板得结构尺寸大小,考虑如何对器件进行布置。
如果器件分布很散,器件之间得传输线可能会很长,印制线路长,阻抗增加,抗噪声能力下降,成本也会增加。
如果器件分布过于集中,则散热不好,且邻近线条易受耦合、串扰。
因此根据电路得功能单元,对电路得全部元器件进行总体布局。
同时考虑到电磁兼容性、热分布、敏感器件与非敏感器件、I/O接口、复位电路、时钟系统等因素。
一般来说,整体布局时应遵守以下基本原则:1、当线路板上同时存在高、中、低速电路时,应该按逻辑速度分割:布置快速、中速与低速逻辑电路时,高速得器件(快逻辑、时钟振荡器等) 应安放在靠近连接器范围内,减少天线效应、低速逻辑与存储器,应安放在远离连接器范围内。
这样对共阻抗耦合、辐射与交扰得减小都就是有利得。
2,电容取值为10uF＋3,使电源电压先经4避免强辐射信号时应着重考虑。
PCB的电磁兼容性设计
布局
以每个功能电路的核心元件为中心，围绕它来进 行布局。元器件应均匀、整齐、紧凑地 排列在PCB上．尽量减少和缩短各元器件之间的 引线和连接。在高频下工作的电路，要考虑元器 件之间的分布参数。一般电路应尽可能使元器件 平行排列。这样，不但美观．而且装焊容易．易 于批量生产。 位于电路板边缘的元器件，离电路板边缘一般不 小于2mm。电路板的最佳形状为 矩形。长宽比为3：2成4：3。电路板面尺寸大于 200x150mm时．应考虑电路板所受的机械强度。
布线
布线的原则如下： 输入输出端用的导线应尽量避免相邻平行。最好加线 间地线，以免发生反馈藕合。 印制摄导线的最小宽度主 要由导线与绝缘基扳间的粘附强度和流过它们的电流值决 定。 当铜箔厚度为 0.05mm、宽度为 1 ~ 15mm 时．通过 2A的电流，温度不会高于3℃，因此 ．导线宽度为1.5mm 可满足要求。对于集成电路，尤其是数字电路，通常选 0.02~0.3mm导线宽度。当然，只要允许，还是尽可能用 宽线．尤其是电源线和地线。导线的最小间距主要由最坏 情况下的线间绝缘电阻和击穿电压决定。对于集成电路， 尤其是数字电路，只要工艺允许，可使间距小至5~8mm。
布局
对于电位器、可调电感线圈、可变电容器、微动 开关等可调元件的布局应考虑整机的结构要求。 若是机内调节，应放在印制板上方便于调节的地 方；若是机外调节，其位置要与调节旋钮在机箱 面板上的位置相适应。应留出印制板定位孔及固 定支架所占用的位置。根据电路的功能单元．对 电路的全部元器件进行布局时，要符合以下原则： 按照电路的流程安排各个功能电路单元的位置， 使布局便于信号流通，并使信号尽可能 保持一致的方向。
布局
首先，要考虑PCB尺寸大小。PCB尺寸过 大时，印制线条长，阻抗增加，抗噪声能 力下降，成本也增加；过小，则散热不好， 且邻近线条易受干扰。在确定PCB尺寸 后．再确定特殊元件的位置；最后，根据 电路的功能单元，对电路的全部元器件进 行布局。尽可能缩短高频元器件之间的连 线，设法减少它们的分布参数和相互间的 电磁干扰。易受干扰的元器件不能相互挨 得太近，输入和输出元件应尽量远离。
PCB 电磁兼容性方面的原则
•重要原则#1:
-最小化所有与高频相关的电源以及信号电流回路的面积.
•重要原则#2:
-保持良好的电流回流平面–地平面上禁止存在缺口/裂隙!
•重要原则#3:
-不要混淆信号回流路径与地，比如Diff和Amp.
•重要原则#4:
-不要在连接器与连接器间的电缆附近放置高频装置，否则这种类似高频信号接收天线的设计将导致你的电磁兼容设计失败.
•重要原则#5:
-控制上升时间或转换速率，如果你可以将时钟周期内的上升时间调整20%的幅度，那么会非常有价值.
•场/板外通讯驱动要紧邻I/O连接器–所有I/O布线要尽可能短(<1.5 cm).•连接器要靠近板边缘.
•高频模块要使用金属网栅与周围器件隔离.或者使用LP滤波器屏蔽电磁辐射.
•晶振要尽可能靠近单片机(MCU)或时钟驱动器. 长导线是高频时钟脉冲的最佳电磁天线.
•高频状态下，长距离布线须与终端相匹配.
•微带线组成的临界微分网络需要尽可能远离板的边缘. 最小化额外的传播延迟时间且提高对阻抗的控制(最小的距离为2S,其中S是线间距).
•高频回路面积应最小化–也即缩短布线长度…再次强调！
•不允许用布线将电源或地与设备引脚连在一起! 一般常用导通孔直接与板相通，从而使电感最小化.。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
加强交通建设管理，确保工程建设质 量。12: 47:4212:47:4212:47T uesday , October 20, 2020
安全在于心细，事故出在麻痹。20.10.2020.10.2012: 47:4212:47:42October 20, 2020
踏实肯干，努力奋斗。2020年10月20 日下午1 2时47 分20.10. 2020.1 0.20
E = Z0IA / (2D2) V/m
ZW = Z0（2D/）
远场区内: H = IA / ( 2D) E = Z0 IA / ( 2D) ZW = Z0 = 377
杨继深 2002年4月
A/m V/m
A I
随频率、距离增加而增加 Z0
f、D
导线的辐射
近场区内: H = I L / (4D2) E = Z0I L / (8 2 D3) ZW = Z0（/2D）
125 600
300个
1250 4500
30个
1
10
100
1000
0.1 1 10 100 1000
½匝
无偏置
1½匝
有偏置
杨继深 2002年4月
I/O接口布线的一些要点
滤波电容 电源线连接
隔离变压器/ 光耦隔离器
地线连接
信号滤波器 干净区域
时钟电路、 高速电路
杨继深 2002年4月
桥 壕沟
滤波器电容量的选择
2.4
74AC 3.5 80 5.5 2.2 0.75
0.25
74F
3 80 5.5 2.2 0.75
0.25
74AS 1.4 120 2 0.8 3
0.15
仅代表了一个环路的辐射情况，若有N个环路辐射， 乘以 N 。因此，可能时，分散时钟频率。
杨继深 2002年4月
如何减小差模辐射？
E = 2.6 I A f 2 / D
D型连接器的屏蔽层搭接
杨继深 2002年4月
圆形连接器屏蔽层搭接
杨继深 2002年4月
接线端子上的屏蔽电缆
杨继深 2002年4月
尽量减小小辨接法的危害
杨继深 2002年4月
线路板上的局部屏蔽
片状电容
利用一层铜箔 做屏蔽盒面
杨继深 2002年4月
屏蔽盒的接地 间隔 < / 20
所有穿出屏蔽 盒的导线经过 滤波
用屏蔽电缆抑制共模辐射
DM CM
CM
CM
CM 杨继深 2002年4月
屏蔽电缆的评估
DM CM
CM
V 辐射环路
I
杨继深 2002年4月
V
ZT = V / I
不同屏蔽层的传输阻抗
10000 1000
铝箔
单层编织 最佳单层编织
传输阻抗（m /m）
100
双层编织
10
1
双层编织 +
0.1 双层金属
0.01
树立质量法制观念、提高全员质量意 识。20.10.2020.10.20Tuesday, October 20, 2020
人生得意须尽欢，莫使金樽空对月。12:47:4212:47: 4212:4710/20/2020 12:47:42 PM
安全象只弓，不拉它就松，要想保安 全，常 把弓弦 绷。20.10.2012:47:4212:47O ct-2020-Oct-20
0.001
102 103
杨继深 2002年4月
104 105
实心铜
双层编织 +
一层金属
106 107 108 Hz
屏蔽层的错误接法
CM
杨继深 2002年4月
电缆屏蔽层的正确端接
航空连接器
连接器上紧螺纹
D形连接器
指形簧片
护套与屏蔽层端接
导电弹性衬垫
杨继深 2002年4月
利用机械力将 屏蔽层压紧
金属连接器护套
线路板走线的电感
S L = 0.002S(2.3lg ( 2S / W ) + 0.5 H
W
I
I
M
杨继深 2002年4月
L = ( L1L2 - M2 ) / ( L1 + L2 - 2M ) 若：L1 = L2 L= ( L1 + M ) / 2
地线网格
杨继深 2002年4月
电源线噪声的消除
+40lg f
杨继深 2002年4月
f
1/d
1/tr
脉冲的差模辐射包络线
f
不同逻辑电路为了满足EMI指标要求 所允许的环路面积
逻辑 系列
4000B
上升 电流 时间
40 6
不同时钟频率允许的面积（cm2 ） 4MHz 10 30 100
1000 400
74HC 6 20 50 45 18
6
74LS 6 50 20 18 7.2
布线
低通滤波器
杨继深 2002年4月
电路中的强辐射信号
dBV/m
dBV/m
1
10
100
1000
所有电路加电工作
杨继深 2002年4月
1
10
100
1000
只有时钟电路加电工作
电流回路的阻抗
I
L
R
~
Z = R + jL
L=/I A
~
杨继深 2002年4月
单层或双层板如何减小环路的面积
杨继深 2002年4月
相信相信得力量。20.10.202020年10月 20日星 期二12时47分 42秒20.10.20
谢谢大家！
树立质量法制观念、提高全员质量意 识。20.10.2020.10.20Tuesday, October 20, 2020
人生得意须尽欢，莫使金樽空对月。12:47:4212:47: 4212:4710/20/2020 12:47:42 PM
R源 R负载
电容合适 电容过大
低速接口
10 ~ 100kB/s
上升时间 tr 0.5~1s
带宽 BW
320kHz
总阻抗 R
120
最大电杨继容深 C2002年42月400pF
高速接口 2MB/s
50ns 6MHz 100 150pF
低速CMOS
100ns 3.2MHz 300 100pF
TTL
10ns 32MHz 100~150 30pF
产生较强辐射
电源层
地线层 20H
杨继深 2002年4月
无地线
扁平电缆的使用
最好
较好
差
较好，但端接困难
地线
C
D
这两处都有地线
杨继深 2002年4月
B
A
扁平电缆
一部分信号回流经过ABCD
注意隐蔽的辐射环路
信号线
信号线+电源+地线
信号线
电源/地线
电源/地线
电源/地线 电源
杨继深 2002年4月
电源
环路对消概念减小辐射
PCB的电磁兼容设计
杨继深 2002年4月
脉冲信号的频谱
谐波幅度
tr
d
（电压或电流）
A
-20dB/dec
T
-40dB/dec
V( or I) = 2A(d+tr)/T V( or I) = 0.64A/Tf V( or I) = 0.2A/Ttrf2
1/d
杨继深 2002年4月
1/tr
频率（对数）
PCB
PCB
共模回路
改善量 = 20lg(E1 / E2) = 20lg ( ICM1 / ICM2 )
= 20lg[(VCM / ZCM1) / (VCM / ZCM2)]
=20 lg ( ZCM2 / ZCM1)
=20 lg ( 1+ ZL / ZCM1 )
dB
杨继深 2002年4月
铁氧体磁环使用方面的一些问题
电源线电感
这个环路尽量小
杨继深 2002年4月
储能电容
电源解耦电容的正确布置
尽量使电源线与地线靠近
杨继深 2002年4月
解耦电容的选择
dI dt
Z
C=
dV
各参数含义：
在时间dt内，电源线上出 现了瞬间电流dI，dI导致 了电源线上出现电压跌落 dV。
杨继深 2002年4月
1/2 LC
f
增强解耦效果的方法
不良布线举例
杨继深 2002年4月
68HC11
E时钟
B
74HC00
A
连接A、B
随便设置的地线没有用
杨继深 2002年4月
多层板能减小辐射
信号1 电源层
地线层
信号2
低频 高频
10
地线面的阻抗，m/ 平方 1
地线面具有很小的地线阻抗
杨继深 2002年4月
DC~0.5 1
10
100
1G
地线面上的缝隙的影响
安全象只弓，不拉它就松，要想保安 全，常 把弓弦 绷。20.10.2012:47:4212:47O ct-2020-Oct-20
加强交通建设管理，确保工程建设质 量。12: 47:4212:47:4212:47T uesday , October 20, 2020
安全在于心细，事故出在麻痹。20.10.2020.10.2012: 47:4212:47:42October 20, 2020
被测电流 I
杨继深 2002年4月
VdBV
传输阻抗：ZT = V / I
怎样减小共模辐射
E = 1.26 I L f / D
共模滤波 共模扼流圈 减小共模电压