电磁兼容(EMC)设计参考电路

今天终于弄懂了PCB高速电路板设计的方法和技巧

[讨论]今天终于弄懂了PCB高速电路板设计的方法和技巧受益匪浅啊电容, 最大功率, 技巧高速电路设计技术阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，并且得到最大功率输出的一种工作状态。高速PCB布线时，为了防止信号的反射，要求线路的阻抗为50Ω。这是个大约的数字，一般规定同轴电缆基带50Ω，频带75Ω，对绞线则为100Ω，只是取整数而已，为了匹配方便。根据具体的电路分析采用并行AC端接，使用电阻和电容网络作为端接阻抗，端接电阻R要小于等于传输线阻抗Z0，电容C必须大于100pF，推荐使用0.1UF的多层陶瓷电容。电容有阻低频、通高频的作用，因此电阻R不是驱动源的直流负载，故这种端接方式无任何直流功耗。串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生不期望的电压噪声干扰。耦合分为容性耦合和感性耦合，过大的串扰可能引起电路的误触发，导致系统无法正常工作。根据串扰的一些特性，可以归纳出几种减小串扰的方法： 1、加大线间距，减小平行长度，必要时采用jog 方式布线。 2、高速信号线在满足条件的情况下，加入端接匹配可以减小或消除反射，从而减小串扰。 3、对于微带传输线和带状传输线，将走线高度限制在高于地线平面范围要求以内，可以显著减小串扰。 4、在布线空间允许的条件下，在串扰较严重的两条线之间插入一条地线，可以起到隔离的作用，从而减小串扰。传统的PCB设计由于缺乏高速分析和仿真指导，信号的质量无法得到保证，而且大部分问题必须等到制版测试后才能发现。这大大降低了设计的效率，提高了成本，在激烈的市场竞争下显然是不利的。于是针对高速PCB设计，业界人士提出了一种新的设计思路，成为“自上而下”的设计方法，经过多方面的方针分析和优化，避免了绝大部分可能产生的问题，节省了大量的时间，确保满足工程预算，产生高质量的印制板，避免繁琐而高耗的测试检错等。利用差分线传输数字信号就是高速数字电路中控制破坏信号完整性因素的一项有效措施。在印制电路板（PCB抄板）上的差分线，等效于工作在准TEM模的差分的微波集成传输线对。其中，位于PCB顶层或底层的差分线等效于耦合微带线，位于多层PCB内层的差分线，等效于宽边耦合带状线。数字信号在差分线上传输时是奇模传输方式，即正负两路信号的相位差是180，而噪声以共模的方式在一对差分线上耦合出现，在接受器中正负两路的电压或电流相减，从而可以获得信号消除共模噪声。而差分线对的低压幅或电流驱动输出实现了高速集成低功耗的要求。

高速电路设计的经典案例

该文章版权归 smarteebit 所有。若有疑问，请联系 songmin2@https://www.360docs.net/doc/7010033053.html,
高速数字设计的经典案例若干则
【摘要】随着这些年半导体工艺突飞猛进的发展， “高速数字设计”对广大硬件工程师来说，已经不再是一个陌生的词。从航空、雷达到汽车电子，从无线通信到有线接入，甚至在一些低端的嵌入式系统上，高速数字电路都已经在大行其道。目前行业内已经有不少关于高速数字电路理论的好文章，笔者就不在这上面掺和了。本文着眼于理论和实际相结合，所用的素材都来自笔者亲历过的案例，相信活生生的事实，比空洞的理论更有说服力，也希望能使入行不久的硬件工程师们得到他们想要的信息，今后少走弯路。由于不会对理论作过多的阐述，因此，本文的阅读对象应该具有一点点高速数字设计的理论基础，请知。【关键词】高速数字设计高速数字电路案例
1 信号完整性
什么词汇在高速数字设计中出现得最多？对了，SI（Signal Integrity），也就是信号完整性。信号完整性问题的表现形式多种多样，主要有如下种类：
图 1 过冲（OVERSHOOT）
图 2 振铃（RING）
图 3 非单调性（NON MONOTONIC）
过冲：当较快的信号沿驱动一段较长的走线，而走线拓扑上又没有有效的匹配时，往往会产生过冲。过冲带来的问题主要是“1”电平高于接收端器件的输入最大电压值(VIHmax)，或“0”电平低于接收端器件的输入最小电压值(VILmin)，这样可能给器件带来潜在的累积性伤害，缩短其工作寿命，从而影响产品的长期稳定性。
Smarteebit
Page 1 of 17

过流保护电路设计

过流保护电路如上图所示。此电路是过流保护电路，其中100kΩ电阻用来限流，通过比较器LM311 对电流互感器采样转化的电压进行比较，LM311的3脚接一10kΩ电位器来调比较基准电压，输出后接一100Ω的电阻限流它与后面的220μF的电容形成保护时间控制。当电流过流时比较器输出是高电平产生保护，使SPWM不输出，控制场效应管关闭，等故障消除，比较器输出低电平，逆变器又自动恢复工作。 1.第一个部分是电阻取样...负载和R1串联...大家都知道.串联的电流相等...R2上的电压随着负载的电流变化而变化...电流大,R2两端电压也高...R3 D1组成运放保护电路...防止过高的电压进入运放导致运放损坏...C1是防止干扰用的... 2.第二部分是一个大家相当熟悉的同相放大器...由于前级的电阻取样的信号很小...所以得要用放大电路放大.才能用...放大倍数由VR1 R4决定... 3.第三部分是一个比较器电路...放大器把取样的信号放大...然后经过这级比较...从而去控制后级的动作...是否切断电源或别的操作...比较器是开路输出.所以要加上上位电阻...不然无法输出高电平... 4.第四部分是一个驱动继电器的电路...这个电路和一般所不同的是...这个是一个自锁电路... 一段保护信号过来后...这个电路就会一直工作...直到断掉电源再开机...这个自锁电路结构和单向可控硅差不多. 1 采用电流传感器进行电流检测过流检测传感器的工作原理如图1所示。通过变流器所获得的变流器次级电流经I／V转换成电压，该电压直流化后，由电压比较器与设定值相比较，若直流电压大于设定值，则发出辨别信号。但是这种检测传感器一般多用于监视感应电源的负载电流，为此需采取如下措施。由于感应电源启动时，启动电流为额定值的数倍，与启动结束时的电流相比大得多，所以在单纯监视电流电瓶的情况下，感应电源启动时应得到必要的输出信号，必须用定时器设定禁止时间，使感应电源启动结束前不输出不必要的信号，定时结束后，转入预定的监视状态。 2 启动浪涌电流限制电路开关电源在加电时，会产生较高的浪涌电流，因此必须在电源的输入端安装防止浪涌电流的软启动装置，才能有效地将浪涌电流减小到允许的范围内。浪涌电流主要是由滤波电容充电引起，在开关管开始导通的瞬间，电容对交流呈现出较低的阻抗。如果不采取任何保护措施，浪涌电流可接近数百A。开关电源的输入一般采用电容整流滤波电路如图2所示，滤波电容C可选用低频或高频电容器，若用低频电容器则需并联同容量高频电容器来承担充放电电流。图中在整流和滤波之间串入的限流电阻Rsc是为了防止浪涌电流的冲击。合闸时Rsc限制了电容C的充电电流，经过一段时间，C上的电压达到预置值或电容C1上电压达到继电器T动作电压时，Rsc被短路完成了启动。同时还可以采用可控硅等电路来短接Rsc。当合闸时，由于可控硅截止，通过Rsc对电容C进行充电，经一段时间后，触发可控硅导通，从而短接了限流电阻Rsc。 3 采用基极驱动电路的限流电路在一般情况下，利用基极驱动电路将电源的控制电路和开关晶体管隔离开。控制电路与输出电路共地，限流电路可以直接与输出电路连接，工作原理如图3所示，当输出过载或者短路时，V1导通，R3两端电压增大，并与比较器反相端的基准电压比较。控制PWM信号通断。 4 通过检测IGBT的Vce 当电源输出过载或者短路时，IGBT的Vce值则变大，根据此原理可以对电路采取保护措施。对此通常使用专用的驱动器EXB841，其内部电路能够很好地完成降栅以及软关断，并具有内部延迟功能，可以消除干扰产生的误动作。其工作原理如图4所示，含有IGBT过流信息的Vce不直接发送到EXB841 的集电极电压监视脚6，而是经快速恢复二极管VD1，通过比较器IC1输出接到EXB841的脚6，从而消除正向压降随电流不同而异的情况，采用阈值比较器，提高电流检测的准确性。假如发生了过流，驱动器：EXB841的低速切断电路会缓慢关断IGBT，从而避免集电极电流尖峰脉冲损坏IGBT器件。为避免在使用中因非正常原因造成输出短路或过载，致使调整管流过很大的电流，使之损坏。故需有快速保护措施。过流保护电路有限流型和截流型两种。限流型：当调整管的电流超过额定值时，对调整管的基极电流进行分流，使发射极电流不至于过大。图4-2为其简要电路图。图中R为一小电阻，用于检测负载电流。当IL不超过额定值时，T1、截止；当IL 超过额定值时，T'1导通，其集电极从T1的基极分流。从而实现对T1管的保护

USB电路保护图..

车载ECU的安全性能要求很高，在电气、物理、化学等各方面，各大汽车厂商通常都有自己严格的标准。一般情况下，车载ECU的外部接口都要有各种故障保护电路，其中最重要的莫过于对车载12V电源或对地发生短路时的保护电路。由于USB接口可以直接输出5伏电源，所以短路保护显得尤为重要。本文设计的保护电路可以实现对USB电源输出线的有效保护，无论USB电源输出线VBUS发生对12V电源还是对地短路，均不影响车载ECU内部电路的正常工作，实现了本质安全级的短路保护。 1、前言为了保证行车安全，车载ECU的安全性能要求很高，在设计时便要保证故障发生率尽量低。作为目前应用最为广泛的移动外设与主机间通讯接口，USB（Universal Serial Bus）具有成本低、使用简单、支持即插即用、易于扩展等特点，在车载娱乐和存储设备上获得了广泛的应用。因为USB接口提供了内置电源，可提供 500mA以上的电流，对于一些功率较大的设备，如移动硬盘等，其瞬时驱动电流则可达到1A以上。如果车载ECU上带有像USB总线这种可以直接输出电源的接口，为防止接口电路发生对电源或对地短路时损坏机体，其接口部分通常都应具有保护电路，以便执行故障自诊断和保护功能。当系统产生故障时，它能在存储体中自动记录故障代码并采用保护措施，防止系统损坏，避免引起安全事故。 2、电路设计利用比较器并结合外围电路，本文设计了一种可以自动探测USB电源输出线是否发了对12V电源或地短路，并且可以在短路故障发生时自动切断电源供应的保护电路。另外，如果探测到联接设备不在支持的USB设备之列，系统也可以借助本电路主动断开电源供应，并自动根据设备的连接状态实现对电源供应的控制。具体电路如图1所示。图1 USB VBUS短路保护电路图中MN1和MN2是USB电源通道上的两个MOSFET，用于控制5伏电源的输出，它们的G端都连接到比较器的输出端上。比较器的正端电位值受 3.3伏和VBUS共同影响，负端电位值由Umid通过电阻分压来决定，Umid的值总是与VCC5V和VBUS中的大者相同。本充分发挥二极管的正向导通和反向截止的作用，并对MOS管中快恢复二极管加以利用，利用一个比较器便可以构成一个窗口比较器。如果VBUS上的电压落在窗口之外（例如12V供电电压或地电平），那么比较器输出低电平，关断供电线的MOS管。这样既使12V电压无法进入系统内部，也防止了系统5V供电因为对地短路而发生过流，起到了保护系统不受短路侵扰的作用。 3、功能论证

高速电路设计参考(包含器件选择以及走线)

高速电路设计规则参考（初稿）张工 2015/3/8 高速电路完整性分析：信号完整性是指在电路设计中互连线引起的所有问题，它主要研究互连线的电气特性参数与数字信号的电压电流波形相互作用后，如何影响到产品性能的问题。主要表现在对时序的影响、信号振铃、信号反射、近端串扰、远端串扰、开关噪声、非单调性、地弹、电源反弹、衰减、容性负载、电磁辐射、电磁干扰等。（引用于博士对信号完整性的理解）同时，归根到底，信号失真源自于信号传输过程的阻抗变化，因此假如一个信号的传输途径处处阻抗匹配且均衡，这信号的质量可以很好保留，不过实际中不能完全做到，但可以通过注意这些问题从而是信号质量有所改善，另外在多次阻抗改变和跌落之后信号会出现信号振铃、信号反射、上冲以及下冲等现象，此时可以通过一些有效的方法避免。以下将从信号完整性的层面出发，介绍以下一些高速电路的设计规则参考：一、器件选型及布局 1电容选型 1.1不同容值电容搭配通常情况下有经验的工程师都知道一般电源入口处都会搭配容量大小不一样的电容进行去耦或储能，但经常一知半解，因为从理论计算，大小电容并联就是两个电容的容值相加，没有什么作用。不过现实中由于制作工艺以及封装的不同，不同容值的电容其ESL和ESR是不同的，其谐振频率也不同。因此在信号频率小于其器件的谐振频率时电容表现出容性，当信号频率大于器件的谐振频率时电容表现为感性，因此高速电路中大电容常常由于谐振频率较低，表现出感性特性，此时电路中的电容将被大大削弱了去耦特性。因此通过搭配不同容值的电容可以在较大范围内满足电路的需求。同时尽量选用小ESL的电容。

通常设计中可以通过搭配不同数量级的电容改善去耦效果。 1.2电容封装同样容量的不同封装形式的电容其谐振频率也不同，通常小封装的电容等效串联电感更低，效串联电感基本相同电容有更低的等效串联电感。某型号陶瓷电容的ESL和ESR 测量值如下：因此高速电路中尽量选用小封装的器件进行设计。 2电容的布局 2.1电容去耦半径和电容的摆放位置有经验的工程师都会知道电容布局时小电容需要尽量靠近电源入口，大电容就可以放的远一点，这是因为电容对电源进行去耦时其存在一个去耦范围，即“去耦半径”。超过该电容的去耦半径时的其将起不到去耦半径。同时大容值的电容的去耦半径大，小电容的去耦半径小。例如某电路中0.001UF的陶瓷电容的去耦半径大概为2.4厘米。其去耦半径大小不仅与器件本身，同时还跟焊接的电路有关，不过起主导作用的是容值。 2.2降低EMI时电容的连线随着工作频率升高，滤波器件的感抗和PCB线路感抗开始呈现，且频率越高感抗越大，对供电回路的纹波影响越明显，因此需要选用感抗小的小容量电容提供良好的去耦。同时还应缩短滤波电容两端到负载的电源与地的距离，尽可能将去耦电容和负载器件放置在同一层。为降低EMI，也应尽量减小电源线和地回路之间包围的面积。以下图例都是说明如何设计良好的去耦电路拓扑结构和布线策略。

电磁兼容EMC设计及测试技巧

电磁兼容EMC设计及测试技巧摘要：针对当前严峻的电磁环境，分析了电磁干扰的来源，通过产品开发流程的分解，融入电磁兼容设计，从原理图设计、PCB设计、元器件选型、系统布线、系统接地等方面逐步分析，总结概括电磁兼容设计要点，最后，介绍了电磁兼容测试的相关内容。当前，日益恶化的电磁环境，使我们逐渐关注设备的工作环境，日益关注电磁环境对电子设备的影响，从设计开始，融入电磁兼容设计，使电子设备更可靠的工作。电磁兼容设计主要包含浪涌（冲击）抗扰度、振铃波浪涌抗扰度、电快速瞬变脉冲群抗扰度、电压暂降、短时中断和电压变化抗扰度、工频电源谐波抗扰度、静电抗扰度、射频电磁场辐射抗扰度、工频磁场抗扰度、脉冲磁场抗扰度、传导骚扰、辐射骚扰、射频场感应的传导抗扰度等相关设计。电磁干扰的主要形式电磁干扰主要是通过传导和辐射方式进入系统，影响系统工作，其他的方式还有共阻抗耦合和感应耦合。传导：传导耦合即通过导电媒质将一个电网络上的骚扰耦合到另一个电网络上,属频率较低的部分(低于 30MHz)。在我们的产品中传导耦合的途径通常包括电源线、信号线、互连线、接地导体等。辐射：通过空间将一个电网络上的骚扰耦合到另一个电网络上，属频率较高的部分(高于30MHz)。辐射的途径通过空间传递，在我们电路中引入和产生的辐射干扰主要是各种导线形成的天线效应。共阻抗耦合：当两个以上不同电路的电流流过公共阻抗时出现的相互干扰。在电源线和接地导体上传导的骚扰电流，多以这种方式引入到敏感电路。感应耦合：通过互感原理，将在一条回路里传输的电信号，感应到另一条回路对其造成干扰。分为电感应和磁感应两种。对这几种途径产生的干扰我们应采用的相应对策：传导采取滤波（如我们设计中每个IC的片头电容就是起滤波作用），辐射干扰采用减少天线效应（如信号贴近地线走）、屏蔽和接地等措施，就能够大大提高产品的抵抗电磁干扰的能力，也可以有效的降低对外界的电磁干扰。电磁兼容设计对于一个新项目的研发设计过程，电磁兼容设计需要贯穿整个过程，在设计中考虑到电磁兼容方面的设计，才不致于返工，避免重复研发，可以缩短整个产品的上市时间，提高企业的效益。一个项目从研发到投向市场需要经过需求分析、项目立项、项目概要设计、项目详细设计、样品试制、功能测试、电磁兼容测试、项目投产、投向市场等几个阶段。在需求分析阶段，要进行产品市场分析、现场调研，挖掘对项目有用信息，整合项目发展前景，详细整理项目产品工作环境，实地考察安装位置，是否对安装有所限制空间，工作环境是否特殊，是否有腐蚀、潮湿、高温等，周围设备的工作情况，是否有恶劣的电磁环境，是否受限与其他设备，产品的研制成功能否大大提高生产效率，或者能否给人们的生活或工作环境带来很大的方便，操作使用方式能否容易被人们所

逆变器保护电路设计

安阳师范学院本科学生毕业设计报告逆变器保护电路设计作者秦文系（院）物理与电气工程学院专业电气工程及其自动化年级 2008级专升本学号 081852080 指导教师潘三博日期 2010.06.02 成绩

学生承诺书本人郑重承诺：所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写的研究成果，也不包含为获得安阳师范学院或其他教育机构的学位或证书所使用过的材料。与我一同工作的同志对本研究所做的任何贡献均以在论文中作了明确的说明并表示了谢意。签名：日期: 论文使用授权说明本人完全了解安阳师范学院有关保留、使用学位论文的规定，即:学校有权保留送交论文的复印件,允许论文被查阅和借阅；学校可以公布论文的全部或部分内容,可以采用影印、缩印或其他复制手段保存论文。签名: 导师签名: 日期:

逆变器保护电路设计秦文（安阳师范学院物理与电气工程学院，河南安阳 455002）摘要:本文针对SPWM逆变器工作中的安全性问题，阐述了如何利用电路实现保护复位和死区调节。在PWM三相逆变器中，由于开关管存在一定的开通和关断时间，为防止同一桥臂上两个开关器件的直通现象，控制信号中必须设定几个微秒的死区时间。尽管死区时间非常短暂，引起的输出电压误差较小，但由于开关频率较高，死区引起误差的叠加值将会引起电机负载电流的波形畸变，使电磁力矩产生较大的脉动现象，从而使动静态性能下降，降低了开关器件的实际应用效果，但是却对逆变器的安全运行意义重大。关键词:保护电路；复位电路；死区调节 1 引言在现在的系统中电力器件的应用也越来越广而与此同时对器件的保护也被认识了其重要性。电子器件很易被损坏，保护电路的要求也很苛刻。在工程应用中，为了使SPWM 逆变器安全地工作，需要有可靠的保护系统。一个功能完善的保护系统既要保证逆变器本身的安全运行，同时又要对负载提供可靠的保护。随着电力电子技术的发展，功率器件如IGBT、MOSFET等广泛应用于PWM变流电路中。对于任何固态的功率开关器件来讲，都具有一定的固有开通和关断时间，对于确定的开关器件，固有开通和关断时间内输入的信号是不可控的，称为开关死区时间，它引起开关死区效应，简称为死区效应。在电压型PWM逆变电路中，为避免同一桥臂上的开关器件直通，必须插入死区时间，这势必导致输出电压的误差。该误差是谐波的重要来源，它不但增加了系统的损耗，甚至还可能造成系统失稳。随着电力电子技术的发展,逆变器主电路、控制电路发生了较大变化,其性能不断改善,当然,保护电路也应随之作相应完善。逆变器保护电路主要包括过压保护、过载(过流) 保护、过热保护等几个方面。本文仅就保护复位电路与死区控制电路与的实现进行了分析和研究。 2 保护电路设计较之电工产品，电力电子器件承受过电压、过电流的能力要弱得多，极短时间的过电压和过电流就会导致器件永久性的损坏。因此电力电子电路中过电压和过电流的保护装置是必不可少的，有时还要采取多重的保护措施。 2.1 死区控制电路的结构设计死区控制电路的电路拓扑结构如图所示，其主要功能是确保主电路中的开关管S 1、S 2 不能同时导通。死区电路的波形图如图1所示，从图中可以明显地看出开关管S 1和S 2 的驱动信号没有使S 1与 S 2 同时导通的重叠部分，这就是两个主开关管之间存在所谓的“死区”。而通过改变HEF4528芯片的输出信号脉宽，就可以调节驱动信号的脉宽。（具体的方式是通过改变HEF4528芯片的外接RC电路的参数值实现的，如图2所示）如图3所示R t 、C t 的值与输出脉宽的关系在本文中，选择电位器P2的阻值为10kΩ,电容C237的容值为103pF，因此由图3可知，输出信号的脉宽大约为10μs 。

高速电路设计技术

咼速数字电路设计技术探讨宏碁计算机桌上型计算机研展处工程师■苏家弘关于高速数字电路的电气特性，设计重点大略可分为三项：正时(Timing )、信号质量(Signal Quality )与电磁干扰(EMI )的控制。在正时方面，由于数字电路大多依据频率信号来做信号间的同步工作，因此频率本身的准确度与各信号间的时间差都需配合才能正确运作。在高速的世界里，时间失之毫厘差以千里，严格的控制线长，基版材质等都成为重要的工作。在信号质量方面，高速电路已不能用传统的电路学来解释。随着频率变高，信号线长已逐渐逼近电磁波长，此时诸如传输线原理(Tra nsmission Line )的分布电路(Distribute circuit )的概念，需加以引进才能解释并改进信号量测时所看到的缺陷。在电磁干扰方面，则需防范电路板的电磁波过强而干扰到其它的电器用品。本文将依序介绍这些设计上的重点。正时(Timing) 如图1，来源(source )芯片(A)发岀一个频率长度(T)的信号a给目标(target)芯片B< 对A的内部机制而言，他发岀或收起信号a是在频率上升一段时间之后，这就是有效持续时间valid delay )。在最坏的情形下，a信号只能持续T-(Tmax-Tmin)的时间。而B芯片，必须在这段持续时间内读入a，那就必须在频率B上升之前，a已存在一段设置时间(setup time )，在上升之后，再持续一段保存时间( hold time )。要考虑的有以下几点: 1. A与B所收到的频率信号CLK_A与CLK_B是否不同步？亦即是否有频率歪斜( clock skew ) 的现象。 2. 信号a从A传至B所用的传导时间(flight time )需要多少？ 3. 频率本身的不稳度(clock jitter )有多少？我们所设计的设置时间与保存时间能否容忍这个误差？传输速度的计算就1、2两点，我们都必须计算信号在电路板上的传导速度才行，但这又和许多系数息息相关，包括导体(通常为铜箔)的厚度与宽度，基板厚度与其材质的电介系数( permittivity )。尤其以基板的电介系数的影响最大：一般而言，传导速度与基板电介系数的平方根成反比。以常见的FR-4而言，其电介系数随着频率而改变，其公式如下：￡ =4.97-0.257log 但须注意，此处的参数f不是频率的频率，而是信号在傅立叶转换后所占的频宽。以Pentium n的频率信号为例，其上升或下降缘速率典型值约在2V/ns,对2.5V的频率信号而言，从10%到90%的信号水平约需1ns的时间，依公式： BW=0.35/T 可知频宽为350MHz。代入公式可知电介系数大约是 4.57。如果传导的是两片无穷大的导体所组成的完美传输线，那么传输的速度应为亦即 1.38xm/sec，或者5.43 in ch/ns。

电磁兼容EMC设计指南

EDP电磁兼容设计平台专注EMC解决方案，规范EMC设计流程；打造智能化的EMC设计平台。 1、企业面临的EMC设计应用现状 ?投入成本高，解决问题周期长；为解决产品EMC问题，不断进行测试验证，反复的进行改版设计。 ?企业设计人员EMC知识储备不全面；解决EMC问题往往靠设计人员过去的工作经验。 ?EMC设计流程不规范，EMC设计没有参透于电子产品开发过程各个阶段（总体方案阶段、设计阶段、开发阶段、测试阶段、认证阶段等）。 ?公司技术文献和多年积累的产品开发经验不能良好的共享、消化，没有一个系统将公司无形的技术经验转化为有形的产品开发技术要求。 2、企业面临的EMC问题 ?激烈的产品竞争要求企业开发的产品有更高的品质。 ?快速的市场变化要求企业有更高的产品开发效率。 ?高规格的EMC认证和EMC设计技术要求企业有更高的产品开发能力。 ?规范化的企业文化要求有更高效的产品开发流程。 3、EDP电磁兼容设计平台优势 ?赛盛技术多位专家10多年的经验融合荟萃； ?赛盛技术多项产品电磁兼容设计专利技术； ?智能化标准化项目管理设计平台 ?几十种典型接口电磁兼容解决方案； ?上百种PCB层叠电磁兼容设计方案； ?完整的电磁兼容布线设计规则； ?完整的结构屏蔽电磁兼容设计方案； ?多行业电缆与连接器电磁兼容解决方案； ?多行业、近百个产品实际电磁兼容设计验证与经验总结;

4、EMC设计平台介绍利用计算机技术，整合人工智能、数据库、互联网等开发手段，对于现有的电磁兼容技术资源（包括各种设计规则，解决方案等）以及企业产品研发积累的技术检验等进行全面的管理和应用，实现现阶段对于企业电磁兼容的研发流程规范化和研发工程师电磁兼容设计的技术支持和辅助开发；未来电磁兼容专家系统一提供智能化技术支持（包括产品开发电磁兼容风险评估功能，自动检查和纠正电磁兼容设计功能、产品设计系统仿真和功能电路仿真等）为主要目标和发展方向。电磁兼容设计平台：主要包括PCB设计、原理图设计、结构设计、电缆设计等四部分组成；系统依据用户设计要求和EMC设计要素，智能化输出相应的产品PCB设计方案、产品原理图设计方案、产品结构设计方案、产品电缆设计方案，然后用户依据产品信息保存方案（方案为标准技术设计模板，内容依据设计内容自动生成格式化的文件）。使用电磁兼容设计(EDP)软件,会让我们很轻松的完成这些复杂困难的工作，用户输入产品产品设计的相关要素，软件就能够智能化输出产品EMC设计方案。不管企业之前是否有电磁兼容设计经验？是否有电磁兼容设计规范？是否有电磁兼容标准化设计流程？是否有电磁兼容技术专家？企业在应用EDP软件后,EDP软件能够快速帮助企业解决以下方面问题： 1、快速提升企业产品电磁兼容性能：系统一旦使用上就能够快速地指导企业产品进行电磁兼容有效的设计工作，迅速提升企业产品的电磁兼容性能； 2、能够解决企业多型号产品同时开发，技术专家资源不够使用的情况：智能化的软件可以同时多款多个型号产品，不用设计阶段并行进行开发；能够在很短的时间内给出相应的设计方案，结合产品设计要求指导设计人员进行设计，不耽误产品由于专家资源不足而造成正常设计进度延误； 3、提高产品研发人员EMC技术设计水平：由于有规范化、标准化的方案输出，设计人员在进行新产品开发的时候，能够参考、学习标准化的技术方案；提升自身EMC设计知识水平，减少后期类似设计问题； EDP软件在手,EMC设计得心应手!

防护电路设计规范华为

DKBA 华为技术有限公司企业技术规范 DKBA1268-2003.08 代替DKBA3613-2001.11防护电路设计规范 2003-11-10发布2003-11-10实施华为技术有限公司发布

目次前言 (6) 1范围和简介 (7) 1.1范围 (7) 1.2简介 (7) 1.3关键词 (7) 2规范性引用文件 (7) 3术语和定义 (8) 4防雷电路中的元器件 (8) 4.1气体放电管 (8) 4.2压敏电阻 (9) 4.3电压钳位型瞬态抑制二极管（TVS） (10) 4.4电压开关型瞬态抑制二极管（TSS） (11) 4.5正温度系数热敏电阻(PTC） (11) 4.6保险管、熔断器、空气开关 (12) 4.7电感、电阻、导线 (13) 4.8变压器、光耦、继电器 (14) 5端口防护概述 (15) 5.1电源防雷器的安装 (16) 5.1.1串联式防雷器 (16) 5.1.2并联式防雷器 (16) 5.2信号防雷器的接地 (18)

5.3天馈防雷器的接地 (19) 5.4防雷器正确安装的例子 (19) 6电源口防雷电路设计 (20) 6.1交流电源口防雷电路设计 (20) 6.1.1交流电源口防雷电路 (20) 6.1.2交流电源口防雷电路变型 (22) 6.2直流电源口防雷电路设计 (23) 6.2.1直流电源口防雷电路 (23) 6.2.2直流电源口防雷电路变型 (24) 7信号口防雷电路设计 (25) 7.1E1口防雷电路 (26) 7.1.1室外走线E1口防雷电路 (26) 7.1.2室内走线E1口防雷电路 (27) 7.2网口防雷电路 (31) 7.2.1室外走线网口防雷电路 (31) 7.2.2室内走线网口防雷电路 (32) 7.3E3/T3口防雷电路 (36) 7.4串行通信口防雷电路 (36) 7.4.1RS232口防雷电路 (36) 7.4.2RS422&RS485口防雷电路 (37) 7.4.3V.35接口防雷电路 (39) 7.5用户口防雷电路 (39)

关于高速电路设计的几个热门(困惑)观点

关于高速电路设计的几个热门（困惑）观点这一期和大家聊一聊高速电路设计中常见的几个设计观点，当然，对于这一部分可能会有一些工程师有不一样的观点，毕竟每一个人的理解都也不太一样，这也是就本人做过的或者了解到一些其他比较优秀公司的经验和设计习惯做这次分享。主要是总结高速线布线的一些情况。 1、关于松耦合还是紧耦合。只要了解高速电路的工程师都知道，差分线有紧耦合和松耦合之分，很多工程师在此都会纠结。一般SI工程师都会说这要看情况，我也会这么讲。但是从很多产品经验来看，对于差分走线，尽可能使用紧耦合会比较好。但是也有例外的情况，如果整个链路的布线有比较长一段距离无法达到紧耦合的话，这时就最好使用松耦合。图1显示了一对高速差分走线，采用了松耦合。由于最小间隔距离要求(受到SMA连接器的结构限制)，在器件下无法采用紧耦合。如果内层采用紧耦合，信号会从紧耦合瞬变成松耦合，这会引起阻抗不连续。图1. 松耦合和地参考实例 2、关于使用微带线还是带状线。通常，PCB布线分为微带线和带状线。很多资料都在讨论高速信号到底是使用微带线还是带状线，个人认为，布线在哪一层都是可以的，根据需要，如果布线长度较长，那么建议布线在内层（带状线）比较好（损耗和串扰都非常有优势），当然，内层会使信号换层，增加via。带状线还有将信号与其他噪声源相屏蔽的优势。

3、关于布线为圆弧角。现在设计工程师经常流传说高速信号线在设计时，都要使用圆角布线，其实不一定，我们之前做过很多实验，对于不超过10Gbps的信号设计，45°角布线完全可以满足设计要求（SI/EMC），当然，建议不要使用90°拐角，这会带来阻抗不连续性。当然，要是你还是不相信，那么你就去绕圆弧线吧。 4、关于跨分割。大家在学习高速电路设计的时候，不要让高速信号跨过平面分割层。当然，谁又不想有一个完整的平面，但是，当你遇到HDI板的时候，就会遇到不得不跨分割的情况，那么，请大胆的跨吧。记得让布线尽快的跨过gap区域（如图2），切忌在gap上绕线（如图3）；如果可以，请就近加一颗合适的电容（猜一猜为什么要一个电容？）。（记住，这是在逼不得已的情况再跨，切记不要胡乱的来回跨，毕竟跨分割会增加返回通路，导致布线电感增加，阻抗变化，进而影响信号完整性）图2 跨分割平面

SI高速电路设计

SI高速电路设计：EMI抑制 4.3 EMI的控制我们知道，造成设备性能降低或失效的电磁干扰必须同时具备三个要素，首先是有一个电磁场所，其次是有干扰源和被干扰源，最后就是具备一条电磁干扰的耦合通路，以便把能量从干扰源传递到受干扰源。因此，为解决设备的电磁兼容性，必须围绕这三点来分析。一般情况下，对于EMI的控制，我们主要采用三种措施：屏蔽、滤波、接地。这三种方法虽然有着独立的作用，但是相互之间是有关联的，良好的接地可以降低设备对屏蔽和滤波的要求，而良好的屏蔽也可以使滤波器的要求低一些。下面，我们来分别介绍屏蔽、滤波和接地。屏蔽能够有效的抑制通过空间传播的电磁干扰。采用屏蔽的目的有两个，一个是限制内部的辐射电磁能量外泄出控制区域，另一个就是防止外来的辐射电磁能量入内部控制区。按照屏蔽的机理，我们可以将屏蔽分为电场屏蔽、磁场屏蔽、和电磁场屏蔽。4.3.1.1 电场屏蔽一般情况下，电场感应可以看成是分布电容间的耦合，图1-4-4是一个电场感应的示意图。图1-4-4 电场感应示意图其中A为干扰源，B为受感应设备，其中Ua和Ub之间的关系为Ub=C1*Ua/(C1+C2)C1为A、B之间的分布电容；C2为受感应设备的对地电容。根据示意图和等式，为了减弱B上面的地磁感应，使用的方法有 EMI 控制技术现有的系统级 EMI控制技术包括： 1.将电路封闭在一个 FARADAY（法拉第）盒中（注意包含电路的机械封装应该密封）来实现 EMI屏蔽； 2.在电路板或者系统的 I/O端口采取滤波和衰减技术来实现 EMI 控制； 3.实现电路的电场和磁场的严格屏蔽，或者在电路板上采取适当的设计技术严格控制 PCB 走线和电路板层（自屏蔽）的电容和电感，从而改善 EMI 性能。一般来说，越接近 EMI源，实现 EMI控制所需的成本就越小。PCB 的集成电路芯片是EMI 最主要的能量来源，因此如果能够深入了解集成电路芯片的内部特征，可以简化 PCB和系统级设计中的 EMI控制。 EMI 的来源数字集成电路从逻辑高到逻辑低之间的转换或者从逻辑低到逻辑高之间的转换过程，输出端产生的方波信号频率并不是导致 EMI 的唯一频率成分。该方波中包含频率范围宽广的正弦谐波分量，这些正弦谐波分量构成工程师所关心的 EMI频率成分。最高的 EMI频率也称为 EMI发射带宽，它是信号上升时间而不是信号频率的函数。计算 EMI发射带宽的公式为： F=0.35/Tr，其中：F 是频率，单位是 GHz；Tr 是单位为 ns（纳秒）的信号上

EMC结构电磁兼容设计规范

结构件电磁兼容设计规范

目次 117.3.2 示例 (11) 7.3.1 编码描述规定 (10) 7.3 屏蔽材料的编码描述 (10) 7.2.3 示例 (10) 7.2.2 标注说明 (10) 7.2.1 绘图和标注规定 (10) 7.2 屏蔽材料的绘图和标注 (9) 7.1 屏蔽材料命名规则 (9) 7. 屏蔽材料 (8) 6.5.2 滤波器的安装 (8) 6.5.1 线缆的屏蔽措施 (8) 6.5 线缆的屏蔽 (7) 6.4.3 其他孔洞的屏蔽 (6) 6.4.2 通风孔的屏蔽 (6) 6.4.1 孔洞屏蔽效能影响因素 (6) 6.4 孔洞的屏蔽 (5) 6.3 缝隙的屏蔽 (4) 6.2 屏蔽方案的选择 (4) 6.1 屏蔽设计的基本原则 (4) 6. 结构件屏蔽设计指引 (3) 5.4 成本控制 (3) 5.3 屏蔽效能等级的确定 (2) 5.2 屏蔽效能测试标准 (2) 5.1 屏蔽效能等级的划分 (2) 5. 结构件屏蔽效能等级 (2) 4. 结构件电磁兼容设计程序要求 (1) 3. 术语 (1) 2. 引用标准 (1) 1. 范围.................................................................

129. 标识 (12) 8.3 地线的屏蔽 (12) 8.2 防静电设计 (11) 8.1 接地线 (11) 8. 接地 (11) 7.4 屏蔽材料选用原则...................................................

结构件电磁兼容设计规范 1. 范围本规范规定了结构件电磁兼容设计（主要是屏蔽和接地）的设计指标、设计原则和具体设计方法。本规范适应于结构设计人员进行结构件的电磁兼容设计，目的是规范机电协调中电磁兼容方面的内容，指导结构设计人员正确地选择方案和进行详细设计。 2. 引用标准下列标准包含的条文，通过在本标准中引用而构成本标准的条文。在标准出版时，所示版本均为有效。所有标准都会被修订，使用本标准的各方应探讨使用下列标准最新版本的可能性。 GJB 1046 《舰船搭接、接地、屏蔽、滤波及电缆的电磁兼容性要求和方法》 GJB 1210 《接地、搭接和屏蔽设计的实施》 GJB/z 25 《电子设备和设施的接地搭接和屏蔽设计指南》 MIL-HDBK-419 《电子设备和设施的接地搭接和屏蔽》 IEC 61587-3 （草案）《第三部分：IEC 60917-...和IEC 60297-...系列机箱、机柜和插箱屏蔽性能试验》《结构件分类描述优化方案及图号缩写规则》 3. 术语本规范中的专业术语符合IEC50-161《电磁兼容性术语》的规定。

保护电路设计方法 - 过电压保护

保护电路设计方法- 过电压保护 2.过电压保护 ⑴过电压的产生及抑制方法 ①过电压产生的原因对于IGBT开关速度较高，IGBT关断时及FWD逆向恢复时，产生很高的di/dt，由于模块周围的接线的电感，就产生了L di/dt电压（关断浪涌电压）。这里，以IGBT关断时的电压波形为例，介绍产生原因和抑制方法，以具体电路（均适用IGBT/FWD）为例加以说明。为了能观测关断浪涌电压的简单电路的图6中，以斩波电路为例，在图7中示出了IGBT关断时的动作波形。关断浪涌电压，因IGBT关断时，主电路电流急剧变化，在主电路分布电感上，就会产生较高的电压。关断浪涌电压的峰值可用下式求出： V CESP=E d＋(-L dI c/dt) 式中dl c/dt为关断时的集电极电流变化率的最大值；V CESP为超过IGBT的C-E间耐压(V CES)以至损坏时的电压值。 ②过电压抑制方法作为过电压产生主要因素的关断浪涌电压的抑制方法有如下几种： 1.在IGBT中装有保护电路（=缓冲电路）可吸浪涌电压。缓冲电路的电容，采用薄膜电容，并靠近IGBT 配置，可使高频浪涌电压旁路。

2.调整IGBT的驱动电路的V CE或R C，使di/dt最小。 3.尽量将电件电容靠近IGBT安装，以减小分布电感，采用低阻抗型的电容效果更佳。 4.为降低主电路及缓冲电路的分布电感，接线越短越粗越好，用铜片作接线效果更佳。 ⑵缓冲电路的种类和特缓冲电路中有全部器件紧凑安装的单独缓冲电路与直流母线间整块安装缓冲电路二类。 ①个别缓冲电路为个别缓冲电路的代表例子，可有如下的缓冲电路 1.RC缓冲电路 2.充放电形RCD缓冲电路 3.放电阻止形RCD缓冲电路表3中列出了每个缓冲电路的接线图。特点及主要用途。表3 单块缓冲电路的接线圈特点及主电用途

高速PCB电路的布线设计指南

高速PCB设计指南之一第一篇PCB布线在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。自动布线的布通率，依赖于良好的布局，布线规则可以预先设定，包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通，然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。并试着重新再布线，以改进总体效果。对目前高密度的PCB设计已感觉到贯通孔不太适应了，它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用，还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会，才能得到其中的真谛。 1 电源、地线的处理既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述：（1）、众所周知的是在电源、地线之间加上去耦电容。（2）、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm 对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用) （3）、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。 2 数字电路与模拟电路的共地处理现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。

电磁兼容(EMC)设计原理和整改流程

电磁兼容设计和整改流程随着中国参与国际经济贸易活动的深入，产品认证成了生产厂家产品推向市场的瓶颈，其中尤其电子产品的电磁兼容认证成为整个产品认证的拦路虎，往往在认证的最后阶段才发现要解决电磁兼容问题不得不对原设计的电路和结构重新修改，临时的修改还往往使产品的性能和可靠性降低。电磁兼容的测试只是评估产品电磁兼容设计的水平，测试本身并不能改变产品的电磁兼容，电磁兼容是设计出来的、生产出来的，只有生产厂家的产品电磁兼容设计水平提高了，产品电磁兼容的质量才能提高，产品设计的可靠性才能有保障。本文详细剖析产品设计和电磁兼容整改的过程，并详细说明每个设计和整改过程中怎样运用电磁兼容的测试手段发现问题、选择最佳的解决方案。电磁兼容控制所运用的方法和程序在产品研制不同阶段是不同的，方案、设计、开发／样机、生产、测试／认证和运行，各阶段均为实施电磁兼容工程提供了一定的机会。实施电磁兼容是一项极其复杂的任务，如右图所示在研制开发电视、音响等电子产品时，应在尽可能早的阶段上注意保证它们的电磁兼容性。随着电视、音响等电子产品研制开发工作的完成，可以利用的抑制干扰和抗干扰措施的数目减少，而其成本反而增加。方案阶段是提供最佳费效比的机会，而生产阶段提供的可能性通常最少，据国外资料介绍，在产品的研制开发阶段及时采取措施可以避免（80~90）％的与干扰影响有联系的、潜在可能的困难。相反，在较晚的阶段上采用解决方法，结果表明将更加复杂，需要追加工作量和增加原材料的消耗，增加研制周期，有时甚至根本不可能解决。有效的电磁兼容控制常常是比较困难的，因为电磁干扰方位与耦合途径的大量可能组合涉及到许多变量，敏感电路的抗扰度与电路参数的设计有关，电路参数必须保证的灵敏度往往使提高抗扰度受到一定限制。由于电磁兼容情况的固有复杂性，若要及时地、有效地和高费效比的解决电磁兼容问题，有条理的方法和程序就是相当的重要了。针对电磁兼容设计的这种特点，我们提出了从产品的设计阶段就要开始分步的进行电磁兼容的设计和整改，把最终的设计目标大事化小，如下图所示，在产品开发的各个阶段适时进行电磁兼容性能的评估和改进，不断地把电磁兼容的整改措施溶入到产品的电路和结构设计中，这样整个产品的开发周期不会有太大的非预期时间延迟，产品的设计不会有太多的非预期成本增加，生产工艺不会有临时的增加，产品的可靠性和性能也不会受到损害。产品开发一般分为设计概念阶段，设计阶段，样机制作阶段，设计评审阶段和委托检验阶段，分阶段地控制把各阶段的电磁兼容设计和整改溶入到整机的设计方案之中，电磁兼容设计和整改各阶段的工作任务和可以采取的电磁兼容措施如下： 1) 电磁兼容认证要求咨询首先要明确产品电磁兼容设计的目标，针对产品销售的目标市场，了解目标市场对该产品电磁兼容要求的执行标准，相应需要测试的内容，做出一个电磁兼容性能指标一览表，每个指标都对产品各部分电路和结构提出了相应的要求，由此也就清楚了解了产品应该具备的电磁兼容性能和设计要求。 2) 产品设计布局评估在考虑各部分电路的总体布局时，尤其注意电源线出口的位置，如果客户没有特殊的位置要求，就主要考虑电路输出的顺序和尽量使电源滤波电路和机内高频发射部分电路或器件之间的空间距离最大，经过电源滤波电路之后留在机内的电源线最短。其次在电源公共地和其它功能模块电路之间布置一条较宽的公共地线。电路板排版时应该使各种功能集成块与其输入输出负载的路径最短，特别是传输脉冲数据信号的导线。脉冲信号的高频成分很丰富，这些高频成分可以借助导线辐射，使线路板的辐射超标。非常遗憾的是我们大部分的生产企业由于开发周期越来越短的压力，都把这个阶段的时间压缩的很短，无法做比较全面细致的检查和评审工作，导致到了产品认证的最后阶段才发现元件布局和排版的缺陷，不得不投入大量的人力和物力来整改，造成欲速而不达的局面。如果要避免这种被动的局面发生，开发方可以在产品设计定型之前委托专业的电磁兼容技术服务机构做一个设计评估，一般来说专业的电磁兼容技术服务机构能够根据开发方提供的设计方案，分析原理框图、电路图、现有的外观结构要求，提出符合电磁兼容原理的内部电路结构布局、电路板布局、外壳接地等要求。通过了解各单元电路的工作流程，关键元器件的电磁兼容特性，分析预测各单元电路的电