半导体测试与封装概论
半导体制造之封装技术 ppt课件
3D晶片堆叠技术
堆叠式存储模块
目前，以全球半导体封装的主流正处在第三阶段的成熟期，PQFN和BGA等主要封装技 术进行大规模生产，部分产品已开始在向第四阶段发展。 微机电系统（MEMS）芯片就是采用堆叠式的三维封装。
ppt课件 3
封装的性能要求
封装
电源分配
信号分配
散热通道
机械支撑
环境保护
ppt课件
4
封装的技术层次
三级封装 母板 第四层次：将数个子系统组装成为一个完整电子产品的工艺过程。
二级封装
PWB或卡
第三层次：将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部 件或子系统的工艺。
一级封装
多芯片组件
第二层次：将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。
零级封装
芯片互连
第一层次：芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连 线与封装保护的工艺，使之成为易于取放输送，并可与下一层次的组装进行连接的模块元件。
ppt课件
5
封装的分类
1、按照封装中组合集成电路芯片的数目，芯片封装可分为：单芯片封装与多芯片封装两大类； 2、按照密封的材料区分，可分为：高分子材料和陶瓷为主的种类； 3、按照器件与电路板互连方式，封装可区分为：引脚插入型和表面贴装型两大类； 4、按照引脚分布形态区分，封装元器件有：单边引脚，双边引脚，四边引脚，底部引脚四种。 5、常见的单边引脚有：单列式封装与交叉引脚式封装； 6、双边引脚元器件有：双列式封装小型化封装； 7、四边引脚有四边扁平封装； 8、底部引脚有金属罐式与点阵列式封装。
半导体封装学习资料
半导体封装学习资料1、半导体封装定义：半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。
封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片（Die），然后将切割好的晶片用胶水贴装到相应的基板（引线框架）架的小岛上，再利用超细的金属（金锡铜铝）导线或者导电性树脂将晶片的接合焊盘（Bond Pad）连接到基板的相应引脚（Lead）,并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后还要进行一系列操作，封装完成后进行成品测试，通常经过入检Incoming、测试Test和包装Packing等工序，最后入库出货。
2、半导体封装简介:半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。
塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型（Trim&Form）、电镀（Plating）以及打印等工艺。
典型的封装工艺流程为：划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。
3、各种半导体封装形式的特点和优点:3.1、DIP双列直插式封装DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。
采用DIP封装的CPU 芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。
当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。
DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。
DIP封装具有以下特点：1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。
2.芯片面积与封装面积之间的比值较大，故体积也较大。
Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。
3.2、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装半导体封装QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。
半导体封装测试知识点总结
3ቤተ መጻሕፍቲ ባይዱ
互连方式
引脚插入型和表面贴装型
4
引脚分布
单边引脚、双边引脚、四边引脚、底部引脚
封装流程
1
划片
晶圆通过划片工艺切割为小的晶片
2
装片
晶片用胶水贴装到基板上
3
键合
利用金属或导电性树脂将晶片连接到基板引脚
4
塑封
对独立的晶片用塑料外壳加以封装保护
5
后处理
包括后固化、切筋和成型、电镀、打印等工艺
测试定义
1
基本定义
验证器件是否符合设计目标，分离好品与坏品的过程
2
目的
确保生产芯片达到要求良率，减低成本浪费，提供测试数据改善设计与制造
测试类型
1
前道检测
在封装前的晶圆检测
2
中测
封装过程中的检测
3
后道检测
封装完成后的成品检测
测试流程
1
入检
成品入库前的初步检查
2
测试
对成品进行性能、外观等检测
3
包装
合格产品包装，准备出货
半导体封装测试知识点总结
类别
知识点
描述
封装定义
1
基本定义
封装是保护电路芯片免受周围环境影响的工艺
2
功能
实现电源分配、信号分配、散热通道、机械支撑、环境保护
3
封装层次
零级封装（芯片互连级）、一级封装（多芯片组件）、二级封装（PWB或卡）、三级封装（母板）
封装分类
1
芯片数目
单芯片封装与多芯片封装
2
密封材料
《半导体材料与LED芯片封装测试》课程标准
《半导体材料与LED芯片封装测试》课程名称：学分：4.5计划学时：80适用专业：应用电子技术专业1．前言1.1课程性质《半导体材料与LED芯片封装测试》课程是应用电子技术专业进行岗位能力培养的一门专业核心课程，它侧重理论知识掌握与生产实践相结合，是学生将来从事半导体照明应用技术方向岗位发展方向的基础，对学生职业能力的提升和职业素质的养成具有良好的支撑作用。
根据学生职业能力培养规律，本课程构建于《高等数学》、《电子电路分析与调试》等基础课程之上，以什么是半导体、杂质半导体导电模型、发光二极管封装流程及发光二极管电气、光学、色度学性能测试等为理论依托进行课程讲解，同时将检测普通二极管、双极型晶体管的质量和典型半导体集成芯片电路实训调试作为实践导向。
本课程以学生未来工作需求组织教学内容、为从事半导体照明应用技术行业提供理论基础和实践技能。
通过本课程的学习使学生具备半导体材料与LED芯片封装测试的基础，培养学生深刻认识以半导体为基础的电子行业现状，学会分析、解决专业问题的能力，为走上工作岗位奠定基础。
1.2设计思路本课程是依据“应用电子技术专业工作任务和职业能力分析表”中的“半导体照明应用技术”任务领域设置。
其总体设计思路是：针对半导体电子生产企业或半导体材料生产加工企业的生产技术工人、工艺员和质检员等岗位要求，使学生掌握和认识半导体原理及性能，了解半导体应用实际。
然而高等职业教育注重的技能培养，考虑到高职学生理论知识的接受和理解能力，侧重基础理论和生产实践需求相结合。
按照“资讯、决策、计划、实施、检查、评估”行动导向的原则组织教学，教学过程的设计与半导体原理与应用过程相一致。
精心设计每个学习性工作任务的引导文，以学生为中心，进行小组合作学习，教师作为教学过程的组织者，引导和促进学生的学习，充分调动学生学习的主动性。
本课程安排在第4学期进行，共80学时，4.5学分。
2．课程目标2.1总体目标本课程根据应用电子技术专业的人才培养目标，针对半导体电子生产企业或半导体材料生产加工企业或半导体照明应用企业的生产技术工人、工艺员和质检员等岗位要求出发，促进学生对半导体芯片照明的认识和了解，提高学生从事半导体照明技术工作的职业能力。
半导体封装制程与设备材料知识介绍ppt课件
Tester
Digital
Credence
SC312
Digital
Teradyne
J750
Mix-Signal Credence
Quartet one and one+
Mix-Signal HP
HP93000 P600
Mix-Signal HP
HP93000 C400
Mix-Signal Teradyne
Die Attach (上片)
Deposition (沉积)
WireBonding (焊线)
Wafer Inspection (晶圆检查) 前段結束
Molding (塑封)
Laser mark (激光印字)
Laser Cut & package saw Testing
(切割成型)
(测试)
Package (包装)
D/D FORMING
VENDOR
E&R TECA-PRINT
GPM 鈦昇 VANGUARD AMS YAMADA GPM YAMADA GPM
MODEL
E&R PR-601 SE+SE39+SE36+SE45 BLAZON-2600 VAI6300 AMS1500i CU-1028-1 SE00+SH01+SH02+SE07 CU-1029-1 SEH01+SH02+SH25
Pack
封裝型式
Shape
Typical Features
Material Lead Pitch No of I/O
Plastic
1.27 mm (50miles) 2 direction
半导体封装学习资料
半导体封装学习资料1、半导体封装定义：半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。
封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片（Die），然后将切割好的晶片用胶水贴装到相应的基板（引线框架）架的小岛上，再利用超细的金属（金锡铜铝）导线或者导电性树脂将晶片的接合焊盘（Bond Pad）连接到基板的相应引脚（Lead）,并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后还要进行一系列操作，封装完成后进行成品测试，通常经过入检Incoming、测试Test和包装Packing等工序，最后入库出货。
2、半导体封装简介:半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。
塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型（Trim&Form）、电镀（Plating）以及打印等工艺。
典型的封装工艺流程为：划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。
3、各种半导体封装形式的特点和优点:3.1、DIP双列直插式封装DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。
采用DIP封装的CPU 芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。
当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。
DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。
DIP封装具有以下特点：1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。
2.芯片面积与封装面积之间的比值较大，故体积也较大。
Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。
3.2、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装半导体封装QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。
微电子概论--封装与测试
封装的形式和类型
分立器件
TO系列
集 成 电 路
双列直插型 DIP
带引线芯片载体 PLCC CLCC
四侧引脚扁平封装 QFP
阵列引脚PGA
球栅阵列 BGA
封装的发展进程
结构方面是TO→DIP→LCC→QFP→BGA →CSP；
材料方面是金属、陶瓷→陶瓷、塑料→塑料；
引脚形状是长引线直插→短引线或无引线贴装 →球状凸点； 装配方式是通孔插装→表面贴装（SMT）→直 接安装
合金烧结
一般分离的二极管、晶体管等要以衬 底作为一个引出电极，这就要求芯片和金 属基座之间形成一层低电阻的导通焊接层； 在粘贴之前，要做一次背面欧姆接触的金 属化处理。通常采用背面蒸金和化学镀镍 的方法。
烧结方法
1）银浆烧结 应用：小功率晶体管或者结深较浅的超高频 或者微波小功率晶体管 2）金锑合金 应用：大功率晶体管，管芯与管座形成低 阻欧姆接触，具有良好的导热性。 烧结温度要高于金硅熔点377°C， 3）铅锡合金 应用：大功率晶体管，常用氢气连续烧结或 抽真空烧结。
特点
1、适合在PCB(印刷电路板)上穿孔焊接，操作方便。 2、芯片面积与封装面积之间的比值较大，故体积也较大。 Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的 内存芯片也是这种封装形式。
芯片载体封装
80年代出现了芯片载体封装，这些 载体的封装形 式包括： 无线陶瓷芯片载体LCCC （Leadless Ceramic Chip Carrier）、 塑料四边引出扁平封装PQFP （Plastic Quad Flat Package） 、 小尺寸封装SOP（Small OutlinePackage） 、塑料有线芯 片载体PLCC （Plastic Leaded Chip Carrier）。
semi-conductor半导体封装测试制程介绍
一. 半導體製作過程 (一)
DESIGN HOUSE (設計廠)
產品需求 (Product Request) 電路設計 (Circuit R&D) 電路模擬 (Simulation) 電路佈圖 (Circuit Layout) 佈圖模擬 (Layout Simulation)
光罩製作 (Mask) 晶柱成長 (Czochralski Growth) 晶圓切片 (Wafer Slice)
請點照片, 可觀賞影片
5
一. 半導體製作過程 (四)
TESTING HOUSE (測試廠)
晶圓測試 (Wafer Sort) 老化實驗 (Burn In) 最終測試 (Final Test) 外觀檢測 (V/M Inspection)
請點照片, 可觀賞影片
Final Test
請點文字, 可觀賞影片
ASE TEST
Thanks for your attention.
Final Test
Board Assembly
B/L Assembly
Board Insertion & Assembly Board Testing
Finished Goods Inventory
Probing
Wafer Sort
Wafer Bank
Die Bank
Assembly
Bin Inventory
Ship
3. Final Test
Contact pushor Contact blade Dut socket
TESTER
IC 測試
Loadboard
Handler
TEST HEAD
Interface
Handler 必須與 tester 相結合(此動作叫 mount 機)及接上interfacer才能測試, 動作為handler 的手臂將DUT放入socket 此時 contact pushor下壓, 使 DUT的腳正確與 socket 接觸後, 送出 start 訊號, 透過 interface 給 tester, 測完後, tester 送回 binning 及EOT 訊號; handler做分類動作。 客戶產品的尺寸及腳數不同, handler 提供不同的模具 (kits)供使用.
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
内存测试仪（Memory Tester）
自动分类机（Handler）
硅片级终测 Wafer Level Final Testing
装载板
探针板
铜柱式
锡球
硅片
卡盘
X/Y/Z Step Motor 步进马达
广义的微电子封装分类
零级封装——芯片内部的互连接 一级封装——密闭封装，指芯片密封 一级半封装——芯片和硅片级的混合集成 电路装配 二级封装——PCB板的封装与装配 三级封装——插件接口、主板与组件连接 四级封装——微电子系统的布线连接
传统封装与硅片级封装(wafer level CSP) 传统封装
晶粒切割 成型 晶粒贴附 打线 灌胶 弯腳
SOJ
硅片级封装(wafer level CSP)
球形焊接窗口与 焊料凸点 （Balls pad open & Solder bumping）
硅片级终测 （Wafer level final testing）
工艺流程
工艺流程
BCB 树脂涂层
溅射 Ti/Cu
工艺流程
涂光刻胶
Cu / Ni / Au 电镀
工艺流程
光刻胶线条 和 Ti/Cu 刻蚀
焊料掩膜涂层
工艺流程
背面标记
焊球放置
工艺流程
硅片级终测
划片机（Dicing saw）取放
测试
Tester 测试机 Memory Tester, Logic Tester, Mix Tester . Handler (自动分类机) & Prober(自动针 测机)
半导体测试封装概述
唐莹
电
阻
电What problems？
大纲
半导体材料及相关应用领域 集成电路种类 集成电路制造 封装技术发展 传统封装与硅片级封装(wafer level CSP) 测试
半导体材料及相关应用领域
种类 Si 材料 Si 应用 集成电路 (Integrated Circuit) 太阳能电池(Solar Cell) 微机械元件(Micromechanics) 高速高频集成电路 发光二极管(Light Emitted Diode) 半导体激光(Semiconductor Laser) 平面显示器(Flat Panel Displays)
化合物
GaAs GaP ZnSe ZnS
集成电路种类
逻辑电路(Logic) : CPU , 芯片组 (Chip_Set),绘图芯片 ……..
存储 (Memory):ROM,SRAM,DRAM,Flash…
集成电路制造流程
设计 光刻 集成电路制造 硅片探针检测 封装成品测试 成品
封装技术发展
ASE Assembly Milestone