三位数字显示的计时系统_课程设计

合集下载

电子计时器课程设计

电子计时器课程设计

电子计时器课程设计一、课程目标知识目标:1. 学生能够理解电子计时器的基本工作原理,掌握其构造和功能。

2. 学生能够运用电子计时器的相关知识,解决实际生活中的时间测量问题。

3. 学生掌握电子计时器与普通计时器的区别,了解电子计时器在现代科技领域的应用。

技能目标:1. 学生能够正确操作电子计时器,进行简单的计时实验。

2. 学生能够分析电子计时器的技术参数,进行计时器性能的比较和选择。

3. 学生能够运用所学知识,设计简单的电子计时器应用电路。

情感态度价值观目标:1. 培养学生对电子计时器及相关电子产品的兴趣,激发学生探索科技的热情。

2. 培养学生严谨、细致的科学态度,提高学生的实践操作能力。

3. 增强学生的团队合作意识,培养学生在实际操作中解决问题的能力。

本课程针对中学生设计,结合电子计时器的相关知识,注重理论与实践相结合。

课程充分考虑学生的年龄特点,以培养学生的学习兴趣、动手能力和科学素养为主旨。

通过本课程的学习,学生能够掌握电子计时器的相关知识,提高实践操作技能,培养良好的科学态度和价值观。

为实现课程目标,教学过程中将注重目标分解,以具体的学习成果为导向,进行教学设计和评估。

二、教学内容1. 电子计时器的基本原理:介绍电子计时器的核心部件,如振荡器、分频器、计数器等,阐述其工作原理及相互关系。

2. 电子计时器的种类与结构:分类介绍各类电子计时器,如数字式、指针式、计时计数器等,分析其结构特点及应用场景。

3. 电子计时器的功能与应用:讲解电子计时器的主要功能,如计时、计数、报警等,举例说明其在生活中的应用。

4. 电子计时器的使用与维护:详细说明电子计时器的操作方法,注意事项以及日常维护保养技巧。

5. 电子计时器电路设计:介绍简单的电子计时器电路设计原理,引导学生动手实践,培养创新能力。

教学内容依据课程目标,结合教材相关章节,进行科学系统地组织。

教学大纲安排如下:第一课时:电子计时器的基本原理与结构第二课时:电子计时器的种类与应用第三课时:电子计时器的使用与维护第四课时:电子计时器电路设计实践教学内容注重理论与实践相结合,强调学生动手实践能力的培养。

单片机 课程设计三人抢答器

单片机 课程设计三人抢答器

单片机课程设计三人抢答器在现代电子技术的快速发展中,抢答器作为一种常见的电子设备,广泛应用于各种竞赛、游戏和活动中。

本次课程设计的任务是设计一个三人抢答器,通过单片机的控制实现抢答功能,并具备相应的显示和提示功能。

一、设计要求1、有三个抢答按键,分别对应三位选手。

2、当有选手按下抢答键时,系统能锁定该选手,并在显示屏上显示其编号。

3、同时伴有声音提示,表示抢答成功。

4、抢答成功后,其他选手再按下抢答键无效。

二、硬件设计1、单片机选型我们选择了常见的 51 系列单片机,如 STC89C52 单片机。

它具有价格低廉、性能稳定、易于编程等优点。

2、按键输入使用三个独立按键作为抢答按键,分别连接到单片机的三个I/O 口。

通过检测这些 I/O 口的电平变化来判断是否有按键按下。

3、显示模块采用数码管作为显示模块,用于显示抢答成功选手的编号。

可以选择共阴或共阳数码管,通过单片机的 I/O 口控制数码管的段选和位选,实现数字的显示。

4、声音提示模块使用蜂鸣器作为声音提示装置,连接到单片机的一个 I/O 口。

当抢答成功时,单片机输出高电平驱动蜂鸣器发声。

5、电源模块为整个系统提供稳定的电源,可以使用 5V 直流电源适配器或者通过电池供电。

三、软件设计1、主程序流程系统初始化后,进入循环等待状态,不断检测三个抢答按键的状态。

当有按键按下时,进行相应的处理,包括锁定选手、显示编号、发声提示以及禁止其他选手抢答。

2、按键检测程序通过不断读取与按键连接的 I/O 口的电平状态,判断是否有按键按下。

为了消除按键抖动的影响,需要进行软件消抖处理。

3、显示程序根据抢答成功选手的编号,将对应的数字编码发送到数码管的段选和位选端口,实现数字的显示。

4、声音提示程序当抢答成功时,单片机控制与蜂鸣器连接的 I/O 口输出高电平,使蜂鸣器发声。

四、系统调试1、硬件调试首先检查电路连接是否正确,有无短路、断路等情况。

然后测量各个电源点的电压是否正常,确保硬件电路工作正常。

电子设计课程设计——电子秒表

电子设计课程设计——电子秒表

课程设计报告(学生版)2010 ~2011 学年第 2学期教学单位华南师范大学物电学院课程名称电子设计竞赛课程设计题目电子秒表指导教师焦新涛学生姓名陈辉明专业名称电子信息工程年级 2008级电子秒表1.设计目的利用单片机定时器/计数器中断设计秒表,从而实现秒、0.1秒的计时。

综合运用所学的《单片机原理与应用》理论知识,通过实践加强对所学知识的理解,具备设计单片机应用系统的能力。

通过本次系统设计加深对单片机掌握定时器、外部中断的设置和编程原理的全面认识复习和掌握,对单片机实际的应用作进一步的了解。

通过本次系统设计,增强自己的动手能力。

认识单片机在日常生活中的应用的广泛性,实用性。

2.设计要求本系统利用单片机的定时器/计数器定时和记数的原理,通过采用proteus仿真软件来模拟实现。

模拟利用AT89C52单片机、LED数码管以及控件来控制秒表的计数以及计数的开启/暂停/继续与复位!其中有三个数码管用来显示数据,一个数码管显示分(两位),一个数码管显示秒(两位),另一个数码管显示十分之一秒,十分之一秒的数码管计数从0~9,满十进一后显示秒的数码管的数字加一,并且十分之一秒显示清零重新从零计数。

秒的数码管计数从00~59,满59后进一后显示分的数码管加一,并且秒显示清零重新从零计数。

分的数码管计数从00开始。

计分数码管采用两位的数码管,当计数超过范围是所有数码管全部清零重新计数。

3.设计原理3.1主要元件:1个AT89S52芯片、2个独立键盘、3个LED数码管。

3.2工作原理:(1)电子秒表的系统设计是利用单片机的定时器功能,在周期的时间内产生中断来执行既定的程序,单片机AT89S52共有3个定时器,本系统采用了定时器1的工作模式1:此工作模式中,计数寄存器由16位组成,此时TH1、TL1都作为8位计数器使用,工作原理为:TL1计数溢出向TH1进位,TH1计数溢出时置位TF1=1,并向CPU申请中断,最大的计数值为216 =65536 (2)系统采用的晶振频率为f osc =12MHz,机器周期为T cy =1us ,定时范围为1~65536us。

数字显示30秒倒计时器课程设计报告

数字显示30秒倒计时器课程设计报告

电子技术课程设计报告设计题目:数字显示30秒倒计时器电路设计1、课程设计目的、意义设计目的:(1)依照原理图分析各单元电路的功能;(2)熟悉电路中所用到的1各集成块的1管脚及其功能;(3)进行电路的装接、调试,直到电路能达到规定的设计要求;(4)写出完整、详细的课程设计报告。

设计意义:数字显示30秒倒计时器是一个简单的数字电路,但是它能够扩展到很多实际应用当中来,比如篮球倒计时器、交通灯倒计时器等等。

2、设计题方案比较、论证设计方案:分析设计任务,计数器和操纵电路是系统的要紧部份。

计数器完成30秒计时功能,而操纵电路具有直接操纵计数器的启动设计、译码显示电路的显示和灭灯功能。

当启动开关闭合时,操纵电路应封锁时钟信号CP,同时计数器完成置数功能,译码显示电路显示“30”字样;当启动开关断开时,计数器开始计数;处于维持状态。

系统设计框图如图2-1所示。

数字显示30秒倒计时器实验电路如图2-2所示。

图2-1图2-23、各单元电路设计,元器件参数计算、选择、电路图绘制,整体电路图递减计数器模块计数器选用汇总规模集成电路74LS192进行设计较为简单,74LS192是十进制可编程同步加锁计数器,它采纳8421码二-十进制编码,而且有直接清零、置数、加锁计数功能。

图2-3是74LS192外引脚。

图中CPU 、CPD别离加计数、减计数的时钟脉冲输入端(上升沿有效)。

LD是异步并行置数操纵端(低电平有效),CO、BO别离是进位、借位输出端(低电平有效),CR是异步清零端,D3-D是并行数据输入端,Q3-Q是输出端。

74LS192的功能表见下表所示。

秒信号产生器秒信号产生器的电路是利用 555 按时器(图3-1)组成的秒信号发生器。

NE555 芯片有单稳态电路功能,可发生方波信号,可适当的选择电阻、电容,使其输出信号的周期为 1 秒。

本电路输出脉冲的周期为:T=*(R1+2*R2)*C,假设 T=1s,令 C=10μF,R1=39kΩ,那么R2=51k Ω。

数字电子计时器课程设计

数字电子计时器课程设计

数字电子计时器课程设计一、课程目标知识目标:1. 学生能理解数字电子计时器的原理和组成,掌握基础电子元件的功能和使用方法。

2. 学生能描述数字电子计时器的工作过程,包括计时、清零和预设功能。

3. 学生能够解释数字电子计时器中数字显示的原理,理解二进制与十进制的转换。

技能目标:1. 学生能够运用所学的电子元件,设计并搭建一个简单的数字电子计时器电路。

2. 学生通过实际操作,掌握测试和调试电子计时器的方法,能够解决基本的故障问题。

3. 学生能够运用逻辑思维和问题解决技巧,对电子计时器进行改进和创新。

情感态度价值观目标:1. 学生通过课程学习,培养对电子技术的兴趣和好奇心,增强对科学探究的热情。

2. 学生在小组合作中,学会分享观点,倾听他人意见,发展团队协作精神。

3. 学生通过实际操作,体验工程的实用性,培养工程意识,认识科技对生活的影响。

课程性质:本课程为实践性强的设计与制作课程,结合电子技术基础知识,培养学生的动手能力和创新思维。

学生特点:假设学生为八年级,具有一定的物理基础和动手能力,对电子技术有初步认识,对实践活动充满兴趣。

教学要求:课程应注重理论与实践相结合,鼓励学生主动探索和动手实践,强调安全操作和精确测量。

通过课程目标的实现,使学生能够综合运用所学知识,创造性地解决实际问题。

二、教学内容1. 数字电子计时器原理:- 介绍计时器的功能与组成,参照教材第二章“数字电路基础”。

- 讲解晶体管、集成电路等基本电子元件的工作原理。

2. 数字电子计时器电路设计:- 分析计时器电路图的构成,参照教材第四章“时序逻辑电路”。

- 指导学生进行电路图的绘制,选择合适的电子元件。

3. 数字显示原理与转换:- 详述七段显示器的显示原理,参照教材第三章“数字显示技术”。

- 解释二进制与十进制的转换方法,并进行实际操作演示。

4. 电路搭建与测试:- 安排学生分组进行电路搭建,参照教材第五章“电路搭建与调试”。

- 教授测试与调试技巧,指导学生解决电路中可能出现的问题。

数电课程设计报告数字钟的设计

数电课程设计报告数字钟的设计

数电课程设计报告第一章设计背景与要求设计要求第二章系统概述设计思想与方案选择各功能块的组成工作原理第三章单元电路设计与分析各单元电路的选择设计及工作原理分析第四章电路的组构与调试遇到的主要问题现象记录及原因分析解决措施及效果功能的测试方法,步骤,记录的数据第五章结束语对设计题目的结论性意见及进一步改进的意向说明总结设计的收获与体会附图电路总图及各个模块详图参考文献第一章设计背景与要求一.设计背景与要求在公共场所,例如车站、码头,准确的时间显得特别重要,否则很有可能给外出办事即旅行袋来麻烦;数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确度和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用;数字钟是一种典型的数字电路,包括了组合逻辑电路和时序电路;设计一个简易数字钟,具有整点报时和校时功能;1以四位LED数码管显示时、分,时为二十四进制;2时、分显示数字之间以小数点间隔,小数点以1Hz频率、50%占空比的亮、灭规律表示秒计时;3整点报时采用蜂鸣器实现;每当整点前控制蜂鸣器以低频鸣响4次,响1s、停1s,直到整点前一秒以高频响1s,整点时结束;4才用两个按键分别控制“校时”或“校分”;按下校时键时,是显示值以0~23循环变化;按下“校分”键时,分显示值以0~59循环变化,但时显示值不能变化;二.设计要求电子技术是一门实践性很强的课程,加强工程训练,特别是技能的培养,对于培养学生的素质和能力具有十分重要的作用;在电子信息类本科教学中,课程设计是一个重要的实践环节,它包括选择课题、电子电路设计、组装、调试和编写总结报告等实践内容;通过本次简易数字钟的设计,初步掌握电子线路的设计、组装及调试方法;即根据设计要求,查阅文献资料,收集、分析类似电路的性能,并通过组装调试等实践活动,使电路达到性能要求;第二章系统概述设计思想与方案选择方案一 ,利用数字电路中学习的六十进制和二十四进制计数器和三八译码器来实现数字中的时间显示;方案二,利用AT89S51单片机和74HC573八位锁存器以及利用C语言对AT89S51进行编程来实现数字钟的时间显示;由于方案一通过数电的学习我们都比较熟悉,而方案二比较复杂,涉及到比较多我们没学过的内容,所以选择方案一来实施;简易数字钟电路主体部分是三个计数器,秒、分计数器采用六十进制计数器,而时计数器采用二十四进制计数器,其中分、时计数器的计数脉冲由校正按键控制选择秒、分计数器的溢出信号或校正10Hz计数信号;计数器的输出通过七段译码后显示,同时通过数值判断电路控制蜂鸣器报时;各功能块的组成分频模块,60进制计数器模块,24进制计数器模块,4位显示译码模块,正点报时电路模块,脉冲按键消抖动处理模块工作原理一.简易数字钟的基本工作原理是对1Hz标准频率秒脉冲进行计数;当秒脉冲个数累计满60后产生一个分计数脉冲,而分计数脉冲累计满60后产生一个时计数脉冲,电路主要由3个计数器构成,秒计数和分计数为六十进制,时计数为二十四进制;将FPGA开发装置上的基准时钟OSC作为输入信号通过设计好的分频器分成1Hz~10MHz8个10倍频脉冲信号;1Hz的脉冲作为秒计数器的输入,这样实现了一个基本的计时装置;通过4位显示译码模块,可以显示出时间;时间的显示范围为00时00分~23时59分;二.当需要调整时间时,可使用数字钟的时校正和分校正进行调整,数字钟中时、分计数器都有两个计数脉冲信号源,正常工作状态时分别为时脉冲和分脉冲;校正状态时都为5~10Hz的校正脉冲;这两种状态的切换由脉冲按键控制选择器的S 端来实现;为了更准确的设定时间,需要对脉冲按键进消抖动处理;三.电路在整点前10 秒钟内开始控制蜂鸣器报时,可采用数字比较器或逻辑门判断分、秒计数器的状态码值,以不同频率的脉冲控制蜂鸣器的鸣响;第三章单元电路设计与分析各单元电路的选择1分频模块,设计一个8级倍率为10 的分频电路,输出频率分别为1Hz 、10Hz、100 Hz、1k Hz、10k Hz、100k Hz、1 MHz、10MHz8组占空比为50%的脉冲信号;260进制计数器模块,采用两片74161级联;324进制计数器模块,采用两片74161级联;44位显示译码模块,由分频器,计数器,数据选择器,七段显示译码,3-8线译码器构成一个4位LED数码显示动态扫描控制电路;其中4位计数器用74161,数据选择器用74153,七段显示译码器部分采用AHDL硬件描述语言设计;5正点报时电路模块,该模块采用与门和数据选择器74153构成6脉冲按键消抖动处理模块,采用D触发器实现消抖动,从而能够比较精确地设定时间;设计及工作原理分析1分频模块要输出8级频率差为10倍的分频电路,可采用十进制计数器级联实现;集成十进制计数器的类型很多,比较常用的有74160、74162、74190、74192和7490等;这里采用7490来实现分频,7490是二-五-十进制加计数器,片上有一个二进制计数器和一个异步五进制计数器;QA是二进制加计数器的输出,QB、QC、QD是五进制加计数器的输出,位序从告到低依次为D,C,B;该分频器一共用到7片7490,初始信号输入到第一片7490的CLKB 端口,QD输出端连接到CLKA端,作为输入,从QA引出1MHz的output端口,并引线到第二片7490的CLKB端口,依此类推,直到第七片7490连接完成如附图所示;每片7490相当于一个五进制计数器和一个二进制计数器级联实现了十进制加计数,从而实现分频;分频模块图如图所示分频模块内部结构图如下图所示260进制计数器模块采用两片74161级联,如图,下面一片74161做成十进制的,初始脉冲从CLK输入,ENT和ENP都接高电平,而QD与QA用作为与非门的两个输入,与非门输出分别连接到自身的LDN端与上面一片74161的CLK端;上面一片74161的QC和QA端作为与非门的两个输入通过输出连接到自身的LDN,ENT 和ENP接高电平;下面一片实现从0000到1001即0~9十个状态码的计数,当下面一片为1001状态时,自身的LDN为低电平,此时QD,QC,QB,QA的状态恢复到0000,即从0开始从新计数,而上面一片74161的CLK电平改变,上面一片74161开始计数为0001,实现从0000~到0101即0到5六个状态码的计数,当上面一片状态为0101时,LDN为低电平,此时计数器为0000;这样子通过两片74161就实现了一个六十进制计数器;下图为六十进制计数器模块的示意图由六十进制计数模块构成的秒分计数如下图,下面那块六十进制技术模块表示为妙,上面那块六十进制计数模块表示为分;当妙计数模块的状态为0101 1001时,向分计数模块进位, 即通过74153M的输入C1,此时74153M输出接到分计数模块的输入端 ,通过74153M作为选择器,实现进位控制;324进制计数器模块采用两片74161级联,如图,下面一片74161做成十进制的,初始脉冲从CLK输入,ENT和ENP都接高电平,而QD与QA用作为与非门的两个输入分别连接到自身的LDN端与上面一片74161的CLK端;上面一片74161的QB非门的一个输入通过输出连接到自身的LDN,ENT 和ENP接高电平,并且上面74161的QB端和下面一块74161的QC端通过与非门输出接到两片74161的清零端CLRN;下面一片实现从0000到1001即0~9十个状态码的计数,当下面一片为1001状态时,自身的LDN为低电平,此时QD,QC,QB,QA的状态恢复到0000,即从0开始从新计数,而上面一片74161的CLK电平改变,上面一片74161开始计数为0001,实现从0000~到0010即0到2三个状态码的计数,当上面一片状态为0010即2时,下面一片状态为0100即4时,两块74161的CLRN为低电平,此时两块74161的状态都为0000,即实现了23时过后显示00时;这样子通过两片74161就实现了一个24进制计数器;下图为24进制计数器模块示意图由二十四进制计数模块构成的时计数模块如图,下面那块六十进制技术模块表示为分,上面那块24进制计数模块表示为时;当分计数模块的状态为0101 1001时,向时计数模块进位, 即通过74153M的输入C1,此时74153M输出接到时计数模块的输入端 ,通过74153M作为选择器,实现进位控制;二十四进制计数模块构成的时计数模块44位显示译码模块由分频器,计数器,数据选择器,七段显示译码,3-8线译码器构成一个4位LED数码显示动态扫描控制电路;4位计数器由74161构成;如下图所示74161构成的4位计数器数据选择器采用两片74153 和一片74153M两片74153实现连在一起实现对四个数字的选择,而一片74153M实现对小数点的选择;如下图所示74153M构成的数据选择器两片74153构成的数据选择器七段显示译码器部分采用AHDL硬件描述语言设计,语句如下:subdesign ymqdata_in3..0 :input;a,b,c,d,e,f,g :output;begintabledata_in3..0 =>a,b,c,d,e,f,g;b"0000" =>1,1,1,1,1,1,0;b"0001" =>0,1,1,0,0,0,0;b"0010" =>1,1,0,1,1,0,1;b"0011" =>1,1,1,1,0,0,1;b"0100" =>0,1,1,0,0,1,1;b"0101" =>1,0,1,1,0,1,1;b"0110" =>0,0,1,1,1,1,1;b"0111" =>1,1,1,0,0,0,0;b"1000" =>1,1,1,1,1,1,1;b"1001" =>1,1,1,0,0,1,1;b"1010" =>1,1,1,0,1,1,1;b"1011" =>0,0,1,1,1,1,1;b"1100" =>1,0,0,0,1,1,0;b"1101" =>0,1,1,1,1,0,1;b"1110" =>1,0,0,1,1,1,1;b"1111" =>1,0,0,0,1,1,1;end table;end;整个四位显示译码模块如图所示5正点报时电路模块该模块采用与门和数据选择器74153构成,如下图所示;7个输入端口的与门控制A,当时间在59分51s,53s,55s,57s,59s的时候,A为高电平1,当秒的个位数为9时,B为高电平1,A为1,B为0时,输出C1低频率信号,A为1,B为1时输出C3高频率信号,实现整点的不同频率的报时电路;整点报时电路模块6脉冲按键消抖动处理模块采用D触发器实现消抖动,从而能够精确地设定时间;校正状态为5HZ的校正脉冲,分频器输出的10HZ通过T触发器得到5HZ的校正脉冲;如图脉冲按键消抖动处理模块通过T触发器得到的5HZ校正脉冲第四章电路的组构与调试遇到的主要问题1在用74161做二十四进制计数器时,没有深入考虑,打算采用第一片六进制,第二片四进制级联而成,结果出现问题;2时、分调整按键没有安装消抖动装置;3在设置简易数字钟的分时,时计数器也会进;现象记录及原因分析1虽然也能够计数实现二十四进制,但是不能与七段显示译码器配合使用,不能显示直观的数值,这样给用户带来不便;2在下载调试的时候,我要进行时分调整,但是有时按一下子脉冲键会进两个数值,这样子给时分的设置带来了麻烦,原因是按键没有采用消抖动装置;3在调试的时候,打算通过按键调整分,但是发现时计数器也会进位,这就不符合要求了,原因是调整分时,各计数器都按正常状况在计数,所以会按正常情况产生进位;解决措施及效果1仍然采用两片74161,第一片可以从0~9,第二片只能从0~2,而且当第二片为2的时候,第一片到4的话就都清零复位,这样不仅实现了二十四进制计数器,而且能与七段显示译码器配合使用,直观的显示数字;2在脉冲控制按键上加上了D触发器,这样子可以达到消抖动的效果;3加上选择器,把两路信号分开,当调整分的时候,不对时计数器产生进位,这样子就不会产生十进位了,解决了这个问题;功能的测试方法、步骤,记录的数据1简易数字钟的测试,将电路图连好后,分析与综合,仿真,编译,下载到仪器上,表示秒的小数点按1Hz,占空比50%跳动,分从0~59计数,分过了59后,向时计数器进1;2整点点报时功能的测试,到了整点,即59分51s,53s,55s,57s时蜂鸣器低频率间断性鸣响,59分59秒时,蜂鸣器高频率鸣响一次;3时、分调整功能的测试,按分调整键,分按一定的频率逐次加一,但是时显示不变;按时调整键,时按一定的频率逐次加一,但是分显示不变;第五章结束语对设计题目的结论性意见及进一步改进的意向说明简易数字钟的设计中,主要运用了分频器,六十进制计数器,二十四进制计数器,动态扫描显示电路,选择器,按键消抖以及门电路等数字电路方面的知识;可以在简易数字钟的基础上加上24小时和12小时转换功能,秒表功能,闹钟功能,这样更能满足人们的使用需求;总结设计的收获与体会简易数字钟的设计及实验当中,我坚持了下来,上学期的数电我学的并不好,而且对软件应用的接受能力不强,刚开始的时候做的很慢,看到别人都做好了,心里比较着急,于是,我找出了数电课本,复习所涉及的知识点,并练习所学软件,终于有了进步,可以更上同学们的进度,但数字钟的设计一直困扰我,看到别人拓展功能都做好了,自己基本的都还没做好,心里很急;在设计的过程中,碰到了很多的困难,遇到了很多问题,不断地思考与尝试,以及向同学和老师请教,但还是没能完全设计好,以后有时间还得多去实验室尝试,争取做好一些拓展功能;通过这次设计,对上学期学习的数字电路的相关知识得到了复习和巩固,也查阅了一些相关的资料,也加深了我对数字电路应用的理解,总之这次的电子技术课程设计受益匪浅;参考文献:基于FPGA的数字电路系统设计西安电子科技大学出版社数字电子技术基础电子工业出版社数字电路与逻辑设计实验及应用人民邮电出版社附图1.分频模块分频器仿真波形下图为分频器线路图2.60进制计数器模块60进制计数器仿真波形3.24进制计数器模块24进制计数器仿真波形4. 4位显示译码模块七段显示译码器模块七段显示译码器部分采用AHDL硬件描述语言设计,语句如下:subdesign ymqdata_in3..0 :input;a,b,c,d,e,f,g :output;begintabledata_in3..0 =>a,b,c,d,e,f,g;b"0000" =>1,1,1,1,1,1,0;b"0001" =>0,1,1,0,0,0,0;b"0010" =>1,1,0,1,1,0,1;b"0011" =>1,1,1,1,0,0,1;b"0100" =>0,1,1,0,0,1,1;b"0101" =>1,0,1,1,0,1,1;b"0110" =>0,0,1,1,1,1,1;b"0111" =>1,1,1,0,0,0,0;b"1000" =>1,1,1,1,1,1,1;b"1001" =>1,1,1,0,0,1,1;b"1010" =>1,1,1,0,1,1,1;b"1011" =>0,0,1,1,1,1,1;b"1100" =>1,0,0,0,1,1,0;b"1101" =>0,1,1,1,1,0,1;b"1110" =>1,0,0,1,1,1,1;b"1111" =>1,0,0,0,1,1,1;end table;end;整个4位显示译码模块四位显示译码模块。

3位数字显示计时定时器

3位数字显示计时定时器

3位数字显示计时定时器1 3位数字显示计时定时器概述3位数字显示计时定时器是一个典型的利用数字系统的例子。

所谓数字系统,是指由若干数字电路及逻辑部件组成并且能够进行采集、加工、处理及传送数字信号的设备。

一个完整的数字系统通常由输入电路、输出电路、控制电路、若干个子系统和时基电路等部分组成。

而本课题中设计的3位数字显示计时定时器则分别有4个子系统组成:秒脉冲时间标准产生电路、计数器、译码器和显示器、开机自动清零电路、计时启停控制电路。

该数字系统具有计时功能。

能随时控制计时器的启动和停止,保持计时显示结果。

还具备开机自动复零功能。

它的最大显示时间为9分59秒,计时和定时时间都是精确到秒。

2 3位数字显示计时定时器系统设计2.1系统框图由技术指标要求可知,该数字系统的功能主要是实现可控计时和定时报警。

为此,可将系统分解为下列几个部分组成:(1)秒脉冲时间标准产生电路。

由振荡器产生固定频率的矩形脉冲经分频器获得秒脉冲,提供计时和定时的时间标准(时标信号)。

(2)计数器、译码器和显示器。

由于最大计时器容量为9分59秒,因此,需要3位计数器。

最低位为秒个位,次低位为秒十位,最高位为分位。

秒个位对输入的秒脉冲进行计数,其进位信号送至秒十位计数,最后送给分位计数,并通过译码器和显示器显示出所计的时间。

(3)开机自动清零电路。

提供开机清零信号,使电路的初态为0态。

(4)计时启停控制电路。

提供控制振荡信号能否进入分频器的控制信号。

图一计时定时器总体方框图2.2单元电路原理分析2.2.1 秒脉冲时标信号产生电路选用由CMOS集成门组成的RC振荡电路,以产生固定频率的矩形脉冲信号,经分频器分频后输出为1Hz的秒脉冲时标信号。

电路如图二所示。

振荡电路生成的脉冲对动态扫描显示电路影响不大,这里选用门电路构成的多谐振荡器输出的脉冲作用为节拍发生器的时钟。

如图三所示是由4096构成的方波自激振荡器电路。

R t是振荡电阻,C t是振荡电容,R s是补充电阻。

倒计时计时器设计

倒计时计时器设计

一.设计任务和要求倒计时计时器的用途很广泛。

它可以用做定时,控制被定时的电器的工作状态,实现定时开或者定时关,最长定时时间为999分钟。

它还可以用做倒计时记数,最长记时时间为999秒,有三位数码管显示记数状态。

用三个可预置数的减计数器组成三个二-十进制减计数器。

用三个译码器和三个LED数码显示器,COMSS电路组成秒/分选择器。

另外有控制电路,控制器随着计数器计数的状态发生改变,计时期间,用电气开关断开。

当计时完毕时,用电气开关闭合。

(1)用三个可预置数的减计数器组成三个二-十进制减计数器。

(2)用三个译码器和三个LED数码显示器,COMSS电路组成秒/分选择器。

二.设计的作用与目的(1) 实现定时开或者定时关,最长定时时间为999分钟。

(2)用做倒计时记数,最长记时时间为999秒。

1三.倒计时计时器的设计1.倒计时计时器系统概述用时钟脉冲发生器来产生频率为1Hz的脉冲,即输出周期为1秒的方波脉冲,将该方波脉冲信号送到计数器74LS192的CP减计数脉冲端,再通过译码器74LS48把输入的8421BCD码经过内部作和电路“翻译”成七段(a,b,c,d,e,f,g)输出,显示十进制数,或者将该方波脉冲信号送到减法计数器CD40110的CP减计数脉冲端,通过计数器把8421BCD码经过内部作和电路“翻译”成七段(a,b,c,d,e,f,g)输出,显示十进制数,然后在适当的位置设置开关或控制电路即可实现计数器的直接清零,启动和暂停/连续、译码显示电路的显示。

在74LS192输入端设置4个开关,通过开关的高低电平状态从而实现999秒内任意时间的倒计时。

在电路中加入停止器使其倒计时到000时停止计时并且蜂鸣器响。

系统设计框图如图12图1系统设计框图2. 555定时器制成多谐振荡器多谐振荡器是一种自激振荡器,接通电源后不需外加触发便能产生矩形脉冲。

我们用555定时器构成多谐振荡器的原理很简单,只要将施密特触发器的反相输出端经RC积分电路接回输入端即可。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

三位数字显示的计时系统设计
正文
1、设计总体思路
1.1课程设计要求
设计并制作一个简易的三位数字显示计时系统,供运动员比赛计时用,要求如下:
1)精确到秒,最大计时为9分59秒;
2)开机时自动清零;
3)具有启停输入控制功能,按下启停输入控制键时,开始计时,再次按
下时,停止计时。

4)用7段数码管显示时间;
5)功能扩展(自选)
1.2设计目的
1)进一步熟悉和掌握常用数字电路元器件的应用。

2)巩固加深理解数字电路的基本理论知识,学习基本理论在实践中综合
运用的初步经验,掌握数字电路系统设计的基本方法及在面板上接线的方法、技术、要注意的问题。

3)培养数字电路实物制作、调试、测试、故障查找和排除的方法。

4)培养细致、认真做实验的习惯。

5)培养实践技能,提高分析解决实际问题的能力。

6)学会运用仿真软件进行电路仿真。

7)熟悉555定时器产生脉冲的应用。

1.3设计总体思路
1)主电路
用3个7段数码管显示时间,3块74LS192同步加减计数器实现计时功能,时钟脉冲用555定时电路产生秒脉冲,1块74LS76实现清零和启停功能。

2)控制电路
按下清零按钮后,使74LS192的清零端为高电平,使其清零。

按下暂停/继续按钮后,使74LS192的CP端为高电平,不再有上升沿输入,使其保持之前的数据不变,再次按下按钮后,74LS192的CP端为
低电平,当下一个高电平输入时,将有上升沿,使74 LS192计数,从而实现暂停/继续功能。

2、基本原理及框图
1)基本原理
开机启动后,给第3块74LS192一个信号,当上升沿到来时,74LS192的输出端输出加1,直到输出为9时,产生进位信号,送到第2块74LS192的UP端,直到第2块74LS192的输出为6时,使其置数为0,同时给第一块74LS192的UP端一个信号使其输出加1,循环进行。

74LS192的功能表见下表。

2)设计整体框图
设计框图如图1-1所示:
图1-1 三位数字显示的计时系统设计框图3、单元电路设计及单元电路图
3.1.秒脉冲发生电路
用555组成多谐振荡器输出秒脉冲,工作原理如下:
接通电源Vcc 后,Vcc 经电阻R 1和R 2对电容C 充电,其电压Uc 由0按指数规律上升。

当Uc ≥2/3Vcc 时,电压比较器C 1和C 2的输出分别为U c1 =0、U c2=1,基本RS 触发器被置0,Q=0,Q =1,输出U 0跃到低电平U 01.与此同时,放电管V 导通,电容C 经电阻R 2和放电管V 放电,电路进入暂稳态。

随着电容C 放电,u c 下降到U c ≤1/3Vcc 时,则电压比较器C 1和C 2的输出为U c1=1、U c2=0,基本RS 触发器被置1,Q=1,Q =0,输出u 0由低电平U 01跃到高电平U 0h 。

同时,因Q =0,放电管V 截止,电源V cc 又经过电阻R 1和R 2对电容充电。

电路又返回前一个暂稳态。

因此,电容C 上的电压Uc 将在2/3V cc 和1/3V cc 之间来回充电和放电,从而使电路产生了振荡,输了矩形脉冲。

多谐振荡器的振荡周期T 为: T=0.7(R 1+R 2)C 振荡频率f 为:
C R R )21(7.01
=
1/T =f
用555组成多谐振荡器输出秒脉冲电路,其电路图如图1-2所示:
图1-2 秒脉冲电路图
3.2. 计时单元电路
如图1-3所示。

该电路用2块74LS192组成六十进制秒显示电路,1块74LS192组成分显示电路,当00秒递增到59后,进位到分,同时使其置0。

图1-3 计数器显示电路图
3.3. 显示电路
该电路采用BCD 码数码管,如图1-4所示。

3.4. 控制电路
电路图如图1-5所示,74LS76的Q (14端子)接计数器
74LS192的清零端(MR 端)
,按下清零按钮后,Q 端由0=Q 变为1=Q ,从而使计数器的MR=1,使计数器清零。

74LS76的Q 端(11端子)接到与非门的一端,按下启动/停止键,Q 端由Q=0变为Q=1,脉冲得以通过,即启动作用,再次按下启动/停止键, Q 端由Q=1变为Q=0,此时脉冲不能通过,即起暂停的作用。

图1-4 数码管
图1-5 控制电路图
4、安装、调试步骤
系统总电路如图1-6所示。

设计出来后按以下步骤进行安装。

1)按照真值表和管脚图用3块74LS192安装成最大为9分59秒的计时器,
使其能正确显示。

2)按照管脚图和原理图对应接好数码管,使其准确显示数字。

3)安装控制电路,按下清零按钮后,计数器可以清零,按下启动/停止键
后,能启动,再次按下启动/停止键,能暂停,再次按下启动/停止键,能继续。

4)把已插入但未连接的线理清楚,然后把它们对应接入正确位置,使电路
接通。

实践表明,一个电子装置,即使用仿真软件仿真没问题,但接实物时,往往不能达到设计的预期效果。

因此电子产品做出来之后,不仅要仿真,更要进行实物测试。

这是因为设计者在设计时,很难考虑到实际的各种情况及其所处环境对电路的影响程度。

图1-6 总电路设计图
5、故障分析及电路改进
在电路的调试过程中,可谓是历经艰难险阻,通过排除故障后,才把电路给测试通过。

5.1故障产生原因
对于新设计电路来说,调试中产生的故障原因主要有以下几种情况。

1)元器件、接口处损坏。

电子电路中通常有很多的元器件在安装的过
程中,由于某种不正确操作,容易损坏电子器件。

电子器件损坏后,
将使电路不能实现它的功能。

2)电子器件与面包板接触不良。

由于线与接口处孔的大小不是很适
合,接上的线比较容易脱落:由于管脚没插好,也会导致接触不良。

3)安装的接线电路与原理图不一致,主要是某些管脚比较靠近,接线
时没注意就接错了。

4)某些电子器件的没用到的端子没有接地线或接高电平。

5)竞争与冒险现象。

当电子器件的两端同时同时变化时,容易产生竞
争冒险现象,导致电路显示不稳定。

5.2故障的分析方法
在电路的调试过程中不可避免的出现各种各样的问题,在查找故障时,需要耐心和细心,一步一步地检查。

1)安装前,对每个器件进行检查,是否有管脚缺失,是否与功能表的各
项功能一致。

2)在安装时要逐个安装、调试,检查是否达到了预定的要求。

3)在断电情况下,观察是否有器件没有与面包板接触好,是否有线脱落
的现象,是否按照了原理图上进行安装,是否有器件没有接通电源。

4)在通电情况下,用一根导线接到共阴极的LED上,另一端接到待检
查处,从信号源到输出一一进行检查,观察是否与仿真时的情况一致,是否与预期的电平一致。

5.3电路的改进
1.在电路的调试过程中,由于器件本身的原因,需对电路做进一步改进,
如从09直接跳到19,正确的跳转应该是从09跳到10,这时就需在
进位的同时给置数端一个信号,使其在进位的同时置0,从而达到预
期目标。

2.由于仿真与实际的区别,在调试的时候发现与74LS192的清零端相
连接的JK触发器输出端的高低电平恰好与仿真时相反,从而使得开
机时不能清零,当把CR输入端子交换后,发现恰好达到预期效果。

6、总结与设计调试体会
经过两个星期的实习,过程曲折可谓一言难尽。

在此期间我失落过,也曾热情高涨。

从开始时满富盛激情到最后腰酸背痛的复杂心
情,到最后调试出来后的喜悦之情。

也许生活就是这样,汗水预示着结果也见证着收获。

设计确实很辛苦,尤其是当某些问题思考了很久,却无法解决时,那种郁闷的
心情,可谓是无法用言语进行表达。

但再苦也是值得的,我们通过课
程设计,
使我们认识到了自己理论知识的缺陷,我们学会了怎样去进行电路的设计。

首先,要逐个分析它要实现的功能,然后考虑用那些
元器件可以实现这种功能;其次,要查找这些元器件的资料,包括
功能表及工作原理等等;然后,做出连接图,用仿真软件进行仿真:
最后进行实物连接、调试。

通过这次课程设计使我懂得了理论与实际相结合是很重要的,只有理论知识是远远不够的,只有把所学的理论知识与实践相结合
起来,从理论中得出结论,才能提高自己的实际动手能力和独立思
考的能力。

这次课程设计终于顺利完成了,在设计中遇到了很多问题,经过与同学的交流和大量的搜寻资料,终于把它给攻克了,每当我打开
电脑时,我总要看看我自己设计的电路图,总感觉有一种喜悦的心
情,因为这是自己辛勤劳动的成果。

总体来说,这次课程设计使我受益匪浅.在设计与仿真的过程中特别有趣,提高了我的设计水平,增加了我们的实际操作能力. 7、附录
元器件清单(见下表)
8、参考文献
1.谢自美主编《电子线路设计、实验、测试》武汉:华中理工出版社,2000
2.郭照南主编《电子技术与EDA技术课程设计》长沙:中南大学出版社,
2010
3.阎石主编.《数字电子技术基础》北京:高等教育出版社,2006
4.郭照南主编.《电子技术基础实验与仿真》长沙:中南大学出版社,2008
5.王俊峰主编.《电工与电子技术实验教程》.郑州:黄河水利出版社,2001
6.中国电子网. .
7.百度文库。

相关文档
最新文档