第11章 组合逻辑电路
集成电路设计基础第11章数字集成vlsi系统设计基础
通过对时序逻辑电路的输入、输出及状态进行分析，了解其工作原理和特性。
时序逻辑电路设计
根据实际需求，选用合适的触发器和组合逻辑电路，设计出满足特定功能的时序逻辑电路。同时 需要考虑时序问题，确保电路的正确性和稳定性。
03
数字集成VLSI系统关键技术
高性能计算技术
并行处理技术
通过多核处理器、GPU加速等技术提高计算能力。
逻辑综合
将HDL代码转换为门级网表，优化电路性能并降低功 耗。
布局布线
根据电路需求和工艺要求，将门级网映射到具体的 芯片上，实现电路的物理实现。
时序分析
对布局布线后的电路进行时序分析，确保电路时序的 正确性和性能。
仿真验证与测试方法
前仿真
在电路设计阶段进行仿真验证， 检查电路功能和性能是否符合设 计要求。
THANKS
感谢观看
集成电路设计基础第11章数 字集成vlsi系统设计基础
• 数字集成VLSI系统概述 • 数字集成VLSI系统基本原理 • 数字集成VLSI系统关键技术 • 数字集成VLSI系统实现方法
• 数字集成VLSI系统应用实例 • 数字集成VLSI系统前沿研究动态
01
数字集成VLSI系统概述
定义与发展历程
柔性电子在数字集成VLSI中潜在价值
柔性电子器件
利用柔性基底和可弯曲的电 子材料制造柔性电子器件， 实现可穿戴、可折叠的数字
集成VLSI系统。
生物兼容性
柔性电子具有良好的生物兼 容性，可用于生物医学应用 中与人体紧密接触的电子设
备。
轻量化与便携性
柔性电子器件具有轻量化、 薄型化和可弯曲的特点，便 于携带和集成到各种移动设 备中。
应用领域及市场需求
数字电子技术基础(侯建军)
§1-2 逻辑代数基础
逻辑变量及基本逻辑运算 逻辑函数及其表示方法
逻辑代数的运算公式和规则
逻辑变量及基本逻辑运算
一、逻辑变量
取值：逻辑 0 、逻辑 1 。逻辑 0 和逻辑 1 不代 表数值大小，仅表示相互矛盾、相互对立 的两种逻辑状态
二、基本逻辑运算 与运算 或运算 非运算
返 回
与逻辑
只有决定某一事件的所有条件全部具备， 这一事件才能发生
乘基取整法 ：小数乘以目标数制的基数（ R=2 ），第 1一次相乘结果的整数部分为目的数的最高位 0 1 K0 0 -1，将其小 数部分再乘基数依次记下整数部分，反复进行下去， 直 K-1 K-2 K-3 K-4 K-5
由此得：(0.65)10=(0.10100)2 综合得：(81.65)10=(1010001.10100)2
逻辑表达式
―-‖非逻辑运算符
F= A
逻辑符号 1 A
F
三、复合逻辑运算 与非逻辑运算 或非逻辑运算 与或非逻辑运算
或逻辑真值表
A 0 0 1 1 B 0 1 0 1 F 0 1 1 1 逻辑符号 A 1 B
F
或逻辑运算符，也有 N个输入： 用“∨”、“∪”表 逻辑表达式 示 F= A + B+ ...+
F= A + B
N
返 回
非逻辑
当决定某一事件的条件满足时，事件不发 返 回 生；反之事件发生，
非逻辑真值表 A F 0 1 1 0
§1-1 数制与编码
进位计数制 数制转换
数值数据的表示
常用的编码
§1-2 逻辑代数基础
逻辑变量及基本逻辑运算 逻辑函数及其表示方法
逻辑代数的运算公式和规则
第章组合逻辑电路习题解答
第章组合逻辑电路习题解答公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]复习思考题3-1 组合逻辑电路的特点从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2 什么是半加什么是全加区别是什么若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3 编码器与译码器的工作特点编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5 什么是竞争-冒险产生竞争-冒险的原因是什么如何消除竞争-冒险在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习 题3-1试分析图所示各组合逻辑电路的逻辑功能。
解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕=(2) 化简与变换：令DC Y B A Y ⊕=⊕=21则 21Y Y Y ⊕=(3)由表达式列出真值表，见表。
输入中间变量中间变量 输出 A B C DY 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 10 1 1 0 00 1 1 0 1(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
电子技术基础(电工Ⅱ)李春茂主编_机械工业出版社_课后习题答案
1-9 有 A、B、C 3 只晶体管，测得各管的有关参数与电流如题表 1-2 所示，试填写表中空白的栏目。
表 1-2 题 1-9 表
电流参数
管号
iE / mA iC / mA iB / μA ICBO / μA ICEO / μA
A
1
0.982
18
2
111
0.982
B
0.4
0.397
3
1
132.3 0.99
目录
第一章 双极型半导体器件∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙1 第二章 基本放大电路∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙7 第三章 场效应晶体管放大电路∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙18 第四章 多级放大电路∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙23 第五章 集成运放电路∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙33 第七章 直流稳压电源∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙46 第九章 数字电路基础知识∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙51 第十章 组合逻辑电路∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙61 第十一章 时序逻辑电路∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙73 第十二章 脉冲波形的产生和整形∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙90 第十三章 数/模与模/数转换电路∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙∙96
组合逻辑电路 课后答案
第4章[题]．分析图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。
图P4.1B YAP 56P P =图解：（1）逻辑表达式()()()5623442344232323232323Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+()()()2323Y P P C P P CAB AB C AB ABC AB AB C AB AB CABC ABC ABC ABC=+=+++=+++=+++（2）真值表（3）功能从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y =1，否则Y=0。
[题] 分析图电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
图P4.3B1Y 2[解]解： 2Y AB BC AC =++12Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（））由真值表可知：、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[题] 图是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
图P4.4[解]（1）COMP=1、Z=0时，TG1、TG3、TG5导通，TG2、TG4、TG6关断。
，（2）COMP=0、Z=0时，Y1=A1，Y2=A2，Y3=A3，Y4=A4。
、COMP=1、Z=0时的真值表、Z=0的真值表从略。
[题] 用与非门设计四变量的多数表决电路。
当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。
[解] 题的真值表如表所示，逻辑图如图(b)所示。
电工学2第11章组合逻辑电路
分析 逻辑图 设计 功能
已知函数的逻辑图如图所示， 例 ： 已知函数的逻辑图如图所示，试求它的逻辑 函数式。 函数式。 从输入端A、 解: 从输入端 、 B开始逐个写出每 开始逐个写出每 个图形符号输出端 的逻辑式，即得： 的逻辑式，即得：
Y = A+ B+ A+ B
Y = A + B + A + B = ( A + B)( A + B) = ( A + B)( A + B)
第11章 组合逻辑电路 11章
脉 冲 信 号 模拟信号：在时间上和 数值上连续的信号。
u
数字信号：在时间上和 数值上不连续的（即离 散的）信号。
u t
数字信号波形(正脉冲） 数字信号波形(正脉冲）
t
模拟信号波形
对模拟信号进行传输、 对模拟信号进行传输、 处理的电子线路称为 模拟电路。 模拟电路。
对数字信号进行传输、 对数字信号进行传输、 处理的电子线路称为 数字电路。 数字电路。
数字电路的分类
按半导体类型可分为： a、按半导体类型可分为： 双极型电路和单极型电路 按半导体类型可分为 b、按电路的集成度可分为： 按电路的集成度可分为： 按电路的集成度可分为 SSI(Small Scale Integrated )电路 数十器件 片) 电路(数十器件 电路 数十器件/片 MSI(Medium Scale Integrated)电路 数百器件 片) 电路(数百器件 电路 数百器件/片 LSI(Large Scale Integrated )电路 数千器件 片) 电路(数千器件 电路 数千器件/片 VLSI (Very Large Scale Integrated )电路 数万器件 片) 电路(数万器件 电路 数万器件/片 ASIC(Application Specific Integrated Circuit，专用集成电路) CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件 ) FPGA(Filed Programmable Gate Array，现场可编程门阵列 ) IP核(Intellectual Property，知识产权) 硬件设计包 SoC(System on a Chip，单片电子系统) CPLD/FPGA—可编程专用IC，或可编程ASIC。 EDA(Electronic Design Automation，电子设计自动化)
组合逻辑电路
⒊ 8-3线优先编码器74LS148
7.2.2 译码器
将给定的二值代码转换为相应的输出信号或另一种形式 二值代码的过程，称为译码。 能实现译码功能的电路称为译码器（Decoder）。译码 是编码的逆过程。 ⒈ 工作原理 为便于分析理解，以2-4线译码器为例。
⒉ 3-8线译码器74LS138
⒊ 译码器应用举例 【例7-6】 试利用74LS138和门电路实现例7-3中要求的 3人多数表决逻辑电路。 解：3人表决逻辑最小项表达式为：
⑵ 现象Ⅱ
⒉ 竞争与冒险的含义 ⑴ 竞争：门电路输入端的两个互补输入信号同时向相反 的逻辑电平跳变的现象称为竞争。 ⑵ 冒险：门电路由于竞争而产生错误输出（尖峰脉冲） 的现象称为竞争-冒险。 对大多数组合逻辑电路来说，竞争现象是不可避免的。 但竞争不一定会产生冒险，而产生冒险必定存在竞争。
⒊ 判断产生竞争-冒险的方法 ⑴ 或（或非）门，在某种条件下形成 时， 会产生竞争现象；与（与非）门，在某种条件下形成 时，会产生竞争现象。 ⑵ 卡诺图中有相邻的卡诺圈相切。
8选1数据选择器74LS151／251
数据选择器应用 【例7-10】 试利用74LS151实现例7-3中要求的3人多 数表决逻辑电路。 解：3人表决逻辑最小项表达式为： Y＝
7.2.5 加法器
⒈ 半加器（Half Adder） ⑴ 定义：能够完成两个一位二进制数A和B相加的组 合逻辑电路称为半加器。 ⑵ 真值表：半加器真值表如表7-13，其中S为和， CO为进位。 ⑶ 逻辑表达式：S＝ ＝AB；CO＝AB ⑷ 逻辑符号：半加器逻辑符号如图7-20所示。
⒉ 全加器（Full Adder）
⑴ 定义：两个一位二进制数A、B与来自低位的进位 CI三者相加的组合逻辑电路称为全加器。
数字电路组合逻辑电路
分）,如下图。 2）数字电路与数字系统
元
辑
件
符
号
根据前面所述,提出数字电路地概念。数字电路是指以逻辑门为核心元件
连接关系
,以分立元件为辅助元件,根据设计电路所得元件引脚地连接关系组合而成地电路。
逻辑门地输入输出引脚承载地物理量是稳定地电压,只有高,低两种电平,在逻辑上
认为实现了1,0数字地传递。核心电路组合后,我们主要针对电路（函数）输入
形图体现地随时间数据变化地规律,就能找到时序电路地逻辑功能,但在组合电路里,转化为真值表
方法分析电路功能会更好。
8 1.2组合逻辑电路分析
组组合合逻逻辑析辑电电路路分分析 组合逻辑电路设计 电路竞争与冒险 常用组合逻辑电路
3）组合电路分析步骤 要分析逻辑电路功能,就要得到电路地逻辑图,转变为函数,真值表或波形图,然后按照 前面所述去分析其功能。 （1）根据逻辑门组成地电路,确定输入输出变量,从输入端开始,逐级写出每个逻辑门 地逻辑表达式,直到写出所有输出表达式为止。然后利用化简逻辑函数地方法对函数进 行化简,得到最简化地表达式。 （2）根据逻辑表达式列出真值表,根据真值表分析逻辑功能 （3）根据表达式与真值表分析电路地功能确定最后地电路功能,与实践相联系,确定 应用性功能。 该电路实现了或非门地功能。 （4）观察图形,分析电路可能存在地问题 实例1分析如图所示电路,要求: （1）列出逻辑表达式 （2）列真值表 （3）分析逻辑功能 （4）电路使用了几个芯片,哪里不合理？说明原因。
1
第3章
组合逻辑电路分析 组合逻辑电路设计 电路竞争与冒险 常用组合逻辑电路
言宜慢,心宜善
阅 解
推
逻辑 设计
2
组合逻辑电路分析 组合逻辑电路设计 电路竞争与冒险 常用组合逻辑电路
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
- 59 -第11章 组合逻辑电路从本章开始介绍数字集成电路。
数字电路或逻辑电路，可以分为组合逻辑电路和时序逻辑电路两类。
本章介绍组合逻辑电路，下章介绍时序逻辑电路。
门电路是数字电路的基本部件，集成门电路是数字集成电路的一部分，本章首先介绍常用的集成门电路。
组合逻辑电路种类很多，由于应用广泛，中规模集成电路和大规模集成电路都有产品供应，在此将介绍几种常见的组合逻辑电路。
11.1 集成基本门电路门电路又称逻辑门，是实现各种逻辑关系的基本电路，是组成数字电路的基本部件，由于他既能完成一定的逻辑运算功能，又能像“门”一样控制信号的通断，门打开时，信号可以通过；门闭合时，信号不能通过，因此称为门电路或门逻辑。
集成门电路是数字集成电路的一部分，它的产品种类很多，内部电路各异，对一般读者来说，只需将其视为具有某一逻辑功能的器件，对于内部电路可不必深究。
按逻辑功能的不同，门电路可分为很多种，其中实现或、与、非三种逻辑关系的或门电路、与门电路和非门电路是最基本的门电路。
（一）或门电路1．定义：在决定某一事件的各种条件中，只要有一个或一个以上的条件具备，事件就会发生，符合这一规律的逻辑关系称为或逻辑。
2．电路图及符号如11-1a 所示电路。
只要开关A 和B 中有一个或一个以上闭合，灯F 就会亮。
这里开关的闭合和灯亮之间的关系为或逻辑关系。
实现或逻辑关系的电路称为或门。
反映在逻辑电路中则是输入和输出电位的高与低两种状态，因此，习惯上把电位的高与低称为高电平和低电平。
为便于逻辑运算，分别用0与1来表示。
若规定高电平为1，低电平为1，这种逻辑关系称为正逻辑，反之称为负逻辑，本书一律采用正逻辑。
或门的逻辑符号如图11-1a 电路所示。
F 是输出端，A 和B 是输入端。
输入端的数量可以不止两个，输入和输出都只有高电平1和低电平0两种状态。
或门反映的逻辑关系是：只要输入中有一个或一个以上为高电平，输出便为高电平。
3．逻辑表达式F=A+B4．运算规律 ⎪⎭⎪⎬⎫=+=+=+A A A A A A 110图11-1 或逻辑和或门b) 或门 a) 或逻辑- 60 -5．或门真值表合“1” 亮“1”， 断开“0” 灭“0”。
6．控制门的作用：当B ＝0时，F ＝A ，相当于门始终打开，信号可以通过；当B ＝1时，F ＝1，始终保持高电平，相当于门闭合，信号不能通过。
（二）与门电路1．定义：在决定某一事件的各种条件中，只有但所有的条件都具备时，事件才会发生，符合这一规律的逻辑关系称为与逻辑。
2．电路图及符号3．逻辑表达式B A F ⋅=4．运算规律⎪⎭⎪⎬⎫=⋅=⋅=⋅A A A A A A 1005．与门逻辑6．控制门的作用：当B ＝1时，F ＝A ，相当于门始终打开，信号可以通过；当B ＝0时，F ＝0，始终保持低电平，相当于门闭合，信号不能通过。
（三）非门电路1．定义：在决定某一事件的条件只有一个，在条件不具备时，时间才会发生，即事件的发生与条件处于对立状态，符合这一规律的逻辑关系称为非逻辑。
2．电路图及符号图11-2 与逻辑电路图 图11-3 与门符号- 61 -3．逻辑表达式A F =4．运算规律 ⎪⎪⎭⎪⎪⎬⎫==⋅=+A A A A A A 015．非门逻辑11.2 集成复合门电路集成门电路除了或门、与门和非门外，还有将它们的逻辑功能组合起来的复合门电路，如集成或非门、与非门、同或门和异或门等等。
其中或非门和与非门，尤其是与非门是当前生产量最大、应用最多的集成门电路。
本节主要介绍这两种集成门电路，并介绍它们的内部电路。
（一）或非门电路1．定义：实现或非逻辑关系的电路称为或非门电路，简称为或非门。
或非逻辑关系就是先“或”后“非”。
2．逻辑式为B A F +=3．符号4．或非门真值表图11-5 非门符号 图11-4 非逻辑电路图 图11-6 或非门符号- 62 -（二）与非门电路1．定义：实现与非逻辑关系的电路称为与非门电路，简称为与非门。
与非逻辑关系就是先“与”后“非”。
2．逻辑式为B A F ⋅=3．电路与符号4．与非门真值表（三）三态门与非门1．定义：在实用中，为了减少信号传输线的数量，以适应各种数字电路的需要，有时却需要将两个或多个与非门的输出端接在同一信号传输线上，这就需要一种输出端除了有低电平0和高电平1两种状态外，还要有第三种高阻状态（即开路状态）Z 的门电路。
当输出端处于Z 状态时，与非门与输入传输线是隔断的。
这种具有0、1、Z 三种输出状态的与非门称为三态与非门。
2．三态与非门逻辑符号与逻辑功能图11-9三态与非门逻辑符号之一图11-7 与非门符号 图11-8 多射极晶体管等效电路F 图11-6 TTL 与非门电路- 63 -当E =0时，F =Z ，当E =1时， B A F ⋅=当E =1时，F =Z ，当E =0时， B A F ⋅=11.3 组合逻辑电路的分析由门电路组成的逻辑电路称为组合逻辑电路，简称为组合电路。
由于门电路输出电平的高低仅取决于当时的输入，与以前的输出状态无关，是一种无记忆功能的逻辑部件。
所以组合电路也是一种无记忆功能的电路。
组合电路的分析就是在已知电路结构的前提下，研究其输入与输出的逻辑关系。
分析步骤如下：1 由输入变量（即A 和B ）开始，逐级推导出各个门电路的输出，最好将结果标明在图上。
2 利用逻辑关系对输出结果进行变换或化简。
如：实际双控开关问题A 上 A=1B 上 B=1 亮Y=1A 下 A=0B 下 B=0 暗Y=0 B A AB Y += 逻辑式作真值表： A B Y0 0 1 组合：0 1 0 2变量4种1 0 0 3变量8种1 1 1 n 变量2n 种逻辑图：图11-10三态与非门逻辑符号之一B A ⋅+ 组合逻辑电路分析举例- 64 -逻辑代数又称布尔代数或开关代数，是1849年英国数学家乔治·布尔提出的。
它是分析与设计数字电路的工具。
逻辑代数与普通代数一样，也是以字母表示变量，但是逻辑代数的变量只取0与1两个值，而且它们没有“量”的概念，只代表两种状态。
逻辑代数中，最基本的逻辑运算是逻辑加/逻辑乘和逻辑非，其他逻辑运算都是由这三种基本运算的组成。
布尔代数与普通代数区别：（1） 用大写A 、B 、C 、D 表示输入变量。
（2） A 、B 、C ……取值只有“0”、“1”，称为逻辑“0”、逻辑“1”，代表两种相反的逻辑状态，而无大小之分。
（3） 只有与、或、非三种基本运算。
逻辑代数的基本公式：（1） 0·A=0（2） 1·A=A（3） A·A=A（4） 0=⋅A A（5） 0+A=A（6） 1+A=1（7） A+A=A（8） 1=+A A（9） A A =交换律：（10） AB=BA（11） A+B=B+A结合律：（12） A·B·C=A·(B·C)=(A·B)·C（13） A+B+C=A+(B+C)=(A+B)+C分配律：（14） A(B+C)=AB+AC（15） A+B·C=(A+B)(A+C)证(A+B)(A+C)=A·A+A·B+A·C+B·C=A+A(B+C)+BC=A[1+(B+C)]+BC=A+BC吸收律：（16） A·(A+B)=A证A (A+B)=A+AB=A(1+B)=A（17） AB B A A =+)(（18） A+AB=A（19） B A B A A +=+ 证：B A B A A A B A A +=++=+))((（20） A B A B A =⋅+⋅（21） A B A B A =++))((B A B A B A A B A B A +=++=++)())((- 65 -反演律：（摩根定律）（22） B A AB +=（23） B A B A ⋅=+逻辑函数的表示方法：A B B A Y +=其中：A 、B 为输入变量，Y 为输出变量。
A 、B 为原变量，B A ,称反变量。
Y 为A 、B 的逻辑函数。
逻辑表达式进行化简的最终结果应得到最简表达式，最简表达式的形式一般为最简与或式，例AB+CD 。
最简与或中的与项要最少，而且每个与项中的变量数目也要最少。
例如：AB B A A B B A B B A B B A A A B A B B A A AB B AB A AB B AB A F ⋅+⋅=+⋅+⋅+=⋅+⋅+⋅+⋅=+⋅++⋅=⋅+⋅=⋅⋅⋅=（自等律）（分配律）反演律））（）（反演律）00((3 列出真值表将A 与B 分别用0与1代入，根据结果等到表所示的真值表4 确定电路的逻辑功能分析真值表可知电路的逻辑功能是：A 、B 相同时（同为0或同为1时），输出F =0；A 、B 不相同时（一个为0，另一个为1），输出F =1。
这种逻辑关系称为异或门。
逻辑表达式可简写为B A A B B A F ⊕=⋅+⋅=如果A 、B 相同时，输出F =1；A 、B 不相同时，输出F =0。
这种逻辑关系称为同或门。
逻辑表达式可简写为B A B A B A F ⊕=⋅+⋅=- 66 -11.4 组合逻辑电路的设计在数字系统和计算计中，二进制加法器是基本的运算单元。
二进制数系是以2为基数，只有0与1两个数码，逢二进一的数制。
二进制与十进制数的对应关系如下： 见P312表由于十进制数有0～9是个数码，要表达十进制的任何一位数就需要有能区分十个状态的元件，而二进制数中的任何一位数只要用两个状态的元件便能实现。
二进制的加法器又有半加器和全加器之分。
（一）半加器半加器是一种不考虑低位来的进位数，只能对本位上的两个二进制数求和的组合电路。
用半加器逻辑功能设计的步骤如下：（1）根据逻辑功能列出真值表半加器的真值表如表所示(2)根据真值表写出逻辑表达式由真值表看到，A 和B 相同时，F 为0，A 和B 不同时，F 为1，这是异或门的逻辑关系，即：B A B A B A F ⊕=+=C=1的条件是A 和B 都是1，这是与逻辑关系，即AB C =(3)根据逻辑表达式画出逻辑电路以上结果表明应有一个异或门与一个与门组成。
电路如图如果要用与非门组成半加器，则要利用反演律和复原律将逻辑表达式从上述的与或式变为与非式，即B A B A B A B A F ⋅=+=AB AB C ==（二）全加器全加器是由一种将低位来的进位数连同本位的两个二进制数三者一起求和的组合电图11-12 半加器 a) 电路图 b) 逻辑电路- 67 -路。
全加器的真值表如表所示表中A i 和B i 是本位的二进制数，C i-1是来自低位的进位数，F i 是相加后得到的本位数，C i 是相加后得到的进位数。