MOSFET的UIS及雪崩能量解析
分析高压SiC MOSFET的鲁棒性和可靠性
分析高压SiC MOSFET的鲁棒性和可靠性在将SiC MOSFET安装到关键任务应用之前，应对其可靠性和鲁棒性进行评估。
本文围绕1200V DMOSFET技术的可靠性和鲁棒性展开，以便更好地理解系统设计的权衡，以提高效率和可靠性。
高压碳化硅(SiC)MOSFET在许多行业都有多种应用。
传统的硅基MOSFET热性能有限，开关频率较低，因此无法在高频工作中高效工作。
卓越的电气参数，如更低的RDS(ON)和更高的开关频率，可为电机驱动、焊接机、可再生能源系统、充电站和IT 数据中心中的应用提供更高的功率密度。
此外，SiC MOSFET可以在400°C以上的温度下运行，热阻更低，有助于降低传导损耗。
同时，它们在更高频率下工作的能力有效地增加了热密度。
低传导和开关损耗的理想特性使这些半导体器件是高功率应用的理想选择。
在HVDC转换器、大功率逆变器(图1)等许多操作中，功率MOSFET必须根据特定要求串联或并联。
然而，这些配置带来了不同的挑战，甚至可能损坏这些设备。
下面列出了其中一些实例：在HVDC转换器中，使用一系列SiC MOSFET用于实现所需的阻断电压水平。
但是，在串联配置中，可能会出现不均等的电压共享，这会导致某些MOSFET发生雪崩击穿。
反过来，这可能会进一步导致整组器件出现故障；螺线管控制、固态变压器、升压转换器和反激式转换器等应用会在MOSFET中感应出高压尖峰，这会导致器件因高di/dt和寄生电容而以雪崩模式运行，最终导致高功耗；在大功率电机驱动器的情况下，足够的短路耐受能力对于确保故障保护和设备/系统故障预防至关重要。
上述实例表明，在将这些SiC MOSFET安装到此类关键任务应用之前，测量这些SiC MOSFET的可靠性和鲁棒性至关重要。
本文围绕1200V DMOSFET技术的可靠性和鲁棒性展开，以更好地理解系统设计的权衡，以提高效率和可靠性。
1设备描述和测试程序为进行测试，GeneSiC半导体公司在150mm晶圆上制造了1200V/75mΩ SiC DMOSFET。
MOSFET雪崩特性及电源案例解析
MOSFET雪崩特性及电源案例解析MOSFET（金属氧化物半导体场效应晶体管）是一种非常重要的半导体器件，被广泛应用于电子电路中。
在正常工作的情况下，MOSFET可以提供很好的性能和稳定性。
然而，当MOSFET的工作电压超过特定的电压时，会发生雪崩击穿现象，导致器件的破坏。
本文将详细介绍MOSFET的雪崩特性，并结合电源案例对其进行解析。
雪崩击穿是指当MOSFET的漏结（Drain-Source）结电压超过其额定值时，电流突然大幅度增加，从而导致器件的不可逆破坏。
在一个MOSFET器件中，漏结结与源结之间形成了一个电场，当该电场造成的电压超过材料的击穿电压时，雪崩击穿现象就会发生。
MOSFET的雪崩特性与其结构有关。
根据结构的不同，可以将MOSFET分为2种类型：N沟道（N-channel）MOSFET和P沟道（P-channel）MOSFET。
对于N沟道MOSFET，当漏结结端的电压超过其额定值时，由于P型基底区（Body）和N型漏结区（Drain）之间形成的PN结反向偏置电压加大，电子和空穴会被强烈的电场加速，形成冲击离子化电流，导致雪崩现象的发生。
而P沟道MOSFET的雪崩击穿现象则与N沟道MOSFET相反，当源结电压超过其额定值时，阻挡层（Channel）和漏结结区之间形成的PN结反向偏置电压加大，导致电荷载流子穿越阻挡层，形成雪崩读出电流。
下面以一个电源案例来解析MOSFET的雪崩特性。
假设我们有一个MOSFET电源电路，输入电压为10V，通过升压变换器将其升压到50V，并驱动一个负载。
MOSFET的额定漏结电压为40V。
根据MOSFET的雪崩特性，当漏结电压超过40V时，MOSFET的雪崩击穿可能会发生。
在分析这个案例之前，我们需要先了解一下电源电路的工作原理。
升压变换器通过周期性开关，将输入电压转换为高电压输出。
开关管是MOSFET，负责控制输入电压的导通和截断。
当输入电压低于40V时，MOSFET处于截断状态，输出电压为0V。
理解功率 理解功率MOSFET管的电流
也就是，对于某一个值的V ，在转移工作特性或输出特性的电流为 I ，器件不可能流
GS1
DM 1
过大于 I DM1 的电流，转移工作特性或输出特性限制着功率 MOSFET 的最大电流值。
这也表明，数据表中功率
MOSFET
脉冲漏极电流额定值 I DM
对应着器件允许的最大的
V ，在此条件下，器件工作在饱和区，即放大区恒流状态时，器件能够通过的最大漏极电流， GS
GS
DM
际的应用中，栅极的驱动电压通常小于最大的额定电压。同样的，在实际的栅极驱动电压下，
单纯的考虑电流也没有意义，而是考虑最大漏极电流的持续时间。
I 和实际的应用最相关的状态就是系统发生短路，因此，在系统控制器的栅驱动电压下， DM
测试短路时最大漏极电流的持续时间。通常在设计过程中，使系统短路保护时间小于 1/3-1/2 的上述的持续时间，这样才能使系统可靠。
R θJL
或
R θJA
来
校核功率MOSFET的结温，其散热的能力主要受限于晶片到PCB的热阻。数据表中
I D 只考虑导通损耗，在实际的设计过程中，要计算功率MOSFET的最大功耗包括导 通损耗、开关损耗、寄生二极管的损耗等，然后再根据功耗和热阻来校核结温，保
证其结温小于最大的允许值，最好有一定的裕量。
同样，最大的
V GS
和
I DM
也要满足功率
MOSFET
的转移工作特性或输出特性。
另外，最大的脉冲漏极电流 I 还要满足最大结温的限制， I 工作在连续的状态下，功
DM
DM
率 MOSFET 的结温可能会超出范围。在脉冲的状态下，瞬态的热阻小于稳态热阻，可以满足
最大结温的限制。
如何选择和比较耐雪崩MOSFET或具UIS能力的MOSFET
在 Ｉ 为 Ｙ轴 、ｔ 为 ｘ轴 的双对 数坐标图中绘制 出 Ｅ 点 ， 然后经过该
原 子 ， 出 现 自由载 流 子 。 此 时 有 电 的关 系 “ Ｃ ，”中 ，当将 发 生雪 崩 点作一条斜率为 一／ 将 若 Ｉ 【１ Ｌ １２的直线 ，就得到 Ｆ Ｔ在 允 许 电 流范 围 内的 ＵＩ Ｓ能 场 存 在 ， 会 形 成 电流 。 ｎ大 干 或等 时 的双对数坐标 图以 电流 Ｉ 为 Ｙ轴 、 ＭＯＳ Ｅ 就 当 ｉ 于 Ｎｄ 度 ， Ｎ沟 道 ＭＯＳ Ｆ Ｔ来 说 ， 电 感 Ｌ为 ｘ轴 绘 制 出 来时 ， 计 将 可得 力。图 ３给出了在相同的应用 中，三 浓 对 ＥＥ 预
一
情 况下 测量的。有些厂家提供很 多 的 电 压 被 施 加 在 漏 极 和 源 极 之 间 ；这 问题是 怎样的热才算过热 。答案与外
关 于 Ｕ Ｓ测 试 的 数 据 ，但 有 的 却 只提 情况便称为雪崩。 Ｉ 在这种应 力下 ， 器件 延 掺 杂 的 浓 度 相 关 ， 即 与 Ｎ 沟 道
Ｉ ） 有 随 着 硅 片加 热 ，背景 空 穴 电子对 （ 作 为 主 要 的 变 量 ，以 配 合 不 同 的 击 穿 在测 量 雪 崩能 量 时 的 电流 （ 便 可 。 即 本征 载 流 子 浓 度 ｎ） 会 增加 。经验 电压 器 件 。 ｉ将
了这 三个数据和公式 ２ 就可以得出准 ，
数据表 明， 对于硅半导体， ｉ ｎ和温度之
间 的关 系可 由公 式 １ 示 。 表
Ｆ Ｔ的简便方法 。 现 在 ，回到雪 崩 ／ Ｉ 能 力 的 问题 。 确比较不 同ＭＯＳ Ｅ ＵＳ
如图１ 所示 ， 基于恒 定能量来解释耐雪
Ｅｓ ） １ Ｖ ｓ Ｉ）ｔ Ａ ． （． Ｂ Ｄｓ （ ｓ Ａ 公 Ａ － ５ ３ ） Ａ ｖ
英飞凌MOSFET参数理解
MOSFET参数理解分类：电源分享2012-07-16 14:33 4629人阅读评论(0) 收藏举报soa工作测试存储平台制造最大额定参数，所有数值取得条件(Ta=25℃)VDSS 最大漏-源电压在栅源短接，漏-源额定电压(VDSS)是指漏-源未发生雪崩击穿前所能施加的最大电压。
根据温度的不同，实际雪崩击穿电压可能低于额定VDSS。
关于V(BR)DSS的详细描述请参见静电学特性.VGS 最大栅源电压VGS额定电压是栅源两极间可以施加的最大电压。
设定该额定电压的主要目的是防止电压过高导致的栅氧化层损伤。
实际栅氧化层可承受的电压远高于额定电压，但是会随制造工艺的不同而改变，因此保持VGS在额定电压以内可以保证应用的可靠性。
ID - 连续漏电流ID定义为芯片在最大额定结温TJ(max)下，管表面温度在25℃或者更高温度下，可允许的最大连续直流电流。
该参数为结与管壳之间额定热阻RθJC和管壳温度的函数：ID中并不包含开关损耗，并且实际使用时保持管表面温度在25℃（Tcase）也很难。
因此，硬开关应用中实际开关电流通常小于ID 额定值@ TC = 25℃的一半，通常在1/3～1/4。
补充，如果采用热阻JA的话可以估算出特定温度下的ID，这个值更有现实意义。
IDM -脉冲漏极电流该参数反映了器件可以处理的脉冲电流的高低，脉冲电流要远高于连续的直流电流。
定义IDM的目的在于：线的欧姆区。
对于一定的栅-源电压，MOSFET导通后，存在最大的漏极电流。
如图所示，对于给定的一个栅-源电压，如果工作点位于线性区域内，漏极电流的增大会提高漏-源电压，由此增大导通损耗。
长时间工作在大功率之下，将导致器件失效。
因此，在典型栅极驱动电压下，需要将额定IDM设定在区域之下。
区域的分界点在Vgs和曲线相交点。
因此需要设定电流密度上限，防止芯片温度过高而烧毁。
这本质上是为了防止过高电流流经封装引线，因为在某些情况下，整个芯片上最“薄弱的连接”不是芯片，而是封装引线。
MOSFET的UIS及雪崩能量解析
MOSFET的UIS及雪崩能量解析在功率MOSFET的数据表中，通常包括单脉冲雪崩能量EAS，雪崩电流IAR，重复脉冲雪崩能量EAR等参数，而许多电子工程师在设计电源系统的过程中，很少考虑到这些参数与电源系统的应用有什么样的联系，如何在实际的应用中评定这些参数对其的影响，以及在哪些应用条件下需要考虑这些参数。
本文将论述这些问题，同时探讨功率MOSFET在非钳位感性开关条件下的工作状态。
EAS，IAR和EAR的定义及测量MOSFET的雪崩能量与器件的热性能和工作状态相关，其最终的表现就是温度的上升，而温度上升与功率水平和硅片封装的热性能相关。
功率半导体对快速功率脉冲（时间为100～200μs）的热响应可以由式1说明：(1)其中，A是硅片面积，K常数与硅片的热性能相关。
由式(1)得：(2)其中，tav是脉冲时间。
当长时间在低电流下测量雪崩能量时，消耗的功率将使器件的温度升高，器件的失效电流由其达到的峰值温度所决定。
如果器件足够牢靠，温度不超过最高的允许结温，就可以维持测量。
在此过程内，结温通常从25℃增加到TJMAX，外部环境温度恒定为25℃，电流通常设定在ID的60%。
雪崩电压VAV大约为1.3倍器件额定电压。
雪崩能量通常在非钳位感性开关UIS条件下测量。
其中，有两个值EAS和EAR，EAS为单脉冲雪崩能量，定义了单次雪崩状态下器件能够消耗的最大能量；EAR为重复脉冲雪崩能量。
雪崩能量依赖于电感值和起始的电流值。
图1为VDD去耦的EAS测量电路及波形。
其中，驱动MOSFET为Q1，待测量的MOSFET为DUT，L为电感，D为续流管。
待测量的MOSFET和驱动MOSFET同时导通，电源电压VDD加在电感上，电感激磁，其电流线性上升，经导通时间tp后，电感电流达到最大值；然后待测量的MOSFET和驱动MOSFET同时关断，由于电感的电流不能突变，在切换的瞬间，要维持原来的大小和方向，因此续流二极管D导通。
MOSFET雪崩测试及失效模式分析
MOSFET雪崩测试及失效模式分析MOSFET雪崩测试及失效模式分析摘要：本文介绍了功率MOSFET及雪崩测试的基本概念，并对雪崩测试后产生的失效样品进行了研究分析，从而得出封装过程及晶圆设计缺陷均能引起器件雪崩失效。
关键词： MOSFET 雪崩测试失效分析1. 功率MOSFE简介金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）是一种可以广泛使用在模拟电路与数字电路的场效晶体管（field-effect transistor）。
依照其“通道”（工作载流子）的极性不同，可分为“N型”与“P型” 的两种类型，通常又称为NMOSFET与PMOSFET，其他简称尚包括NMOS、PMOS等。
功率场效应晶体管也分为结型和绝缘栅型,但通常主要指绝缘栅型中的MOS 型（Metal Oxide Semiconductor FET）,简称功率MOSFET。
2. 雪崩测试原理雪崩能量通常在非钳位感性开关UIS条件下测量。
其中，有两个值EAS和EAR，EAS为单脉冲雪崩能量，定义了单次雪崩状态下器件能够消耗的最大能量;EAR为重复脉冲雪崩能量。
雪崩能量依赖于电感值和起始的电流值。
实际封装测试时只测试EAS。
EAS 特性通常用来描述功率MOSFET在非钳制电感电路中能够承受电流大小的能力，或通常用来描述功率MOSFET在雪崩击穿下负载能量的能力。
EAS特性好坏会直接影响到器件的安全工作区及寿命，因此对于功率MOSFET而言，EAS特性被认为是器件安全性的重要指标。
图2 EAS测试原理图及波形3. 失效分析EAS测试是通过施加一单脉冲能量来考核MOSFET产品的承受能力, 用以剔除芯片本身存在的潜在缺陷或装配过程中造成轻微损伤的不良品, 从而使产品在使用前得到有效的筛选, 能够更可靠的工作。
EAS 测试的不良品通常表现为栅极漏电流ISGS超标或短路。
mos管雪崩击穿原理
mos管雪崩击穿原理
mos管雪崩击穿原理是指当MOS管的栅-源结或栅-漏结处的
电场强度达到一定值时，会发生电子与正空穴的雪崩击穿现象，导致结内的载流子数量急剧增加，电流急剧增大，从而对
MOS管造成损坏。
MOS管是由栅极、漏极和源极组成的一种半导体器件。
当MOS管处于开启状态时，栅极施加的电压控制了漏极-源极之
间的电流流动，而栅极-漏极或栅极-源极之间的结负责控制器
件的操作。
在正常操作中，当栅极施加的电压较低时，MOS管的结处形
成了一个屏障，阻碍了电流的流动，器件处于断开状态。
当栅极施加的电压增大到一定程度时，电场强度也会增大，电子与正空穴之间的碰撞增多，加速电子能量增大，导致一部分电子获得了足够的能量突破屏障，电流开始通过。
这个过程叫做击穿。
当电场强度进一步增大时，电子与正空穴之间的碰撞会更加频繁，足够多的电子通过击穿屏障，导致电流急剧增大，这种情况叫做雪崩击穿。
雪崩击穿会对MOS管造成瞬间的过电流，
导致电压超过器件的耐压能力，可能造成器件损坏。
因此，保证MOS管在正常工作范围内，避免电压超过耐压能力，是防止雪崩击穿的重要措施。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
MOSFET 的UIS 及雪崩能量解析及雪崩能量解析 在功率的数据表中，通常包括单脉冲雪崩能量EAS ，雪崩电流IAR ，重复脉冲雪崩能量EAR 等参数，而许多电子工程师在设计电源系统的过程中，很少考虑到这些参数与电源系统的应用有什么样的联系，如何在实际的应用中评定这些参数对其的影响，以及在哪些应用条件下需要考虑这些参数。
本文将论述这些问题，同时探讨功率MOSFET 在非钳位感性开关条件下的工作状态。
EAS ，IAR 和EAR 的定义及测量MOSFET 的雪崩能量与器件的热性能和工作状态相关 在功率的数据表中，通常包括单脉冲雪崩能量EAS，雪崩电流IAR，重复脉冲雪崩能量EAR 等参数，而许多电子工程师在设计电源系统的过程中，很少考虑到这些参数与电源系统的应用有什么样的联系，如何在实际的应用中评定这些参数对其的影响，以及在哪些应用条件下需要考虑这些参数。
本文将论述这些问题，同时探讨功率MOSFET 在非钳位感性开关条件下的工作状态。
EAS EAS，，IAR 和EAR 的定义及测量
的定义及测量 MOSFET 的雪崩能量与器件的热性能和工作状态相关，其最终的表现就是温度的上升，而温度上升与功率水平和硅片封装的热性能相关。
功率半导体对快速功率脉冲（时间为100～200μs）的热响应可以由式1说明：
(1)
其中，A 是硅片面积，K 常数与硅片的热性能相关。
由式(1)得：
(2)
其中，tav 是脉冲时间。
当长时间在低电流下测量雪崩能量时，消耗的功率将使器件的温度升高，器件的失效电流由其达到的峰值温度所决定。
如果器件足够牢靠，温度不超过最高的允许结温，就可以维持测量。
在此过程内，结温通常从25℃增加到TJMAX，外部环境温度恒定为25℃，电流通常设定在ID 的60%。
雪崩电压VAV 大约为1.3倍器件额定电压。
雪崩能量通常在非钳位感性开关UIS 条件下测量。
其中，有两个值EAS 和EAR，EAS 为单脉冲雪崩能量，定义了单次雪崩状态下器件能够消耗的最大能量；EAR 为重复脉冲雪崩能量。
雪崩能量依赖于电感值和起始的电流值。
图1为VDD去耦的EAS测量电路及波形。
其中，驱动MOSFET为Q1，待测量的MOSFET 为DUT，L为电感，D为续流管。
待测量的MOSFET和驱动MOSFET同时导通，电源电压VDD 加在电感上，电感激磁，其电流线性上升，经导通时间tp后，电感电流达到最大值；然后待测量的MOSFET和驱动MOSFET同时关断，由于电感的电流不能突变，在切换的瞬间，要维持原来的大小和方向，因此续流二极管D导通。
图1 VDD去耦的EAS测量图
由于MOSFET的DS之间有寄生电容，因此，在D导通续流时，电感L和CDS形成谐振回路，L的电流降低使CDS上的电压上升，直到电感的电流为0，D自然关断，L中储存的能量应该全部转换到CDS中。
如果电感L为0.1mH，IAS=10A，CDS=1nF，理论上，电压VDS为
CDSVDS2=LIAS2 (3)
VDS=3100V
这样高的电压值是不可能的，那么为什么会有这样的情况？从实际的波形上看，MOSFET的DS 区域相当于一个反并联的二极管。
由于这个二极管两端加的是反向电压，因此处于反向工作区，随着DS的电压VDS增加，增加到接近于对应稳压管的钳位电压也就是 V(BR)DSS时，VDS 的电压就不会再明显的增加，而是维持在V(BR)DSS值基本不变，如图1所示。
此时，MOSFET 工作于雪崩区，V(BR)DSS就是雪崩电压，对于单次脉冲，加在MOSFET上的能量即为雪崩能量EAS：
EAS=LIAS2/2 (4)
同时，由于雪崩电压是正温度系数，当MOSFET内部的某些单元温度增加，其耐压值也增加，因此，那些温度低的单元自动平衡，流过更多的电流以提高温度从而提高雪崩电压。
另外，测量值依赖于雪崩电压，而在去磁期间，雪崩电压将随温度的增加而变化。
在上述公式中，有一个问题，那就是如何确定IAS？当电感确定后，是由tp来确定的吗？事实上，对于一个MOSFET器件，要首先确定IAS。
如图1所示的电路中，电感选定后，不断地增
加电流，直到将MOSFET完全损坏，然后将此时的电流值除以1.2或1.3，即降额70%或80%，所得到的电流值即为IAS。
注意到IAS和L固定后，tp也是确定的。
过去，传统的测量EAS的电路图和波形如图2所示。
注意到，VDS最后的电压没有降到0，而是VDD，也就是有部分的能量没有转换到雪崩能量中。
图2 传统的EAS测量图
在关断区，图2（b）对应的三角形面积为能量，不考虑VDD，去磁电压为VDS，实际的去磁电压为VDS-VDD，因此雪崩能量为
(5)
对于一些低压的器件，VDS-VDD变得很小，引入的误差会较大，因此限制了此测量电路的在低压器件中的使用。
目前测量使用的电感，不同的公司有不同的标准，对于低压的MOSFET，大多数公司开始趋向于用0.1mH的电感值。
通常发现：如果电感值越大，尽管雪崩的电流值会降低，但最终测量的雪崩能量值会增加，原因在于电感增加，电流上升的速度变慢，这样芯片就有更多的时间散热，因此最后测量的雪崩能量值会增加。
这其中存在动态热阻和热容的问题，以后再论述这个问题。
雪崩的损坏方式
雪崩的损坏方式
图3显示了UIS工作条件下，器件雪崩损坏以及器件没有损坏的状态。
图3 UIS损坏波形
事实上，器件在UIS工作条件下的雪崩损坏有两种模式：热损坏和寄生三极管导通损坏。
热损坏就是功率MOSFET在功率脉冲的作用下，由于功耗增加导致结温升高，结温升高到硅片特性允许的临界值，失效将发生。
寄生三极管导通损坏：在MOSFET内部，有一个寄生的三极管（见图4），通常三级管的击穿电压通常低于MOSFET的电压。
当DS的反向电流开始流过P区后，Rp和Rc产生压降，Rp 和Rc的压降等于三极管BJT的VBEon。
由于局部单元的不一致，那些弱的单元，由于基级电流IB增加和三级管的放大作用促使局部的三极管BJT导通，从而导致失控发生。
此时，栅极的电压不再能够关断MOSFET。
图4 寄生三极管导通
在图4中，Rp为源极下体内收缩区的电阻，Rc为接触电阻，Rp和Rc随温度增加而增加，射极和基极的开启电压VBE随温度的增加而降低。
因此，UIS的能力随度的增加而降低。
图5 UIS损坏模式（VDD=150V，L=1mH，起始温度25℃）
在什么的应用条件下要考虑雪崩能量
在什么的应用条件下要考虑雪崩能量
从上面的分析就可以知道，对于那些在MOSFET的D和S极产生较大电压的尖峰应用，就要
考虑器件的雪崩能量，电压的尖峰所集中的能量主要由电感和电流所决定，因此对于反激的应用，MOSFET关断时会产生较大的电压尖峰。
通常的情况下，功率器件都会降额，从而留有足够的电压余量。
但是，一些电源在输出短路时，初级中会产生较大的电流，加上初级电感，器件就会有雪崩损坏的可能，因此在这样的应用条件下，就要考虑器件的雪崩能量。
另外，由于一些电机的负载是感性负载，而启动和堵转过程中会产生极大的冲击电流，因此也要考虑器件的雪崩能量。