数字频率计测频率与测周期的基本原理
cl-4新版
发电机并网需满足旳条件： 同相序，在发电机安装调试时处理。 同幅值，需要接电压表，两个。 同频率，接频率表，两个。 同相位，接整步表，一种。 整步表能同步反应频率和相位旳差别， 但不显示频率旳数值。
一、1T1-S整步表旳构造
由固定线圈A、A2、A3和一种可动旳Z形铁心构成，A做 成圆筒状套在轴套C上，A2、A3做成方扁形，互成90°夹角 套在A旳外面。转轴可在轴套中转动，在转轴旳上、下两端， 各固定一种扇形铁片D、两铁片Z字形，铁片受力时可带动轴
和指针旋转。
二、1T1-S整步表旳外接线
测量时，将线圈A串接一电阻R，接在已在运营旳发电机或电 网旳A、B相上。令电阻数值远不小于线圈A旳感抗，可以为线圈 A是一种电阻性电路，电压与电流同相。线圈A2、A3分别与R1、 R3串联，然后与电阻R2接成一种不对称星形，接在待并发电机 旳A、B、C三相上。
第四节 相位旳测量措施
要点：数字法测相位。 一、 将相位差转换为时间进行测量。
Δt NT0 Δt 360
T
二、了解：将相位差转换为电压进行测量。
U CC
U CC
Y1
R1 1
VD1
LM 339
R3
5 D
CD4013 Q SET
R7
200
VD2
R2 51
Q
CLR
R8 200
U CC
R4 Y2
李沙育图形
当频率成整数倍时，出现旳李沙 育图形是静止旳。
分别对图形作水平线和垂直线， 注意所作旳线不应经过图形旳交 叉点或与其相切。
垂直输入信号频率 水平交点 水平输入信号频率 垂直交点
电压相位差旳 不同会影响图 形旳形状，但 不影响频率比
频率计测频原理
1.1 电子计数法测频原理
1.基本原理
根据频率的定义，若某一信号在T秒时间内重复变化了N次，则 该信号的频率为：
（4.2）
门电路复习：
与门
A 1/0
B 1/0
c 1/0
同理“或”门、与非、或非门等也有类似功能。
A 0011
B 0101
C 0001
由图可见：
因此
显示
晶 振
门 控
主 门
控制电路
A
B
C
D
E
1)时基（T）电路
T
两个特点：
(1)标准性 闸门时间准确度应比被测频率高一数量级以上，故 通常晶振频率稳定度要求达10-6～10-10。（恒温糟）
(2)多值性 闸门时间T不一定为1秒，应让用户根据测频精度和 速度的不同要求自由选择。例如：
=100MHz为例，可查知
=10kHz。
100MHz
图4.14 测频量化误差与测周量化误差
1Hz
1KHz
1MHz
10-8
10-7
10-6
10-5
10-4
10-3
10-2
10-1
1
10S
T=1S
0.1S
fc=10MHz
fc=1GHz
fc=100MHz
测频的量化误差
测周的量化误差
f
100MHz
因此，当
02
差产生的测频误差大得惊人 例如，fx= 10Hz，T=1s，则由±1误差引起的测频误差可达10％， 所以，测量低频时不宜采用直接测频方法。
2.测量低频时，由于±1误
2 电子计数法测量时间
本节介绍时间量的测量主要是指与频率对应的周期、相位及时 间间隔等时间参数，重点讨论周期的测量。
数字频率计
数字频率计数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器，它的基本功能是测量正弦信号、方波信号、尖脉冲信号的频率及其他各种单位时间内变化的物理量，因此，它的用途十分广泛。
一、设计目的掌握数字频率计的设计二、设计内容技术要求：测量频率范围 0-9999 Hz和1Hz-100 KHz。
测量信号方波峰--峰值为3-5V（与TTL兼容）。
闸门时间 10ms,0.1s,1s和10s，脉冲波峰—峰值为3-5V。
三、数字频率计的基本原理数字频率计的原理框图如图所示：它由4个基本单元组成：1.带衰减器的放大整形系统包括从被测信号到衰减放大整形系统此部分。
其中衰减放大整形系统包括衰减器、跟随器、放大器、施密特触发器。
它将正弦波输入信号Vx整形成同频率方波Vo，测试信号通过衰减开关选择输入衰减倍数，衰减器有分压器构成幅值过大的被测信号经过分压器的分压送入后级放大器，以避免波形失真。
由运算放大器构成的射极跟随器起阻抗变换作用，使输入阻抗提高。
系统的整形电路由施密特触发器组成，整形后的方波送到闸门以便计数。
2.石英晶体振荡器及多级分频系统石英晶体振荡器如图振荡频率为4MHz，经过÷4（用74LS47芯片），÷10（用74LS90芯片）等分频器的分频作用，使输出频率的周期范围1us～10s。
根据被测信号的频率大小，通过闸门时基选择开关选择时基。
时基信号经过门控电路得到方波，其正脉宽时间T控制闸门的开放时间。
3.闸门电路闸门电路由与门组成，其开通与否受门控信号的控制，当门控信号为高电平“1”时，闸门开启，为“0”时，闸门关闭。
显然，只有在闸门开启时间内，其产生的脉冲信号送到计数器，计数器开始计数，直到门控信号结束，闸门关闭4.可控制的计数锁存、译码显示系统本系统由计数器、锁存器、译码器、显示器、单稳态触发器组成。
其中计数器按十进制计数。
如果在系统中不接锁存器，则显示器上的数字就会随计数器的状态不停地变化，只有在计数器停止计数时，显示器上的显示数字才能稳定，所以，在计数器后边必须接锁存器。
频率计的工作原理
频率计的工作原理：测量波频率的神器频率计是一种用于测量电波频率的仪器，它采用谐振电路作为测量元件，通过对电路谐振点的检测，求出测量信号的频率。
下面我们就来详细了解频率计的工作原理。
频率计的工作原理主要是利用谐振电路的特性进行频率测量。
谐振电路是一个有固定频率的振荡电路，当外界信号的频率等于谐振电路的固定频率时，电路输出信号振幅将得到最大增益，此时电路处于谐振状态。
利用这个特性，可以通过检测电路的谐振点，求出信号的精确频率。
频率计通常采用的是谐振电桥电路或谐振环电路进行测量。
谐振电桥电路是基于电桥原理设计的一种频率计，它由谐振源、比较器和数字显示器等组成。
当输入信号的频率接近谐振源的频率时，比较器将输出电平变化，这个变化的电平可以被计算机控制和数字显示，从而得到输入信号的频率。
谐振环电路也是一种常用的频率计测量电路。
它由一个反馈环路和比较器等组成，当输入信号频率和谐振环电路本身的共振频率一致时，电路将达到共振状态，此时反馈回路的输出电压将达到最大值，经过比较器处理后，数字显示器中将显示出测量信号的频率。
除了上述谐振电桥电路和谐振环电路外，还有锁相环频率计、计数频率计、混频器频率计等不同类型的频率计常用于频率测量。
不同类型的频率计根据应用场景和测量精度的要求，选择不同种类的谐振电路进行频率测量。
在使用频率计测量时，还需特别注意检测范围和精度要求，因为不同频率的信号需要选择不同的测量范围，否则测量结果可能不准确。
此外，还需保持频率计的电源供应稳定，避免外界干扰，以确保测量结果的可靠性和精度。
总之，频率计是一种非常重要的测量仪器，它能够在电子技术领域、通信领域、精密测量领域等多个行业中发挥重要作用。
掌握频率计的工作原理，将有助于我们更好地应用这个神器进行频率测量和信号分析。
频率计
频率计一、频率计的基本原理：频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。
其最基本的工作原理为：当被测信号在特定时间段T内的周期个数为N时，则被测信号的频率f=N/T（如右图所示）。
频率计主要由四个部分构成：时基（T）电路、输入电路、计数显示电路以及控制电路。
在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形、微分操作之后形成特定周期的窄脉冲，送到主门的一个输入端。
主门的另外一个输入端为时基电路产生电路产生的闸门脉冲。
在闸门脉冲开启主门的期间，特定周期的窄脉冲才能通过主门，从而进入计数器进行计数，计数器的显示电路则用来显示被测信号的频率值，内部控制电路则用来完成各种测量功能之间的切换并实现测量设置。
二、频率计的应用范围：在传统的电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。
频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速的跟踪捕捉到被测信号频率的变化。
正是由于频率计能够快速准确的捕捉到被测信号频率的变化，因此，频率计拥有非常广泛的应用范围。
在传统的生产制造企业中，频率计被广泛的应用在产线的生产测试中。
频率计能够快速的捕捉到晶体振荡器输出频率的变化，用户通过使用频率计能够迅速的发现有故障的晶振产品，确保产品质量。
在计量实验室中，频率计被用来对各种电子测量设备的本地振荡器进行校准。
在无线通讯测试中，频率计既可以被用来对无线通讯基站的主时钟进行校准，还可以被用来对无线电台的跳频信号和频率调制信号进行分析。
三、频率计厂商介绍：目前，市场上的频率计厂家可分为三类：中国大陆厂家、中国台湾厂家、欧美厂家。
其中，欧美频率计厂家所占有的市场份额最大。
欧美频率计厂家主要有：Pendulum Instruments 和Agilent科技。
Pendulum Instruments 公司是一家瑞典公司，总部位于瑞典首都斯德哥尔摩。
Pendulum 公司源于Philips公司的时间、频率部门，在时间频率测量领域具有40多年的研发生产经历。
1数字频率计原理
1数字频率计原理数字频率计的基本原理频率计是对信号的频率进行测量并显示测量结果。
对频率的测量有多种方式，采用数字计数的方法进行测量，数字计数测量精度较高，且性能比较稳定，容易实现。
一、测量原理频率为单位时间内信号的周期数。
对脉冲信号而言，其频率为一秒钟内的脉冲个数；计数器在一秒钟内对脉冲信号进行计数，计数的结果就是该信号的频率。
只要计数结果以十进制方式显示出来，就是最简单的频率计。
如图2.1.1所示，被测脉冲信号为X，在T1时刻出现一个脉冲宽度为一秒的闸门脉冲信号P，用闸门脉冲P取出一秒时间内的输入脉冲信号X 形成计数脉冲Y，计数器对计数脉冲信号Y进行计数；计数的结果（频率值）在T2时刻被锁存信号S控制，锁存到寄存器，并通过译码器、显示器把并率显示出来。
在T3时刻计数器被清除信号R清零，准备下一次的计数，一次测量结束。
1图2.1.1 频率器的测量原理显示数值在T2时刻更换，S脉冲信号的周期为显示时间，其大小反映显示值的变化快慢。
显示时间Tx为：Tx=T3-T2+（0~2）（秒）可见，改变T3-T2的值可调节显示时间，通常T3是通过T2的延时而得，通过调节延时时间来调节显示时间。
二、方案框图频率计的框图如图2.1.2，由六部分组成，以计数器为核心，各部分的功能如下：2图2.1.2 频率计总体框图1、计数器：在规定的时间内完成对被测脉冲信号的计数。
由输入电路提供计数脉冲输入，对脉冲进行计数（在规定的测量频率范围内计数无益出）。
计数结果一般为十进制，并将计数结果输出送往寄存器，再由控制电路提供的清除信号R清零。
等待下一次计数的开始。
该部分主要考虑计数器的工作频率和计数容量问题。
2、锁存器：暂存每次测量的计数值。
为显示电路提供显示数据。
锁存器由控制电路提供的琐存信号S控制更换数值。
以正确地显示每一次的测量结果。
3、译码显示电路：对锁存器的输出数据译码，变为七段数码显示码，并驱动数码显示器显示出十进制的测量结果。
等精度数字频率计
等精度数字频率计测量方式：一、测频原理所谓“频率”，确实是周期性信号在单位时刻转变的次数。
电子计数器是严格依照f ＝N/T的概念进行测频，其对应的测频原理方框图和工作时刻波形如图1 所示。
从图中能够看出测量进程：输入待测信号通过脉冲形成电路形成计数的窄脉冲，时基信号发生器产生计数闸门信号，待测信号通过闸门进入计数器计数，即可取得其频率。
假设闸门开启时刻为T、待测信号频率为fx，在闸门时刻Ｔ内计数器计数值为N，那么待测频率为：fx = N/T假设假设闸门时刻为1s，计数器的值为1000，那么待测信号频率应为1000Hz 或1.000kHz，现在，测频分辨力为1Hz。
图1 测频原理框图和时刻波形二、方案设计2.1整体方案设计等频率计测频范围1Hz~100MHz，测频全域相对误差恒为百万分之一，故由此系统设计提供100MHz作为标准信号输入，被测信号从tclk端输入，由闸门操纵模块进行自动调剂测试频率的大小所需要的闸门时刻，如此能够精准的测试到被测的频率，可不能因闸门开启的时刻快慢与被测频率信号转变快慢而阻碍被测频率信号致使误差过大，被测信号输入闸门操纵模块后，在闸门操纵模块开始工作时使encnt端口输出有效电平，encnt有效电平作用下使能标准计数模块（cnt模块）和被测计数模块（cnt模块），计数模块开始计数，直到encnt 从头回到无效电平，计数模块就将所计的数据送到下一级寄放模块，在总操纵模块的作用下，将数据进行load（锁存），然后寄放器里的数据会自动将数据送到下一模块进行数据处置，最后送到数码管或液晶显示屏（1602）进行被测信号的数据显示。
PIN_84VCCreset INPUTPIN_31VCCtclk INPUTcnt_time 100Signed IntegerParameter Value Typeclken_1kHztclkclrloadencntcnt_eninst4cnt_w idth32Signed IntegerParameter Value Typeclkclrencntout[cnt_width-1..0]cntinst1cnt_w idth32Signed IntegerParameter Value Typeclkclrencntout[cnt_width-1..0]cntinst2cnt_w idth32Signed IntegerParameter Value Typeclken_1kHzclrlock_endata[cnt_width-1..0]regout[cnt_width-1..0]bcnt_reginst3cnt_w idth32Signed IntegerParameter Value Typeclken_1kHzclrlock_endata[cnt_width-1..0]regout[cnt_width-1..0]tcnt_reginst5clken_1kHzresetenencntclr_cntlockclr_regload_encntcontrolinst6clken_1kHzresetclearreset_cntinst16被测频率信号输入闸门信号控制器100M标准频率信号计数器被测频率信号计数器100M标准频率数据寄存被测信号频率数据寄存复位模块闸门、计数、寄存的总控制模块clk_100MHztclk1loadclk_100MHzen_1kHzclk_100MHzen_1kHzen_1kHzclk_100MHzloaden_1kHzclk_100MHzclk_100MHzen_1kHzset_f ashion[4]tclk1reset1cnt_numb[31..0]cnt_numt[31..0]两路数据送到下一级进行数据处理2.2理论分析采纳等精度测量法，其测量原理时序如图1所示从图1中能够取得闸门时刻不是固定的值，而是被测信号的整周期的倍数，即与被测信号同步，因此，不存在对被测信号计数的±1 误差，可取得：变形后可得：对上式进行微分，可得：由于 dn=± 1 ,因此可推出：从式（5）能够看出：测量误差与被测信号频率无关，从而实现了被测频带的等精度测量；增大T或提高fs能够提高测量精度；标准频率误差为dfs/fs,因为晶体的稳固度很高，再加上FPGA核心芯片里集成有PLL锁相环可对频率进一步的稳固，标准频率的误差能够进行校准，校准后的标准误差即能够忽略。
数字频率计设计报告
（1）四个段寄存器：代码段寄存器、数据段寄存器、附加段寄存器、堆栈段寄存器；
（2）指令指针寄存器；
数字频率计设计报告
一、设计要求
近年来，在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。
本设计实现一个由微机控制的数字频率计。具体要求如下：
1.能测量1Hz—10MHz频率范围的矩形和正弦波的频率或周期。
2.在全频率范围内测量误差≤0.1%。
3.以十进制数字显示出被测信号的频率或周期。
二、设计目的
1.进一步掌握8253、8255A的原理及应用方法。
2.熟悉数字频率计的测量原理与实现方法。
3.掌握微机化数字频率计的设计电路。
三、设计的具体实现
3.1系统概述
1.数字频率计的基本原理
频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则每测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。
图1中S1为一个三刀双掷开关，置于0时为高频挡，按频率测量法测量高频信号；置于1时为低频挡，按周期测量法测量低频信号。S2和S3分别为高频和低频分档开关。S2置于0和1时，分别对应于500KHz—5MHz频段和5MHz—10MHz频段；S3置于0和1时，分别对应于1Hz—100KHz频段和100KHz—500KHz频段。
（2）写入计数值。
若规定只写低8位，则写入的为计数值的低8位，高8位自动置0；若规定只写高8位，则写入的为计数值的高8位，低8位自动置0；若是16位计数值，则分两次写入，先写入低8位，再写入高8位。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
了解数字频率计测频率与测周期的基本原理；熟练掌握数字频率计的设计与调试方法及减小测量误差的方法。
[重点与难点]重点：数字频率计的组成框图和波形图。
难点：时基电路和逻辑控制电路。
[理论内容]一、数字频率计测频率的基本原理所谓频率，就是周期性信号在单位时间(1s)内变化的次数。
若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为f=N/T (1)二、数字频率计的主要技术指标1、频率准确度2、频率测量范围在输入电压符合规定要求值时，能够正常进行测量的频率区间称为频率测量范围。
频率测量范围主要由放大整形电路的频率响应决定。
3、数字显示位数频率计的数字显示位数决定了频率计的分辨率。
位数越多，分辨率越高。
4、测量时间频率计完成一次测量所需要的时间，包括准备、计数、锁存和复位时间。
三、数字频率计的电路设计与调试1.基本电路设计数字频率计的基本框图如图2所示，各部分作用如下。
①放大整形电路放大整形电路由晶体管3DG100与74LS00等组成。
其中3DGl00组成放大器将输入频率为的周期信号如正弦波、三角波等进行放大。
与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。
实验五数字频率计实验目的1. 了解数字频率计测量频率与测量周期的基本原理；2. 熟练掌握数字频率计的设计与调试方法及减小测量误差的方法。
实验任务用中小规模集成电路设计一台简易的数字频率计，频率显示为四位，显示量程为四挡, 用数码管显示。
1HZ—9.999KHZ ，闸门时间为1S ；10HZ—99.99KHZ, 闸门时间为0.1S ；100HZ—999.9KHZ, 闸门时间为10MS ；1KHZ—9999KHZ, 闸门时间为1MS ；实验五数字频率计实验原理1. 方案设计原理框图见图1：原理简述所谓频率，就是周期性信号在单位时间(1s) 内变化的次数．若在一定时间间隔T 内测得这个周期性信号的重复变化次数为N ，则其频率可表示为f=N/T 原理框图中，被测信号Vx经放大整形电路变成计数器所要求的脉冲信号Ⅰ，其频率与被测信号的频率fx相同。
时基电路提供标准时间基准信号Ⅱ，其高电平持续时间t1=1s,当1s信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到1s信号结束时闸门关闭，停止计数。
若在闸门时间1S 内计数器计得的脉冲个数为N，则被测信号频率fx=NHz。
逻辑控制电路的作用有两个：一是产生锁存脉冲Ⅳ，使显示器上的数字稳定；二是产生“0”脉冲Ⅴ，使计数器每次测量从零开始计数。
2. 电路设计•系统原理参考电路.单元电路设计放大整形电路放大整形电路由晶体管3DGl00与74LS00等组成，其中3DGl00组成放大器将输入频率为的周期信号如正弦波、三角波等进行放大。
与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。
时基电路时基电路的作用是产生一个标准时间信号(高电平持续时间为1s)，由定时98 555构成的多谐振荡器产生(当标准时间的精度要求较高时，应通过晶体振荡器分频获得)。
若振荡器的频率为fo=1/(t1+t2)=0.8hz ,则振荡器的输出波形如图1(b)中的波形Ⅱ所示，其中t1=1s，t2=0.25s,由公式t1=0.7(R1+R2)C和t2=0.7R2C，可计算出电阻R1、R2及电容C的值。
若取电容C=10uF，则R2=t2/0.7C=35.7 KΩ,取标称值36kΩ,R1=(t1/0.7C)-R2=107 KΩ取R1=47KΩ，RP=100KΩ逻辑控制电路根据图原理框图b所示波形，在时基信号II结束时产生的负跳变用来产生锁存信号Ⅳ，锁存信号Ⅳ的负跳变又用来产生清“0”信号V。
脉冲信号Ⅳ和V可由两个单稳态触发器74LSl23产生，它们的脉冲宽度由电路的时间常数决定。
设锁存信号Ⅳ和清“0”信号V的脉冲宽度相同，如果要求tw=0.02s ，则有tw=0.45RextCext=0.02s，若取Rext=10kΩ，则Cext=tw/0.45Rext=4.4uf，取标称值4.7uf,由74LSl23的功能表可得，当, 触发脉冲从1A端输入时，在触发脉冲的负跳变作用下，输出端1Q可获得一正脉冲端,一非Q端可获得一负脉冲，其波形关系正好满足原理框图b所示波形Ⅳ和V的要求。
手动复位开关S按下时，计数器清“ 0 ”。
锁存器锁存器的作用是将计数器在1s结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值．如原理框图b所示，1s计数时间结束时，逻辑控制电路发出锁存信号Ⅳ，将此时计数器的值送译码显示器。
选用8D锁存器74LS273可以完成上述功能．当时钟脉冲CP的正跳变来到时，锁存器的输出等于输入，即Q=D。
从而将计数器的输出值送到锁存器的输出端。
正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态Qn 不变．所以在计数期间内，计数器的输出不会送到译码显示器．实验五数字频率计实验内容电路制作与调试对制作好的PCB板，或准备好的面包板，按照装配图或原理图进行器件装配，装配好之后进行电路的调试。
调试规则为：•通电准备打开电源之前，先按照系统原理图检查制作好的电路板的通断情况，并取下PCB 上的集成块，然后接通电源，用万用表检查板上的各点的电源电压值，完好之后再关掉电源，插上集成块。
•单元电路检测•接通电源后，用双踪示波器( 输人耦合方式置DC 档) 观察时基电路的输出波形，应如波形图(b) 所示的波形Ⅱ，其中t1=1s ，t2 =0.25s ，否则重新调节时基电路中R1 和R2 的值，使其满足要求。
然后改变示波器的扫描速率旋钮，观察74LSl23 的第13 脚和第10 脚的波形，应有如波形图(b) 所示的锁存脉冲Ⅳ和清零脉冲V 的波形。
•将4 片计数器74LS90 的第2 脚全部接低电平，锁存器74LS273 的第11 脚都接时钟脉冲，在个位计数器的第14 脚加入计数脉冲，检查 4 位锁存、译码、显示器的工作是否正常。
•系统连调在放大电路输入端加入Vpp=1v ，f=1khz 的正弦信号，用示波器观察放大电路和整形电路的输出波形，应为与被测信号同频率的脉冲波，显示器上的读数应为1000Hz 。
/s?wd=%CA%FD%D7%D6%C6%B5%C2%C A%BC%C6%B1%CF%D2%B5%C9%E8%BC%C6&lm=0&si=&rn= 10&ie=gb2312&ct=0&cl=3&f=1&rsp=5数字频率计的设计【摘要】在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。
测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。
电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。
直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。
本文阐述了用VHDL语言设计了一个简单的数字频率计的过程。
【关键词】周期；EDA；VHDL；数字频率计；波形仿真；一、概述1）数字频率计的基本原理频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。
通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。
闸门时间也可以大于或小于一秒。
闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。
闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。
本文。
数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。
如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。
因此，数字频率计是一种应用很广泛的仪器电子系统非常广泛的应用领域内，到处可见到处理离散信息的数字电路。
数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。
集成电路的类型很多，从大的方面可以分为模拟电路和数字集成电路2大类。
数字集成电路广泛用于计算机、控制与测量系统，以及其它电子设备中。
一般说来，数字系统中运行的电信号，其大小往往并不改变，但在实践分布上却有着严格的要求，这是数字电路的一个特点。
数字集成电路作为电子技术最重要的基础产品之一，已广泛地深入到各个应用领域VHDL（Very High Speed Integrated Circuit Hardware Description Language,超高速集成电路硬件描述语言）诞生于1982年，是由美国国防部开发的一种快速设计电路的工具，目前已经成为IEEE（The Institute of Electrical and Electronics Engineers）的一种工业标准硬件描述语言。
相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下（Top to Down）和基于库（LibraryBased）的设计的特点，因此设计者可以不必了解硬件结构。
从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的CPLD器件中去，从而实现可编程的专用集成电路的设计。
数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。
随着复杂可编程逻辑器件的广泛应用，以EDA工具作为开发手段，运用VHDL语言。
将使整个系统大大简化。
提高整体的性能和可靠性。
2）频率计实现频率计的结构包括一个测频率控制信号发生器、一个计数器和一个锁存器（1）测频率控制信号发生器设计频率极的关键是设计一个测频率控制信号发生器，产生测量频率的控制时序。
控制时钟信号clk取为1Hz，2分频后即可查声一个脉宽为1秒的时钟test-en，一此作为计数闸门信号。
当test-en为高电平时，允许计数；当test-en由高电平变为低电平（下降沿到来）时，应产生一个锁存信号，将计数值保存起来；锁存数据后，还要在下次test-en上升沿到哦来之前产生零信号clear，将计数器清零，为下次计数作准备。
（2）计数器计数器以待测信号作为时钟,清零信号clear到来时,异步清零;test-en 为高电平时开始计数。
计数是以十进制数显示,本文设计了一个简单的10kHz以内信号的频率机计，如果需要测试较高的频率信号，则将dout的输出位数增加，当然锁存器的位数也要增加。