实验五vga图显示控制
VGA显示控制
基于FPGA 的VGA显示控制摘要VGA（Video Graphics Array）即视频图形阵列，是IBM公司1987年推出的一种传输标准，具有分辨率高、显示速率快、颜色丰富等优点，在彩色显示器领域得到了广泛应用。
本次课程设计是基于FPGA和主芯片为 EP4CE30F23C8N的ALTER公司的开发板Cyclone IV来实现的。
数字图像信息在VGA接口显示器正确、完整地显示,涉及到时序的构建和数字图像信息的模拟化两方面,提出一种能够广泛应用的VGA显示接口方案,详细阐述了数字图像数据DA转化并输出到VGA接口显示器显示的方法,其中包括接口的硬件设计、视频DA转换器的使用方法、通过FPGA构造VGA时序信号的方法等等。
方案可以应用于各种仪器,数字视频系统、高分辨率的彩色图片图像处理、视频信号再现等。
课设主要用到的芯片是ADV7123，它是一款高速、高精度数模转换芯片。
拥有三路十位D/A转换器，能够将代表颜色的数据锁存到数据寄存器中，然后通过D/A 转换器转换成模拟信号输出，得到我们要的色彩。
VGA显示的硬件设计和原理1.1 FPGA主芯片课程设计所用开发板的主芯片是EP4CE30F23C8N——Cyclone IV，其由Altera公司开发，值得注意的是该开发板所支持的QUARTUS II的版本较高，并且11.0的版本较12.0的版本编译好的程序更好下载。
图-11.2 ADV7123实现VGA的控制显示主要用到的芯片就是ADV7123，ADV7123由完全独立的三个I0位高速D/A转换器组成,RGB（红绿蓝）视频数据分别从R9~R0、G9~G0、B9~B0输入，在时钟CLOCK的上升沿锁存到数据寄存器中，然后经告诉D/A转换器转换成模拟信号。
三个独立的视频D/A转换器都是电流型输出，可以接成差分输出，也可以接成单端输出。
DE2-115上按单端输出，在模拟输出端用75欧姆电阻接地，以满足工业标准。
VGA显示的控制器
VGA显示的控制器1 VGA显示接口原理计算机显示器的显示有许多接口标准,常见的有 VGA、SVGA等。
VGA接口，也叫D-Sub接口，是15针的梯形插头，分成 3排，每排 5个，传输模拟信号。
VGA接口采用非对称分布的 15针连接方式，其工作原理是：将显存内以数字格式存储的图像（帧）信号在RAMDAC 里经过模拟调制成模拟高频信号，然后再输出到显示设备成像。
VGA 支持在640×480的较高分辨率下同时显示16种色彩或256种灰度，同时在 320 × 240 分辨率下可以同时显示 256种颜色。
VGA显示器的显示是采用逐行扫描的方式解决。
扫描从屏幕的左上方开始,从左到右, 从上到下,逐行扫描,每扫完一行，电子束回到屏幕的左边下一行的起始位置,在这期间对电子束进行行消隐,每行结束时,用行同步信号进行行同步，扫描完所有行,用场同步信号进行场同步,并使扫描回到屏幕的左上方,同时进行场消隐,并预备进行下一次的扫描。
2 VGA显示控制器的设计实现系统硬件框图如图所示通常VGA显示器显示的图像数据量较大，而 FPGA 内置 ROM 很难满足这么大的存储量，FPGA需要外接SDRAM来存储这些数据。
VGA显示器的输入的是模拟信号,所以由 VGA显示控制器产生的 RGB信号在进入VGA 接口之前要经过一个 D/A 转换器。
2.VGA时序控制信号VGA显示器的时序控制要严格遵循“VGA工业标准”，即640×480×60Hz模式，否则会导致VGA显示器无法正常工作。
图2-1所示为行扫描时序，图2-2所示为场扫描时序。
(1)行扫描信号时序：图2-1给出了行视频时序示意图。
在行扫描时序中，包括以下几个时序参数：HSYNC Signal是用来控制“列填充”，而一个HSYNC Signal可以分为4个段，也就是a(同步段)，b(后沿段)，c(激活段)，d(前沿段)。
HSYNC Signal的a是拉低的128个列像素，b是拉高的61个列像素，c是拉高的806个列像素，最后的d是拉高的53个列像素。
vga接口显示
VGA接口显示实验QinZhanAo1.实验内容电脑屏幕背景为白色，在电脑屏幕中间显示一个空心的矩形，矩形颜色为红色。
2.VGA接口原理VGA接口为15针接口，常用5个针，如下图所示：VGA接口示意图如下所示：由上图，常用的5个接口：H-SYNC 行同步信号，用于显示器扫描一行；V-SYNC 场同步信号，用于显示器扫描一列；RED，产生红色模拟信号；GREEN，产生绿色模拟信号；BLUE，产生蓝色模拟信号。
显示器扫描规律：按照给定的参数先扫描显示器第一行，然后扫描第二行，也就是一行一行扫描。
这里显然可以看出，在设计两个有效范围计数器时，场同步信号计数器是以行同步信号计数器为周期的。
显示器扫描参数如下表：本实验选择显示模式为800*600@60，需要注意的是时钟，也就是这里的40MHz是底线，驱动这一模式至少需要40MHz的时钟，板子上市50MHz，可以使用。
下面给出两个同步信号的时序图，并结合扫描参数表来进行说明。
行同步信号时序图如下图：场同步信号时序图如下图：800*600@60 模式：行同步信号上电拉高，在行同步计数为0时拉低Sync(a)个时间，即128个时钟周期，之后拉高，在行同步计数到1055时，行同步计数器清零，场同步计数器加1；场同步信号上电拉高，在场同步计数为0时拉低Sync(o)个时钟周期，场同步计数到627时清零。
参考显示器扫描参数表，需要注意的是，扫描有效范围只是800*600，也就是行的C段和列的Q段，给出RGB色值得范围必须在这里，也就是行计数在[216,1015]，列计数在[27,626]。
3.调色RGB为光三原色，三原色全0为黑，全1为白，红色调配为R全1，其他两原色为0。
4.Verilog代码5.VCS仿真结果在标记处我们看到背景和矩形框的颜色配置是正确的。
6.上板测试结果。
数电实验-vga图像显示控制
数字电路综合实验报告学校：北京邮电大学学院：信息与通信工程学院专业：通信工程班级：2008211115学号：********班内序号：30姓名：***2011年1月5日VGA图像显示控制器一、摘要和关键词摘要：VGA显示屏显示采用逐行扫描的方式解决，阴极射线枪发出电子束打在涂有荧光粉的荧光屏上，产生GRB基色，合成一个彩色像素。
扫描从屏幕的左上方开始，从左到右，从上到下，逐行扫描，每扫完一行，电子束回到屏幕的左边下一行的起始位置，在这期间，CRT对电子束进行消隐，每行结束时，用行同步信号进行行同步；扫描完所有行，用场同步信号进行场同步，并使扫描回到屏幕的左上方，同时进行场消隐，并预备进行下一次的扫描。
通过控制扫描计数器不同值时对RGB三原色信号的控制，来完成显示设计。
关键词：行列扫描行列同步RGB三原色控制二、设计任务要求实验目的1. 熟练掌握VHDL 语言和QuartusII 软件的使用；2. 理解状态机的工作原理和设计方法；3. 掌握利用EDA 工具进行自顶向下的电子系统设计方法；4. 熟悉VGA 接口协议规范。
实验要求：设计一个VGA 图像显示控制器，达到如下功能：显示模式为640×480×60HZ 模式；用拨码开关控制R、G、B（每个2 位），使显示器可以显示64种纯色；在显示器上显示横向彩条信号（至少6 种颜色）；在显示器上显示纵向彩条信号（至少8 种颜色）；在显示器上显示自行设定的图形、图像等。
选做：自拟其它功能。
三、实验原理1、显示控制原理常见的彩色显示器一般由阴极射线管(CRT)构成，彩色由GRB(Green Red Blue)基色组成。
显示采用逐行扫描的方式解决，阴极射线枪发出电子束打在涂有荧光粉的荧光屏上，产生GRB基色，合成一个彩色像素。
扫描从屏幕的左上方开始，从左到右，从上到下，逐行扫描，每扫完一行，电子束回到屏幕的左边下一行的起始位置，在这期间，CRT、对电子束进行消隐，每行结束时，用行同步信号进行行同步；扫描完所有行，用场同步信号进行场同步，并使扫描回到屏幕的左上方，同时进行场消隐，并预备进行下一次的扫描。
vga图片显示课程设计
vga图片显示课程设计一、课程目标知识目标：1. 学生能理解VGA接口的基本原理，掌握VGA图片显示的相关知识；2. 学生能描述VGA信号的组成及其在电脑与显示器之间的传输过程；3. 学生了解VGA图片显示的分辨率、色彩深度等关键参数，并能够解释它们对显示效果的影响。
技能目标：1. 学生能够独立完成VGA线缆的连接，正确设置显示分辨率和刷新率；2. 学生能够使用相关软件或硬件工具，对VGA图片进行简单的编辑和处理；3. 学生能够通过实际操作，解决VGA图片显示过程中遇到的基本问题。
情感态度价值观目标：1. 学生培养对计算机硬件和图像显示技术的好奇心和探索欲望；2. 学生在学习和实践过程中，养成合作、分享、尊重他人成果的良好习惯；3. 学生认识到科技发展对生活、学习的影响，增强对科技进步的敏感性和适应能力。
分析课程性质、学生特点和教学要求，本课程旨在让学生在掌握VGA图片显示基本知识的基础上，提高实际操作和问题解决能力。
课程目标具体、可衡量，便于学生和教师在教学过程中进行有效的指导和评估。
通过本课程的学习，学生将能够更好地理解和应用VGA图片显示技术，为今后的学习和生活打下坚实基础。
二、教学内容1. VGA接口原理：介绍VGA接口的发展背景、信号组成、传输过程等基本知识，对应教材第3章“图像显示接口”相关内容。
2. VGA图片显示参数：详细讲解分辨率、刷新率、色彩深度等关键参数的设置与调整，对应教材第4章“显示器参数设置”相关内容。
3. VGA线缆连接与设置：指导学生如何正确连接VGA线缆，设置显示器分辨率和刷新率，对应教材第5章“显示器连接与设置”相关内容。
4. VGA图片编辑与处理：教授学生使用相关软件或硬件工具对VGA图片进行简单的编辑和处理，对应教材第6章“图像编辑与处理”相关内容。
5. 实践操作与问题解决：安排学生进行实际操作，培养解决VGA图片显示过程中遇到问题的能力，对应教材第7章“实践操作与问题解决”相关内容。
实验五 VGA
南昌大学实验报告学生姓名：柳宇航学号：6102113025专业班级：通信工程中兴131班实验类型：□验证□综合□设计□创新实验日期：2015.12.3实验成绩：实验五VGA彩条信号发生器的设计（一）实验要求本实验要完成的任务就是通过FPGA在显示器上显示一些条纹或图案，要求CRT显示器上能够显示横条纹、竖条纹以及棋盘格子图案。
实验中系统时钟选择时钟模块的12MHz，用一个按键模块的S1来控制显示模式，每按下一次，屏幕上的图案改变一次，依次为横条纹、竖条纹以及棋盘格子图案。
实验的输出就直接输出到VGA接口，通过CRT显示器显示出来。
将南昌大学校门的图像存储到ROM中，实现当按键S2按下时，显示器显示南昌大学校门图像。
（二）实验步骤1.建立工作库文件夹，输入计数器的Verilog代码并存盘。
2.选目标器件CycloneII中的EP2C35F672C8并编译。
3.建立仿真波形文件，设置仿真结束时间和输入条件，进行波形仿真。
图1横条纹图2竖条纹图3棋盘格1开关转态为00时，显示横条纹开关转态为10时，显示棋盘格开关转态为01时，显示竖条纹开关转态为11时，显示棋盘格图3棋盘格24.管脚分配clock PIN_C13disp_RGB[0]PIN_AC7disp_RGB[1]PIN_AC6disp_RGB[2]PIN_AD6switch[0]PIN_H8switch[1]PIN_J8hcount_ov PIN_AD10rst PIN_J9vcount_ov PIN_AC95.下载测试。
下载到实验箱上测试，当K1,K2的状态为00时显示横条纹，当K1,K2的状态为01时显示竖条纹，当K1,K2的状态为10和11时显示棋盘格，符合彩条信号发生器的设计要求。
（三）实验小结分析时序得，当行计数达到800时，产生行同步信号，当扫描完一行即为一场，产生场同步信号。
当行计数大于141，场计数大于32时，进入显示区，其他时候为消隐区。
VGA 图像显示控制器设计报告
O~P：场消隐期即同步，相当于还原扫描坐标吧
P~Q：场消隐后肩相当于准备开始扫描吧
Q~R：场显示期扫描中，数据有效区域
R~S：场消隐前肩完成扫描，相当于准备同步
以下是行扫描，场扫描HS，VS时序图：
图6
如上图所示：VGA一直在扫描，每一场的扫描包括了若干行扫描，反复循环。且在640*480@60Hz的标准下，每秒需要输出25.175M像素，即每秒输出31469行，也即每秒输出60张图。其工业标准如下图所示：
图7
此部分代码见附录。原理图如下：
图8
3、
数据存储模块调用LPM_ROM模块。具体设置如下：
图9
该模块用于存储图像数据。数据位宽为3，地址线为32768.
原理图如下：
图10
存储与该ROM的图像数据原为BMP格式，为使其可以存储于ROM内部，需要使用软件将信息转换。本实验使用3位数据存储颜色信息，因此仅能显示8中颜色，具体对应关系如下表所示：
显示带宽:带宽指的显示器可以处理的频率范围。如果是60Hz刷新频率的VGA,其带宽达640x480x60=18.4MHz,70Hz的刷新频率1024x768分辨率的SVGA,其带宽达1024x768x70=55.1MHz。
时钟频率：以640x480@59.94Hz(60Hz)为例，每场对应525个行周期(525=10+2+480+33),其中480为显示行。每场有场同步信号,该脉冲宽度为2个行周期的负脉冲，每显示行包括800点时钟,其中640点为有效显示区,每一行有一个行同步信号，该脉冲宽度为96个点时钟。由此可知：行频为525*59.94=31469Hz,需要点时钟频率：525*800*59.94约25MHz
VGA简单图像显示控制模块设计
VGA简单图像显示控制模块设计一、实验目的随着数字图像处理的应用领域的不断扩大，其实时处理技术成为研究的热点。
EDA （电子设计自动化）技术的迅猛发展为数字图像实时处理技术提供了硬件基础。
其中FPGA 的特点适用于进行一些基于像素级的图像处理。
LCD 和CRT 显示器作为一种通用型显示设备，如今已经广泛应用于工作和生活中。
与嵌入式系统中常用的显示器件相比，它具有显示面积大、色彩丰富、承载信息量大、接口简单等优点，如果将其应用到嵌入式系统中，可以显著提升产品的视觉效果。
为此，尝试将VGA 显示的控制转化到FPGA 来完成实现。
利用可编程器件CPLD/FPGA实现VGA彩色显示控制器在工业现场中有许多实际应用。
以硬件描述语言VHDL对可编程器件进行功能模块设计、仿真综合，可实现VGA显示控制器显示各种图形、图像、文字，并实现了动画效果。
二、实验概要1、VGA输出利用FPGA 设计一个类似点阵LCD 显示的VGA 显示控制器，可实现文字及简单的图表显示。
工作时只需将要显示内容转换成对应字模送入FPGA，即可实现相应内容的显示。
2、LCD1602显示显示VGA图像输出信息。
3、按键控制选择要显示的图片或内容等等。
4、声光提示LED与蜂鸣器，用于警告提示或其他功能标识。
5、 VGA 接口及设计参数VGA接口是与显示器进行通信的唯一接口。
通过CPLD/FPGA器件对RGB信号、行同步信号、场同步信号等信号的控制，并参照有关标准，可以实现对VGA显示器的控制。
由此可见，了解接口标准，控制时序和设定恰当的参数是系统设计的关键。
参照VGA主要参数的工业标准，像素输出频率为25.175MHz；行频(线频率)为31.469KHz；场频(刷新率)为59.94Hz。
参数设计原理以及行同步信号(Ts)与显示信号(Tdis)的关系如图1所示。
6、 VGA 图像控制器的设计方案VGA图像控制器是一个较大的数字系统。
采用模块化设计原则，借鉴自顶而下的程序设计思想，进行功能分离并按层次设计。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验五 VGA图像显示控制
一实验目的
1．进一步掌握VGA显示控制的设计原理。
2．了解图像的存储和读取方法。
3．进一步掌握4×4键盘或PS/2键盘接口电路设计方法。
4．掌握状态机设计复杂控制电路的基本方法。
二硬件需求
1．EDA/SOPC实验箱一台。
三实验原理
VGA图像显示控制利用实验三中学习的《VGA显示控制模块》显示存储于ROM中的图像数据。
要显示的图像是四块64*64像素大小的彩色图片，通过键盘控制可以选择不同的图片显示。
图像可以在屏幕上移动（水平和垂直方向每帧分别移动“H_Step”点和“V_Step”点），通过键盘改变“H_Step”和“V_Step”的值即可改变其移动速度和方向。
图像碰到屏幕边沿会反弹回去。
如图5.1所示
H_Step
V_Step
图5.1 VGA图像显示控制示意图
实验中要用到4×4键盘、VGA显示控制、ROM等模块，在《实验三常用模块电路的设计》中已经讲述，可以直接使用已做好的模块（可能需要修改部分代码）。
键盘也可以使用PS/2接口键盘，这样可以输入更多的字符。
四实验内容
1、图5.2是整个设计的顶层电路。
图5.2 VGA图像显示控制顶层电路图
2、实验三中学习的几个模块
①“Read_Keyboard”模块与实验三中的4×4键盘模块一致；
②四个ROM模块使用宏功能模块实现，并设置其内存初始化文件分别为“FBB.mif”、“dog.mif”、“cat.mif”、“flower.mif”，如图5.3所示。
当然也可以用其他图片（大小为64*64）使用“BmpToMif”软件生成对应的“mif”文件，如图5.4所示。
图5.3 内存初始化文件设置
图5.4 获取内存初始化文件(mif文件)
③“VGA”模块与实验三中基本一致，只需要在端口中屏蔽“key”端口，并加入“imag_rgb
: in std_logic_vector(2 downto 0);”用于从外部输入图像数据。
代码中倒数第三个进程改为图5.5所示，此时最后两个进程也可以删除了。
图5.5 修改代码从外部输入图像数据
④“div_24000”模块用于将24M时钟分频输出1KHz用于键盘扫描。
3、新增加模块说明：
①“imagController”模块，代码如图5.6所示（部分代码用文字描述，请用VHDL语言补充完整）。
端口VS、hcnt、vcnt是“VGA”模块的输出，用于确定扫描点位置；H_Step、V_Step、Pause端口由“Keyboard_Manage”模块输出，用于设置图像块移动的速度和方向；ROM_DATA是来自于ROM模块中的图像数据。
图5.6 “imagController”模块主要代码
②“Keyboard_Manage”模块，用于接收键盘输入，根据键盘输入设置图像显示及移动参数。
其主要代码如图5.7所示。
图5.7 “Keyboard_Manage”模块主要代码
③“SEL_ROM”模块，用于选通四个图像ROM，即根据SEL[1..0]的值，从Q1~Q4中选择一个输出到ROM_DA TA端口。
五实验步骤
1．首先打开Quartus II软件，新建一个工程，并新建一个VHDL File。
2．按照自己的想法，编写VHDL程序。
3．对自己编写的VHDL程序进行编译并仿真。
4．仿真无误后，根据附录一的引脚对照表，对实验中用到时钟、4×4键盘、按键以及VGA模块对应的FPGA引脚进行管脚绑定，然后再重新编译一次。
5．用下载电缆通过JTAG接口将对应的sof文件下载到FPGA中。
6．测试电路的工作是否满足实验要求。
六、实验报告要求
1．详细论述源码中实现各功能模块的设计要点。
2．由于ROM模块采用时许逻辑电路设计，其数据输出与地址值在实践上有什么关系？会导致图像显示位置有何影响？如何在设计中消除这一影响，使图像显示位置更加精确？
3. 6×6键盘有几种按键状态（不包括组合键），应该定义多少编码来表示？如果包含所有组合键，则用于表示按键状态的编码至少应定义为几位？
4. 如果用“#”键作为功能键（类似PC键盘上的[Ctrl]键），如何输入“#+C”（类似于“Ctrl+C”）这种组合功能键？（只说思路，不用给出具体实现）
5. 实验的心得体会。