数字电路复习笔记
数字电路知识点汇总(精华版)汇编
数字电路知识点汇总(东南大学)第1章数字逻辑概论一、进位计数制1•十进制与二进制数的转换2•二进制数与十进制数的转换3. 二进制数与16进制数的转换二、基本逻辑门电路第2章逻辑代数表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图，逻辑图及波形图等几种。
一、逻辑代数的基本公式和常用公式1) 常量与变量的关系A +0=A与A AA +1 = 1 与 A 0=0A A = 1 与 A A = 02) 与普通代数相运算规律a. 交换律：A + B = B +AA B = B Ab. 结合律：(A + B) + C = A + (B + C)(A B) C 二A (B C)C.分配律：A (B C) = A B A CA B C = (A B)()A C))3) 逻辑函数的特殊规律a.同一律：A + A + Ab.摩根定律：A B =A B , AB -A Bb.关于否定的性质人=A二、逻辑函数的基本规则代入规则在任何一个逻辑等式中，如果将等式两边同时出现某一变量A的地方，都用一个函数L表示，则等式仍然成立，这个规则称为代入规则例如：A B 二 C • A B 二C可令L= B二C则上式变成A L A L = A二L=A二B二C三、逻辑函数的：一一公式化简法公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与一或表达式1) 合并项法：利用A + A A =1或A B二A B二A，将二项合并为一项，合并时可消去一个变量例如：L= ABC ABC = AB(C C) = AB2) 吸收法利用公式A A A，消去多余的积项，根据代入规则 A B可以是任何一个复杂的逻辑式例如化简函数1= AD BE解：先用摩根定理展开：AB = A B 再用吸收法L= AB AD BE=A B AD BE=(A AD) (B BE)=A(1 AD) B(1 BE)=A B3) 消去法利用A A^A B消去多余的因子例如，化简函数L= AB AB ABE ABC解：L= AB AB ABE ABC=(AB ABE) (AB ABC)=A(B BE) A(B BC)=A(B C)(B B) A(B B)(B C)=A(B C) A(B C)=AB AC AB AC=AB ABC4) 配项法利用公式A B A C B^A B A C将某一项乘以(A A ),即乘以1, 然后将其折成几项，再与其它项合并。
数电复习笔记【范本模板】
第四章 组合逻辑电路1. 进行逻辑抽象，确定输入输出变量2. 列出真值表3. 写出逻辑表达式，化简4. 画出逻辑电路图编码器将输入的每一个高低平信号编成一个对应的二进制代码 普通编码器(只允许输入一个编码信息) 真值表输 入 输 出 I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 01111逻辑式电路图753107632176542I I I I Y I I I I Y I I I I Y +++=+++=+++=优先编码器（允许输入两个以上的编码信号,只对优先权最高的一个进行编码)8线-3线优先编码器74HC148逻辑式''6'421'6'435'67'0''5'42'3'4567'1'4567'2])[(])[(])[(S I I I I I I I I I I Y S I I I I I I I I Y S I I I I Y +++=+++=+++='01234567'''0'1'2'3'4'5'6'7'''0'1'2'3'4'5'6'7'])[(])[()(S I I I I I I I I S S I I I I I I I I Y S I I I I I I I I Y EX S +++++++==电路图S’为选通输入端，S’=0，编码正常工作Ys'=0，电路工作，但无编码输入Y EX’=0,电路工作，有编码输入(输入输出均以低电平作为有效信号）用两片74LS148接成16线-4线优先编码器(优先权通过选通输入端控制，若选1片为高优先权，则1片“无编码信号输入"Ys’为2片的选通输入信号S’，Y EX'为第四位输出编码）译码器将每个输入的二进制代码译成对应的高低电平信号或另一个代码3线-8线译码器 74HC138真值表输 入输 出S1 A2 A1 A0 0 X X X X 1 1 1 1 1 1 1 1 X 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 0 1 1 0 0 1 0 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 0 1 1 0 1 0 1 1 1 1 1 1 11111111111表达式 电路图'3'2S S +'0'1'2'3'4'5'6'7Y Y Y Y Y Y Y Y ')'('...')'('')'(''''701272'01'2210'1'210'0'1'20m A A A Y m A A A Y m A A A Y m A A A Y ========）（用两片74HC138接成4线— 16线译码器在芯片级联时，低位地址复用（指仍是单个芯片时的功效），高位地址片选（指由这个地址确定哪一个芯片工作)二—十进制译码器显示译码器：七段字符显示器 P187例题数据选择器双四选一数据选择器74HC153S1’ A1 A0 Y1 1 X X 0 0 0 0 D10 0 0 1 D11 0 1 0 D12 0 11D13表达式)]()()()([0113'01120'111'0'11011A A D A A D A A D A A D S Y +++•=电路图用两个“四选一”数据选择器接成“八选一”数据选择器利用S ’作为第三个地址输入端，片选P190例题70126'01250'124'0'12301'22'01'210'1'20'0'1'2)()()()()()()()(D A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A Y +++++++=加法器半加器真值表 输 入 输 出 A B S CO 0 0 0 0 0 1 1 0 1 0 1 0 111表达式逻辑图及符号全加器输 入 输 出 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1111ABCO BA S =⊕=表达式逻辑图及符号74HC183串行进位加法器超前进位加法器 P197例题数值比较器一位数值比较器'''''''''''''')()(CI A CI B B A CO ABCI CI AB CI B A CI B A S ++=++⋅+=')(')('')(')(),10,(,1)1,0(,1)0,1(B A Y B A B A B A Y B A B A B A AB Y AB B A B A B A B A B A ⊕=∴=*=∴===<*=∴===>*=<>或同为则则多位数值比较器四位数值比较器74LS85用两片74LS85组成一个8位数值比较器将两个数的高四位接到2片上，低四位接到1片上，同时将1片的)(B A Y <)(B A Y =)(B A Y >接到2片的)(B A I <)(B A I =)(B A I >上竞争-冒险现象竞争：门电路两个输入信号同时向相反的逻辑电平跳变的现象 竞争—冒险：由于竞争而在电路输出端可能产生的尖峰脉冲的现象 冒险的两种形式：A+A ’ A •A'')()()('00'11'22'33)(0'0'11'22'331'1'22'332'2'333'3)()()()()()()()()()()()(B A B A B A B A B A Y Y Y B A B A B A B A Y B A B A B A B A B A B A B A B A B A B A Y =<>=<+=⊕⊕⊕⊕=⊕⊕⊕+⊕⊕+⊕+=第五章触发器或非门SR锁存器S=1,R=0，Q=1S=0，R=1,Q=0S=0，R=0，保持前一状态S=1，R=1，(Q=0）与非门SR锁存器S’=0，R'=1，Q=1S’=1，R’=0，Q=0S'=1,R’=1，保持前一状态S'=0，R’=0，(Q=1）电平触发SR触发器CLK=0时，输出状态保持CLK=1时的状态不变CLK=1时，变成SR锁存器,Q由S，R决定带异步置位，复位端的电平触发SR触发器SD’=0，Q=1 (置1）RD'=0，Q=0 （置0）电平触发D触发器（D型锁存器)（S=D,R=D’）CLK=0时，输出状态保持CLK=1时的状态不变CLK=1时，变成SR锁存器，S=D，R=D'，Q=D主从SR触发器CLK=1,主触发器正常工作，主触发器变成SR锁存器得到QmCLK=0，主触发器不工作,Qm保持CLK=1时的状态从触发器的Q与Q’只在CLK从1变0（）处变化，变成对应时刻的Qm,Qm’的值在一个CLK的变化周期里Q的状态只改变一次主从JK触发器CLK=1时，J=1，K=0,Qm置1J=0，K=1，Qm置0J=0,K=0，Qm保持前一状态不变J=1，K=1时,Qm翻转CLK=0时，Qm的输出状态保持CLK=1时的状态从触发器Q和Q'只在处变化，变成对应时刻Qm,Qm'的值在一个CLK的变化周期里Q的状态只改变一次多输入端JK触发器J=J1 J2K=K1 K2边沿触发器（上升沿触发)CLK=0时,保持原来的状态不变CLK由0变到1，Q=D,Q仅取决于处D的值带异步置位，复位端的边沿触发器S=1，Q=1 （置1)R=1,Q=0 (置0)特征方程触发器按逻辑功能的分类状态转换图SR触发器Q＊=S+R’Q ，SR=0JK触发器Q＊=JQ’+K’QT触发器（T=1翻转T=0保持）Q＊=TQ*+T’QD触发器Q*=D附：逻辑符号中增加SD，RD输入端是指带异步置位，复位端功能S=1,Q=1 （置1）R=1,Q=0 (置0）第六章 时序逻辑电路同步时序电路:存储电路中所有触发器的时钟使用统一的clk,状态变化发生在同一时刻异步时序电路：没有统一的clk ，触发器状态的变化有先有后（米利型）型:输出不仅取决于存储电路的状态，而且还决定于电路当前的输入穆尔型）型：输出仅决定于存储电路的状态,与电路当前的输入无关 同步时序电路的分析方法逻辑方程组:驱动方程。
数字电路与逻辑设计课程复习笔记优选全文
最新精选全文完整版（可编辑修改）1.2.用什么办法可以降低量化误差？①增加量化位数②提高采样频率3. 模型机中指令流动的路径存储器->指令寄存器->指令译码器4. 模型机中4种数据流动的路径：5.进制数转换①整数：A进制数->十进制数->B进制数（十进制数/基=商+余数，商/基=商+余数，……直到商为0，结果为余数从后往前排列组成的整数）②小数：A进制数->十进制数->B进制数（十进制数×基=整数部分+小数部分，小数部分×基=整数+小数，……直到小数部分等于0或者整数个数达到题目规定位数+1，结果为整数从前往后排列组成的整数，需注意小数进位的情况）10. 对偶规则和反演规则分别有什么用？对偶：只要考虑正逻辑或负逻辑，不用考虑两个。
反演：机械式求反函数。
11. 与运算和或运算均满足交换率有什么实际意义？或者说在实现电路时可以给我们带来什么方便？不需要区分逻辑门的输入端具体是哪一个输入。
12. 为什么要讨论函数标准形问题？为了方便，比如比较两个函数是否相同，用适当的逻辑门实现电路。
13. 代数法化简有何特点？适合任意规模、任意形式的表达式，但没有固定方法，也难以判断是否已经最简。
14. 为什么通常要对逻辑函数进行化简？因为逻辑函数是逻辑电路实现的依据，表达式越简单，通常电路成本就越低。
15. 请对比分析传输延迟模型与惯性延迟模型的优缺点。
传输：简单，但没有充分考虑完成充放电变化所需的时间问题。
惯性：比前者更接近实际情况，但比较复杂。
16. 写出可以降低成本的几种方式。
①减小每个集成电路的面积②设计更简化更优化的电路③增大硅元面积17. 为什么说代数优化（化简）是非常困难的？因为化简的过程没有系统而有效的方法，也很难判断是否已经化简到最简的形式。
18. 请说明”蕴涵项“、”主蕴涵项“和”质主蕴涵项“之间的关系。
主蕴涵项：移去任何1个变量则不是蕴涵项，即最大的卡诺圈；质主蕴涵项：至少包含1个只被1个主蕴涵项覆盖的最小项的主蕴涵项/至少包含1个没有被其他主蕴涵项覆盖的方格。
数字电路考研康华光电子技术基础数字部分考研真题与笔记
数字电路考研康华光电子技术基础数字部分考研真题与笔记一、数电考研考点复习笔记1.1 复习笔记本章是《电子技术基础数字部分》的开篇，主要讲述了模拟信号和数字信号以及数字信号的描述方法，进而讨论了数制、二进制的算术运算、二进制代码和数字逻辑的基本运算，是整本教材的学习基础。
笔记所列内容，读者应力求理解和熟练运用。
一、模拟信号与数字信号1模拟信号和数字信号（见表1-1-1）表1-1-1 模拟信号和数字信号2数字信号的描述方法（见表1-1-2）表1-1-2 数字信号的描述方法3数字波形详细特征（1）数字波形的两种类型见表1-1-3表1-1-3 数字波形的类型（2）周期性和非周期性与模拟信号波形相同，数字波形亦有周期型和非周期性之分。
周期性数字波形常用周期T和频率f来描述。
脉冲波形的脉冲宽度用表示，所以占空比（3）实际数字信号波形在实际的数字系统中，数字信号并不理想。
当从低电平跳变到高电平，或从高电平跳到低电平时，边沿没有那么陡峭，而要经历一个过渡过程。
图1-1-1为非理想脉冲波形。
图1-1-1 非理想脉冲波形（4）波形图、时序图或定时图波形图、时序图或定时图概述见表1-1-4。
表1-1-4 波形图、时序图或定时图概述时序图和定时图区别与特征见表1-1-5。
表1-1-5 时序图、定时图特征二、数制1几种常用的进制（见表1-1-6）表1-1-6 几种常用的进制2进制之间的转换（1）其他进制转十进制任意一个其他进制数转化成十进制可用如下表达式表示：其中R表示进制，Ki表示相应位的值。
例如（二进制转十进制）：（1011.01）2＝1×23＋0×22＋1×21＋1×20＋0×2－1＋1×2－2＝（11.25）10。
（2）十进制转二进制①整数部分的转换：将十进制数除以2，取所余数为k0；将其商再除以2，取其余数为k1，……以此类推，直到所得商等于0为止，余数k n…k1k0（从下往上排）即为二进制数。
数电知识点
数电知识点数字电路知识点一：数字电路的概念与分类•数字电路：用离散的电信号表示各种信息，通过逻辑门的开关行为进行逻辑运算和信号处理的电路。
•数字电路的分类：1.组合逻辑电路：根据输入信号的组合，通过逻辑门进行转换得到输出信号。
2.时序逻辑电路：除了根据输入信号的组合，还根据时钟信号的变化进行状态的存储和更新。
知识点二：数字电路的逻辑门•逻辑门：由晶体管等元器件组成的能实现逻辑运算的电路。
•逻辑门的种类：1.与门（AND gate）：输出为输入信号的逻辑乘积。
2.或门（OR gate）：输出为输入信号的逻辑和。
3.非门（NOT gate）：输出为输入信号的逻辑反。
4.与非门（NAND gate）：输出为与门输出的逻辑反。
5.或非门（NOR gate）：输出为或门输出的逻辑反。
6.异或门（XOR gate）：输出为输入信号的逻辑异或。
7.同或门（XNOR gate）：输出为异或门输出的逻辑反。
知识点三：数字电路的布尔代数•布尔代数：逻辑运算的数学表达方式，适用于数字电路的设计和分析。
•基本运算：1.与运算（AND）：逻辑乘积，用符号“∙”表示。
2.或运算（OR）：逻辑和，用符号“+”表示。
3.非运算（NOT）：逻辑反，用符号“’”表示。
•定律：1.与非定律（德摩根定理）：a∙b = (a’+b’)‘，a+b =(a’∙b’)’2.同一律：a∙1 = a，a+0 = a3.零律：a∙0 = 0，a+1 = 14.吸收律：a+a∙b = a，a∙(a+b) = a5.分配律：a∙(b+c) = a∙b+a∙c，a+(b∙c) = (a+b)∙(a+c)知识点四：数字电路的设计方法•数字电路设计的基本步骤：1.确定输入和输出信号的逻辑关系。
2.根据逻辑关系，使用布尔代数推导出逻辑表达式。
3.根据逻辑表达式，使用逻辑门进行电路设计。
4.进行电路的逻辑仿真和验证。
5.实施电路的物理布局和连接。
知识点五：数字电路的应用•数字电路的应用领域：1.计算机：CPU、内存、硬盘等。
(完整版)数字电路复习笔记
Chapter1 数制和数码1.1 数制变换： Binary 、 Octal 、 Decimal 、 HexadecimalB→ D：数字乘以其位权。
B→ O：三位一组B→ H：四位一组D→ B：法一：整数部分：除以二，获取由余数以及最后的商（0 或 1）构成的值，它们的位权挨次为 2^0,2^1,2^2 。
小数部分：乘以二，结果小于1，则标记位为0；大于 1则标记位为 1，再将结果减去 1 后作下一轮乘以二，这样也获取一组值，它们的位权挨次为2^(-1),2^(-2),2^(-3)。
法二：拼集，将该数与2^n 作比较。
D→ O、D→ H 都是先将 D→B，而后 B → O、B→ HO和 H间变换都是以 B 为桥梁。
原码、反码、补码正数：原码 =反码 =补码负数：反码不变符号位，其余取反；补码先反码，再在最低位加1二进制数的计算加：逢二进一减：借一当二。
A-B 在计算机中是A（补） +（ -B ）（补），获取是结果的补码。
乘：移位累加除：长除法。
同十进制，除数（n 位），若被除数最高的 n 位大于除数，则开始写商，否则在 n+1 位开始。
二进制数码对十进制数 0～9 编码，需要四位二进制，主要有：有权码： 8421 码、 2421 码、 5211 码无权码：格雷码、余 3 码、循环余 3 码有权码的位权即为名称中的数字；格雷码相邻两数只有一位数码产生变化，且没法用计算式表达。
Chapter2 逻辑函数及其简化逻辑运算变量取值： 0、 1，逻辑运算 1+1=1，而算数运算 1+1=0。
基本运算：与、或、非与门： Y ＝A ?B＝ AB或门： Y ＝A+B非门： Y＝衍生运算：与非、或非、同或、异或与非：或非：同或：异或：总结：逻辑符号中，与是& ，或是≥ 1，非是 1；电路符号中，与是包子型，或是月亮型，非是小环。
2.2 逻辑代数的运算规则2.2.1 公式、定律1基本公式加法（或）：注意 A+A+A+=A 加法重叠规律。
数电复习笔记
数电复习笔记本页仅作为文档封面，使用时可以删除This document is for reference only-rar21year.March第四章组合逻辑电路1.进行逻辑抽象，确定输入输出变量2.列出真值表3.写出逻辑表达式，化简4.画出逻辑电路图编码器将输入的每一个高低平信号编成一个对应的二进制代码普通编码器（只允许输入一个编码信息）输入输出I0I1I2I3I4I5I6I7Y2Y1Y010000000000 010******** 00100000010 00010000011 00001000100 00000100101 00000010110 00000001111逻辑式电路图75317632176542IIIIYIIIIYIIIIY+++=+++=+++=优先编码器（允许输入两个以上的编码信号，只对优先权最高的一个进行编码）8线-3线优先编码器74HC148逻辑式电路图''6'421'6'435'67'0''5'42'3'4567'1'4567'2])[(])[(])[(S I I I I I I I I I I Y S I I I I I I I I Y S I I I I Y +++=+++=+++='01234567'''0'1'2'3'4'5'6'7'''0'1'2'3'4'5'6'7'])[(])[()(S I I I I I I I I S S I I I I I I I I Y S I I I I I I I I Y EX S +++++++==S’为选通输入端，S’=0,编码正常工作Ys’=0,电路工作，但无编码输入Y EX’=0,电路工作，有编码输入（输入输出均以低电平作为有效信号）用两片74LS148接成16线-4线优先编码器（优先权通过选通输入端控制，若选1片为高优先权，则1片“无编码信号输入”Ys’为2片的选通输入信号S’，Y EX’为第四位输出编码）译码器将每个输入的二进制代码译成对应的高低电平信号或另一个代码3线-8线译码器 74HC138输入输出S1A2A1A00X X X X11111111 X1X X X11111111 1000011111110 1000111111101 1001011111011 1001111110111 1010011101111 1010111011111 1011010111111 1011101111111电路图'3'2SS+'0'1'2'3'4'5'6'7YYYYYYYY')'('...')'('')'(''''71272'1'221'1'21''1'2mAAAYmAAAYmAAAYmAAAY========）（用两片74HC138接成4线- 16线译码器在芯片级联时，低位地址复用（指仍是单个芯片时的功效），高位地址片选（指由这个地址确定哪一个芯片工作）二—十进制译码器显示译码器：七段字符显示器 P187例题数据选择器双四选一数据选择器74HC153S1’ A1 A0 Y1 1 X X 0 0 0 0 D10 0 0 1 D11 0 1 0 D12 0 11D13表达式)]()()()([0113'01120'111'0'11011A A D A A D A A D A A D S Y +++•=电路图用两个“四选一”数据选择器接成“八选一”数据选择器利用S ’作为第三个地址输入端，片选P190例题70126'01250'124'0'12301'22'01'210'1'20'0'1'2)()()()()()()()(D A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A Y +++++++=加法器半加器输入输出A B S CO 0000 0110 1010 1101逻辑图及符号全加器输入输出A B CI S CO 00000 00110 01010 01101 10010 10101 11001 11111ABCOBAS=⊕=表达式逻辑图及符号74HC183串行进位加法器超前进位加法器 P197例题数值比较器一位数值比较器'''''''''''''')()(CI A CI B B A CO ABCI CI AB CI B A CI B A S ++=++⋅+=')(')('')(')(),10,(,1)1,0(,1)0,1(B A Y B A B A B A Y B A B A B A AB Y AB B A B A B A B A B A ⊕=∴=*=∴===<*=∴===>*=<>或同为则则多位数值比较器四位数值比较器74LS85用两片74LS85组成一个8位数值比较器将两个数的高四位接到2片上，低四位接到1片上，同时将1片的)(B A Y <)(B A Y =)(B A Y >接到2片的)(B A I <)(B A I =)(B A I >上竞争-冒险现象竞争：门电路两个输入信号同时向相反的逻辑电平跳变的现象 竞争-冒险：由于竞争而在电路输出端可能产生的尖峰脉冲的现象 冒险的两种形式：A+A ’ A •A ’')()()('00'11'22'33)(0'0'11'22'331'1'22'332'2'333'3)()()()()()()()()()()()(B A B A B A B A B A Y Y Y B A B A B A B A Y B A B A B A B A B A B A B A B A B A B A Y =<>=<+=⊕⊕⊕⊕=⊕⊕⊕+⊕⊕+⊕+=第五章触发器或非门SR锁存器S=1，R=0，Q=1S=0，R=1，Q=0S=0，R=0，保持前一状态S=1，R=1，(Q=0)与非门SR锁存器S’=0，R’=1，Q=1S’=1，R’=0，Q=0S’=1，R’=1，保持前一状态S’=0，R’=0，(Q=1)电平触发SR触发器CLK=0时，输出状态保持CLK=1时的状态不变CLK=1时，变成SR锁存器，Q由S,R决定带异步置位，复位端的电平触发SR触发器SD’=0，Q=1 (置1)RD’=0，Q=0 (置0)电平触发D触发器（D型锁存器）（S=D,R=D’）CLK=0时，输出状态保持CLK=1时的状态不变CLK=1时，变成SR锁存器，S=D,R=D’,Q=D主从SR触发器CLK=1，主触发器正常工作，主触发器变成SR锁存器得到QmCLK=0,主触发器不工作，Qm保持CLK=1时的状态从触发器的Q与Q’只在CLK从1变0（）处变化，变成对应时刻的Qm，Qm’的值在一个CLK的变化周期里Q的状态只改变一次主从JK触发器CLK=1时，J=1，K=0，Qm置1J=0，K=1，Qm置0J=0，K=0，Qm保持前一状态不变J=1，K=1时，Qm翻转CLK=0时，Qm的输出状态保持CLK=1时的状态从触发器Q和Q’只在处变化，变成对应时刻Qm,Qm’的值在一个CLK的变化周期里Q的状态只改变一次多输入端JK触发器J=J1 J2K=K1 K2边沿触发器（上升沿触发）CLK=0时，保持原来的状态不变CLK由0变到1，Q=D,Q仅取决于处D的值带异步置位，复位端的边沿触发器S=1，Q=1 (置1)R=1，Q=0 (置0)特征方程触发器按逻辑功能的分类状态转换图SR触发器Q*=S+R’Q , SR=0JK触发器Q*=JQ’+K’QT触发器（T=1翻转T=0保持）Q*=TQ*+T’QD触发器Q*=D附：逻辑符号中增加SD,RD输入端是指带异步置位，复位端功能 S=1，Q=1 (置1)R=1，Q=0 (置0)第六章时序逻辑电路同步时序电路：存储电路中所有触发器的时钟使用统一的clk,状态变化发生在同一时刻异步时序电路：没有统一的clk,触发器状态的变化有先有后（米利型）型：输出不仅取决于存储电路的状态，而且还决定于电路当前的输入（穆尔型）型：输出仅决定于存储电路的状态，与电路当前的输入无关同步时序电路的分析方法逻辑方程组：驱动方程。
(完整word版)数字电路复习笔记(word文档良心出品)
Chapter1 数制和数码1.1数制转换：Binary、Octal、Decimal、HexadecimalB→D：数字乘以其位权。
B→O：三位一组B→H：四位一组D→B：法一：整数部分：除以二，得到由余数以及最后的商（0或1）组成的值，它们的位权依次为2^0,2^1,2^2……。
小数部分：乘以二，结果小于1，则标志位为0；大于1则标志位为1，再将结果减去1后作下一轮乘以二，这样也得到一组值，它们的位权依次为2^(-1),2^(-2),2^(-3)……。
法二：拼凑，将该数与2^n作比较。
D→O、D→H都是先将D→B，然后B→O、B→HO和H间转换都是以B为桥梁。
1.2 原码、反码、补码正数：原码=反码=补码负数：反码不变符号位，其他取反；补码先反码，再在最低位加11.3 二进制数的计算加：逢二进一减：借一当二。
A-B在计算机中是A（补）+（-B）（补），得到是结果的补码。
乘：移位累加除：长除法。
同十进制，除数（n位），若被除数最高的n位大于除数，则开始写商，不然在n+1位开始。
1.4 二进制数码对十进制数0～9编码，需要四位二进制，主要有：有权码：8421码、2421码、5211码无权码：格雷码、余3码、循环余3码有权码的位权即为名称中的数字；格雷码相邻两数只有一位数码产生变化，且无法用计算式表达。
Chapter2 逻辑函数及其简化2.1 逻辑运算变量取值：0、1，逻辑运算1+1=1，而算数运算1+1=0。
基本运算：与、或、非与门：Y＝A•B＝AB或门：Y＝A+B非门：Y＝衍生运算：与非、或非、同或、异或与非：或非：同或：异或：总结：逻辑符号中，与是&，或是≥1，非是1；电路符号中，与是包子型，或是月亮型，非是小环。
2.2逻辑代数的运算规则2.2.1 公式、定律1 基本公式加法（或）：注意A+A+A+……=A加法重叠规律。
乘法（与）：注意A·A·A·……=A乘法重叠规律。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Chａｐter1 数制和数码1．１数制转换：Binaｒy、Ｏctal、Decｉmaｌ、HeｘａdecｉmａlB→D：数字乘以其位权。
B→Ｏ:三位一组B→H:四位一组D→Ｂ:法一：整数部分:除以二,得到由余数以及最后的商(０或１)组成的值,它们的位权依次为2^０,２^１,2^２……。
小数部分:乘以二，结果小于1,则标志位为0;大于1则标志位为1,再将结果减去1后作下一轮乘以二,这样也得到一组值，它们的位权依次为２^(-1)，2＾(-2）,2＾(-3）……。
法二:拼凑，将该数与2^ｎ作比较。
D→Ｏ、D→H都是先将Ｄ→B,然后Ｂ→O、Ｂ→HＯ和Ｈ间转换都是以B为桥梁。
1．２原码、反码、补码正数：原码＝反码=补码负数：反码不变符号位,其他取反;补码先反码，再在最低位加11．3 二进制数的计算加：逢二进一减:借一当二。
A-Ｂ在计算机中是A（补）+(-B）（补),得到是结果的补码。
乘:移位累加除：长除法。
同十进制,除数（n位),若被除数最高的n位大于除数,则开始写商，不然在n+1位开始。
1.4 二进制数码对十进制数0～９编码,需要四位二进制,主要有:有权码：８421码、2421码、521１码无权码：格雷码、余3码、循环余3码有权码的位权即为名称中的数字；格雷码相邻两数只有一位数码产生变化，且无法用计算式表达。
Chaptｅr2 逻辑函数及其简化２.1 逻辑运算变量取值:0、１,逻辑运算１+1＝1，而算数运算１+1=0。
基本运算：与、或、非与门:Ｙ＝A•B＝AB或门:Y＝Ａ+Ｂ非门：Y＝衍生运算:与非、或非、同或、异或与非:或非:同或:异或:总结:逻辑符号中,与是&，或是≥1，非是1;电路符号中，与是包子型,或是月亮型，非是小环。
2．2逻辑代数的运算规则2.2.１公式、定律1 基本公式加法(或):注意Ａ＋A＋Ａ+……=A加法重叠规律。
乘法（与):注意A·Ａ·A·……=Ａ乘法重叠规律。
2 运算定律结合律:加法、乘法分配律:注意Ａ+Ｂ·C＝（A+B）·（Ａ+C)交换律:加法、乘法反演律:或非=非与、与非=非或（与＝非或非、或=非与非）3 吸收定律（吸收冗余项）AA=+A B=+A+ABBA4其他公式AB+=A++CACBCABAB+=+A+ABCCABCD2.2.2 运算法则1.代入规则：因为只可取0或1,所以可用式子替量。
2.反演规则:对于任一逻辑表达式，原变量换成反变量、反变量换成原变量、与变非、非变与、0换成1、1换成0,两个表达式相等。
注意：F E D C B A ABCDEF +++++=即与数量无关。
3.对偶规则：两个式子相等，则其各自的对偶式也相等。
对偶式：与变或、或变与、１变0、０变1总结：这些性质、定律、规则之所以成立，都是因为逻辑运算的自变量是布尔量。
２.3 逻辑函数的代数变换及简化逻辑函数的表示方法：逻辑表达式、逻辑图、真值表、卡诺图 2.4 逻辑函数的标准形式:最大项表达式、最小项表达式最大项:逻辑函数中所有自变量（原变量或者反变量)的或项。
任何函数都可以被其最大项之积唯一描述。
将这些最大项罗列出来，译码得到一个十进制数，即为最大项的编号。
)( D)C B A ()D C B A ()D C B (A D)C B (A D)C,B,L(A,用最大项编号∏=+++•+++•+++•+++=N最小项:逻辑函数中所有自变量（原变量或者反变量)的与项。
任何函数都可以被其最小项之和唯一描述。
将这些最小项罗列出来，译码得到一个十进制数，即为最小项的编号。
)( D C B A D C B A D C B A D C AB D ABC D C AB ABCD D)C,B,L(A,用最小项编号∑=++++++=m同一函数的最大项表达式和最小项表达式的关系:二者的编号互补。
实际应用中,常用最小项表达式来表示一个逻辑函数,这是由于加比乘方便。
2.5逻辑函数的卡诺图表示卡诺图其实就是方格表,每个方格对应自变量的一组取值,注意图中m 下标的变化,这是由于横、纵两向相邻的自变量取值只变化一个。
用卡诺图表示最小项表达式（Ｌ=∑)，则1表示原变量,0表示反变量，也即变量的二进制编码对应最小项编号时，L ＝1；用卡诺图表示最大项表达式（L=∏），则1表示反变量,０表示原变量,也即变量二进制编码对应最大项编号时,L=0。
卡诺图(最小项表达)的化简：相邻两个方格为1，对比其自变量的二进制编码,有变化的量则消去，留下不变量,且1为原变量,0为反变量。
注意化简时要把卡诺图当成一个无缝连接的立体。
两次合并方格,至少有一个小方格是不同的。
Ｃh ａp ｔer ３ 逻辑门电路3.１分立元件门电路 ３.1.1二极管开关特性正向导通,反向截止如果二极管外接正向电压,只要该电压值超过二极管的正向开启电压th V ,二极管导通,而其正向电压将维持在锗管0.２Ｖ,硅管０．７Ｖ,流经二极管的电流较大，可以认为相当于开关闭合。
如果二极管外接反向电压，只要该电压不超过反向击穿电压BR V ，或者小于th V 的正向电压，流过二级干的电流很小，此时相当于开关断开。
3.１.2 三极管的开关特性（以NPN 管为例）三极管的三极：基极B(Base ）、发射极E(Emitt ｅｒ)、集电极Ｃ（C ｏllector ）。
三极管三种工作状态：截止、放大、饱和,截止:发射结反偏、集电结反偏，相当于开关断开。
条件:0B ≈I放大：发射结正偏、集电结反偏,β/0CS B I I <<（CS I 为集电极的饱和电流) 饱和:发射结正偏、集电结正偏,相当于开关闭合。
条件：β/CS B I I > 三极管的工作状态，主要看三极管脚的电位。
在数字电路中,NPN 型三极管的集电极电压决定其本身的工作状态,若该电压信号为高电平时,则该三极管处于饱和导通状态，若该电压信号为低电平，则该三极管处于截止状态。
3.1.3 MO Ｓ管的开关特性(以增强型为例)栅极G(Gate)、漏极Ｄ（D ｒａｉn ）、源极S （so ｕr ｃe)。
GS U ＜开启电压T U ：MO Ｓ管工作在截止区，漏源电流DS i 基本为0,输出电压DS U ≈DD U ,MO Ｓ管处于＂断开"状态。
GS U >开启电压UT:MOS 管工作在导通区,漏源电流DS i =DD U /（D R +DS r )。
其中，rDS为ＭO Ｓ管导通时的漏源电阻。
输出电压DS U ＝DD U ·DS r ／(D R +DS r ),如果DS r <<D R ,则DS U ≈０V ，MOS 管处于"接通"状态。
三极管是流控元件,MO Ｓ管是压控元件;三极管开关速度慢，开关损耗大，驱动损耗大,导通损耗也大；三极管便宜，MOS 管贵。
3.２ ＴTL 集成逻辑门为了让多个逻辑门电路输出能够实现并联连接使用(线与),常用的电路形式有两种：一种称为集电极开路门电路(OC op ｅn co ｌlec ｔｏr ｇate ）；另一种为三态输出逻辑门电路（ＴS three state ou ｔput gate ） C ｈapte ｒ 4 组合逻辑电路逻辑电路分为两大类:组合逻辑电路(Combinatio ｎ logic c ｉrc ｕit)和时序逻辑电路(Ｓequential ｌo ｇic c ｉrcu ｉt)组合逻辑电路特点1．输入域输出之间一般没有反馈回路; 2．电路中没有记忆单元;3.当输入信号的状态组合改变时,输出状态也随之改变。
竞争与冒险Comp ｅti ｔio ｎ&Ri ｓk竞争:组合电路中,某一输入变量经不同路径传输后,到达电路中某一汇合点的时间有先有后，此乃竞争。
冒险:由于竞争而使电路输出发生瞬间错误的现象。
如果一个自变量的原变量和反变量都出现在逻辑函数中,那么就有产生竞争,但竞争未必产生冒险。
判断方法：1.代数法:如果函数表达式经过化简出现A A F +=,则会出现负向毛刺，称为０型冒险，如果函数表达式经过化简出现A A F ⋅=，则会出现正向毛刺，称为1型冒险。
２．卡诺图法:与门 或门 非门A B+12V +3V消除竞争冒险的方法1.加滤波电路(并联电容、串接积分电路） ２.加选通信号(加使能端，避开毛刺) ３.增加冗余项C ｈａp ｔer5 中规模组合逻辑集成电路与应用集成电路的规模:ＳSI:ｓm ａll sc ａle int ｅg ｒatio ｎ小规模 M ＳI:m ｅｄium ｓｃal ｅ i ｎtegr ａti ｏn 中规模 L ＳＩ：la ｒge sc ａl ｅ ｉntegration 大规模ＶＬSI ：v ｅry la ｒg ｅ ｓｃa ｌe integ ｒa ｔｉon 超大规模 5.1编码器数字电路中，用二进制代码表示有关的信号称为二进制编码。
优先编码器允许多个输入信号同时有效,但是只按照其中优先级别最高的有效输入信号编码，对优先级别低的输入信号不予理睬。
５.2译码器把二进制代码转换成对应的高低电平,表示特定对象的过程称为译码。
５.3 数据选择器(mul ｔi ｐｌｅxer MUX)有n2位地址输入、n2位数据输入、1位输出,每次在地址输入的控制下，从多路输入数据中选择一路输出。
5.4 数据分配器（ｄe ｍｕｌtiple ｘｅr D ＥＭU Ｘ）又称多路分配器,功能与数据选择器相反，将一路输入数据按n 位辞职分送到n2个数据输出端上。
5．5 数值比较器比较两数的大小。
5.6 加法器一位加法器: １位半加器：仅仅实现两个1位二进制数相加逻辑功能的逻辑电路称为半加器，输入为两个二进制数A 和B ，输出为和数o S 和进位数o C 。
ﻩ１位全加器：不仅实现两个1位二进制数相加逻辑功能，还考虑到了低位进位进行相加ABC B A B A B A S =⊕=+=o o的逻辑电路称为全加器,其输入为两个１位二进制数A 和B 及低位的进位数n C ，其输出为和数o S 及进位数o C 。
用n 片1位全加器芯片能做出ｎ位全加器,但是，由于逐次进位需要时间pd t ,所以最高位等待的时间为n pd t ,这会影响运行速度。
因此便出现具有超前进位功能的逻辑电路结构。
Chapter6 触发器6.1触发器：具有记忆功能,是构成时序逻辑电路的基本单元。
触发器特点：１.两个互补的输出端Q 和Q ,两者状态相反，有两稳定状态——1态和0态，故又称为双稳态触发器2.状态变化称为翻转，引起翻转的信号称为触发信号。
一旦触发器发生翻转,触发信号就可以撤销，但触发器状态维持不变。
3.时序工作。
除了基本RS 触发器外，其他触发器的触发信号的有效作用时间，都需要时钟脉冲（上升沿、下降沿、中间某一点）。