实验4 触发器
触发器的功能转换
实验四触发器及其功能转换一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
1、基本RS触发器图4－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。
基本RS触发器具有置“0”、置“1”和“保持”三种功能。
通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生，表9－1为基本RS触发器的功能表。
基本RS触发器。
也可以用两个“或非门”组成，此时为高电平触发有效。
2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图4－2所示。
JK触发器的状态方程为Q n+1＝J Q n＋K Q nJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
Q与Q为两个互补输出端。
通常把 Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。
图4－2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表4－2表4－2注：×— 任意态 ↓— 高到低电平跳变 ↑— 低到高电平跳变Q n （Q n ）— 现态 Q n+1（Q n+1 ）— 次态 φ— 不定态 JK 触发器常被用作缓冲存储器，移位寄存器和计数器。
3、D 触发器在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为 Q n+1＝D n，其输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态，D 触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。
北京理工大学-数据库-实验_4-存储过程、触发器
北京理工大学数据库实验4主讲老师：赵晓林学生：李经2012/11/21实验 4：存储过程、触发器 (1)4.1 作业声明 (1)4.2 实验目的 (1)4.2.1 建立“学籍与成绩管理系统”表格 (1)4.3 实验过程 (1)4.3.1 在“学籍与成绩管理系统”表格中输入不符合系统要求的数据 (1)4.3.2 建立存储过程，计算学生的总学分、总成绩，并保存在另一张表中 (2)4.3.3 查询总成绩表，并进行排序 (3)4.3.4 在相关的表上建立触发器，实现主外键的功能 (3)4.3.5 讨论触发器与主外键的异同 (4)4.3.6 在表上建立触发器实现对数据录入、修改的限制 (4)4.3.7 讨论视图、存储过程、触发器、用户自定义函数的使用范围及优缺点 (4)4.4 实验结论 (5)4.5 实验体会 (5)实验 4：存储过程、触发器4.1 作业声明本次作业全部由本人完成，若存在抄袭或雷同现象，本人愿意接受老师相应的处理4.2 实验目的4.2.1建立“学籍与成绩管理系统”表格•不建立表之间的参照关系•输入数据，以便在表上进行各种操作4.3 实验过程建立“学籍与成绩管理系统”表格操作，输入数据操作同实验三4.3.1在“学籍与成绩管理系统”表格中输入不符合系统要求的数据（如学生学籍表中学号重复），建立适当的存储过程，分别查找和删除这些不合法的数据4.3.1.1 sql代码insert into xs values('孙悟空','2120100030','05','08111005','1990-5-1','男'); --插入一行非法数据，假设学号合法范围为~1120100099create proc check_xh@start char(10),@end char(10)asbegindelete from xswhere xs.xh<@startor xs.xh>@endendselect*from xswhere xs.xh<'1120100001'or xs.xh>'1120100099'exec check_xh'1120100001','1120100099' --调用存储过程select*from xswhere xs.xh<'1120100001'or xs.xh>'1120100099'4.3.1.2 结果调用前后对比，非法数据已经被删除4.3.2建立存储过程，计算学生的总学分、总成绩，并保存在另一张表中4.3.2.1 sql代码create table cjd(xm varchar(8)not null,xf decimal(5,1),cj decimal(5,1),)create proc cjd_show@start char(10),@end char(10)asbegininsert into cjdselect xs.xm,sum(kc.xf),sum(xk.cj)from xs,kc,xkwhere xs.xh>=@start and xs.xh<=@endand xs.xh=xk.xhand xk.kcbh=kc.kcbhgroup by xs.xmEndexec cjd_show'1120100001','1120100099'select*from cjd4.3.2.2 结果4.3.3查询总成绩表，并进行排序4.3.3.1 sql代码select*from cjd order by cj4.3.3.2 结果成绩表按照总成绩升序排列4.3.4在相关的表上建立触发器，实现主外键的功能4.3.4.1 Sql代码create trigger xdh_pk on xb--模拟主键after insertasif (select COUNT(*)from xb,inserted where xb.xdh=inserted.xdh)>1beginprint'插入数据重复'rollback transactionendcreate trigger xdh_fk on js--模拟外键after insertasif (select COUNT(*)from xb,inserted where xb.xdh=inserted.xdh)=0beginprint'插入数据不合法'rollback transactionEndinsert into xb values('05','德语'); --插入重复数据insert into js values('姜子牙','9920100005','一级','09'); --非法数据，xdh09不存在于系表中4.3.4.2 结果插入以上两行数据时，结果分别为，系统显示：“插入数据重复消息3609，级别16，状态1，第1 行事务在触发器中结束。
实验四 触发器的建立与使用
实验四触发器的建立与使用、授权和权限回收1、针对student表写一个INSERT触发器，在插入记录时检查性别属性必须为“男”或“女”，否则报错。
执行INSERT操作，观察触发器的运行情况。
这道题的重点在于理解运用触发器的时候两个重要的表一个是inserted表，另一个就是Deleted表，本题中我们先从inserted表中提取出要插入的性别，然后判断如果是男或女就将本条记录插入到表中，否则阻止插入。
当用insert into student(sno,sname,ssex,sage,sdept) values('3837','阿加','d','19','计算机系')测试时出现2、针对student表写一个INSTEAD of类型的UPDATE触发器，在记录被修改时拒绝操作。
执行UPDATE操作，观察触发器的运行情况。
本题要求触发器类型为INSTEAD of，而INSTEAD of类型的触发器是在更新之前就被激发的所以直接当要在表student上执行更新时直接不能操作测试数据：update student set sage='2' where sno='0603001'结果：3、针对sc表写一个DELETE触发器，要求一次最多只能删除5条记录。
执行DELETE 操作，观察触发器的运行情况。
这里利用deleted表，因为删除的记录会暂时放到这里，统计这个表里的记录一共有多少条，如果大于5.就不允许删除。
测试语句：delete from sc where cno='2'结果：4、重命名第1题中的触发器。
本题比较简单，就是一个重命名的语句：exec sp_rename insert_g,insert_g15、禁用第2题中定义的触发器。
alter table student disable trigger insert_gw6、删除第3题中定义的触发器。
实验四 基本RS触发器和D触发器
实验四基本RS触发器和D触发器一、实验目的1.熟悉并验证触发器的逻辑功能；2.掌握RS和D触发器的使用方法和逻辑功能的测试方法。
二、实验预习要求1．预习触发器的相关内容；2．熟悉触发器功能测试表格。
三、实验原理触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
1．基本RS触发器图实验4.1为由两个与非门交叉耦合构成的基本RS触发器。
基本RS触发器具有置“0”、置“1”和“保持”三种功能。
通常称S为置“1”端，因为S=0时触发器被置“1”；R端为置“0”端，因为R=0时触发器被置“0”；当S =R =1时，触发器状态保持。
基本RS触发器也可图实验4.1 基本RS触发器以用两个“或非门”组成，此时为高电平有效置位触发器。
2. D触发器D触发器的状态方程为：Q n+1=D。
其状态的更新发生在CP脉冲的边沿，74LS74（CC4013）、74LS175（CC4042）等均为上升沿触发，故又称之为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态。
D触发器应用很广，可用做数字信号的寄存、移位寄存、分频和波形发生器等。
四、实验仪器设备1、TPE-AD数字实验箱1台2、双D触发器74LS74 2片3、四两输入集成与非门74LS00 1片4、双通道示波器 1台五、实验内容及方法1．测试基本RS 触发器的逻辑功能按图实验4.1连接电路，用两个与非门组成基本RS 触发器，输入端S 、R 接逻辑开关的输出口，输出端Q 、Q 接逻辑电平显示灯输入接口，按表实验4.1的要求测试并记录。
表实验4.1 RS 触发器的逻辑功能2．测试D（1）测试D R 、D S 的复位、置位功能。
在D R =0，D S =1作用期间，改变D 与CP 的状态，观察 Q 、Q 状态。
在D R =1，D S =0作用期间，改变D 与CP 的状态，观察Q 、Q 状态。
触发器实验报告
触发器实验报告一、实验目的本次实验的主要目的是深入了解触发器的工作原理和功能，通过实际操作和观察，掌握触发器在数字电路中的应用，以及如何利用触发器实现特定的逻辑功能。
二、实验原理触发器是一种具有存储功能的基本逻辑单元，能够在时钟信号的控制下，根据输入信号的变化改变其输出状态，并保持该状态直到下一个时钟脉冲的到来。
常见的触发器类型包括 D 触发器、JK 触发器、SR 触发器等。
D 触发器是在时钟脉冲上升沿或下降沿时，将输入数据（D 端）传输到输出端（Q 端）。
JK 触发器则根据输入的 J、K 信号和时钟脉冲来决定输出状态的翻转。
SR 触发器则由置位（S）和复位（R）信号控制输出状态。
三、实验设备与材料1、数字电路实验箱2、 74LS74（D 触发器）芯片、74LS112（JK 触发器）芯片、74LS279（SR 触发器）芯片3、示波器4、逻辑笔5、杜邦线若干四、实验内容与步骤1、 D 触发器实验按照实验箱的引脚说明，将 74LS74 芯片正确插入插座。
连接时钟信号源，将其频率设置为适当的值。
将 D 输入端分别接高电平和低电平，用逻辑笔观察 Q 和 Q'输出端的状态变化，并记录在表格中。
使用示波器观察时钟信号和 Q 输出端的波形，分析其关系。
2、 JK 触发器实验插入 74LS112 芯片，按照引脚连接电路。
设置不同的 J、K 输入组合，观察并记录 Q 输出端的状态变化。
同样使用示波器观察相关波形。
3、 SR 触发器实验安装 74LS279 芯片，连接电路。
改变 S、R 输入端的电平，观察 Q 输出端的状态。
五、实验数据记录与分析1、 D 触发器实验数据｜ D 输入｜ Q 输出（上升沿）｜ Q 输出（下降沿）｜｜｜｜｜｜ 0 ｜ 0 ｜ 0 ｜｜ 1 ｜ 1 ｜ 1 ｜从数据可以看出，在时钟上升沿或下降沿时，D 触发器能够准确地将 D 输入端的电平传输到 Q 输出端。
2、 JK 触发器实验数据｜ J ｜ K ｜ Q 输出（上升沿）｜ Q 输出（下降沿）｜｜｜｜｜｜｜ 0 ｜ 0 ｜保持｜保持｜｜ 0 ｜ 1 ｜ 0 ｜ 0 ｜｜ 1 ｜ 0 ｜ 1 ｜ 1 ｜｜ 1 ｜ 1 ｜翻转｜翻转｜分析可知，JK 触发器的输出状态根据 J、K 输入和时钟脉冲的组合进行相应的变化。
实验四触发器
SD
Q SD RD
S R
Q Q
RD
Q
G2 (a) (b)
图2-6-1 基本RS触发器结构(a)和逻辑符号(b)
电气工程与自动化学院
College of Electrical Engineering and Automation
表2-6-1 基本与非RS锁存器真值表
输入端 输出端
SD R D
0 0
电气工程与自动化学院
College of Electrical Engineering and Automation
6．同步三分频电路 (1) 电路如图2-6-10所示，分析此电路的逻辑功能。 (2) 时钟脉冲由实验箱的单次脉冲源提供，记录和的显示情 况，判断是否正确。 (3) 时钟脉冲由实验箱的脉冲信号源提供，频率范围波段开 关拨至1kHz位置，用双踪示波器观察CLK脉冲、和的波形， 记录下来，判断时钟脉冲触发沿、计数状态等是否正确。
电气工程与自动化学院
College of Electrical Engineering and Automation
4、JK触发器转换成T触发器、触发器和D触发器 将JK触发器的J、K两端连在一起，作为T端，就得到T 触发器。如图2-6-4(a)所示，其状态方程为 。 Q n 1 TQ n TQ n T触发器的功能如表 2-6-4所示。
电气工程与自动化学院
College of Electrical Engineering and Automation
Qn
0
1 0 1 0 1
Q n 1
0 1 1 0 1 0 1 1 1 1
电气工程与自动化学院
College of Electrical Engineering and Automation
触发器的实验原理
触发器的实验原理咱先得知道啥是触发器呢。
简单来说呀，触发器就像是一个超级警觉的小卫士。
你想啊，在一个电路的小世界里，或者在数据库这个大仓库里，它就在那静静地等着某个特定的事情发生。
就好比你在门口放了个小铃铛，只要有人一推门，铃铛就响，这个铃铛就有点像触发器的感觉呢。
在电路里呀，触发器是有自己独特的结构的。
它是由好多电子元件组合起来的。
比如说有逻辑门这些小家伙。
逻辑门就像是一群有着自己小脾气的小精灵。
它们有的只让电流通过的时候说“是”，有的则是在电流没有的时候说“是”，这些小精灵们互相配合着，就构建出了触发器的基本框架。
当输入的电信号有了某种变化的时候，就像你给这些小精灵们一个暗号一样，它们就会按照之前设定好的规则，让触发器的输出发生改变。
比如说从低电平变成高电平，或者反过来。
这就好像是小铃铛响了之后，屋里的小狗就开始汪汪叫，有了一个连锁的反应。
再说说数据库里的触发器。
数据库就像是一个超级大的信息宝库，里面存着各种各样的数据，就像宝藏一样。
那触发器在这呢，就是一个超级警觉的管理员。
比如说，当你在这个数据库里插入了一条新的数据，就像是你往宝库里放了一个新的宝贝。
这个时候，触发器就会被触发啦。
它可能会去检查这条新数据是不是符合某些规则。
要是不符合呢，它就会像个小管家一样，跳出来说“不行不行，这个数据有点问题呢。
”然后可能会阻止这个数据的插入，或者对这个数据进行一些修改，让它变得符合要求。
这就像是宝库有自己的规矩，不是啥东西都能随便放进去的。
那触发器是怎么知道什么时候该干活呢？这就涉及到触发的条件啦。
在电路里，这个条件可能是电压达到了某个值，或者是电流的变化方式符合了设定的模式。
就像是小铃铛只有在门被推开到一定角度的时候才会响。
在数据库里呢，这个触发条件可能是对某个表进行了特定的操作，像插入、删除或者修改数据。
这就像是宝库的管理员规定了，只有在有人拿了某个特定的宝物或者往某个特定的地方放宝物的时候，他才会出来检查。
实验4触发器及其应用
实验四 触发器及其应用一、实验目的1、 掌握基本RS 、JK 、D 、T 触发器的逻辑功能；2、 熟悉集成触发器的逻辑功能及使用方法；3、 学会不同逻辑功能触发器之间的转换方法。
二、实验仪器及设备1、 EEL-II 型电工电子实验台2、 数字电路实验箱3、 万用表4、 直流稳压电源5、 参考元件 三、实验内容1、 基本RS 触发器逻辑功能测试，元件用74LS00QDDQQ(a)(b)图5.1基本RS 触发器结构图2、 D 触发器逻辑功能测试，元件用74LS74（双上升沿触发D 触发器） （1） 直接复位端R D 和直接置位端S D 的功能测试 （2） D 触发器的逻辑功能测试直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变D 的状态，将测试结果填入表5.2中。
3、 JK 触发器功能测试，选用74LS112直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变J 、K 的状态，将测试结果填入表5.3中。
4、用D触发器构成T’触发器Q 将D触发器的D端与Q端相连，构成T’触发器。
其逻辑功能为：Q n+1=n表示每来一个CP脉冲翻转一次。
有计数功能。
（1）在CP加入单脉冲观察翻转次数和CP输入正脉冲个数间的关系。
（2）CP端加连续脉冲，用示波器观察Q与Q波形，记录填表5.4，并画出波形图。
如图5.4所示。
CPQQ图5.3波形图5、用JK触发器接T和T’触发器（1）设计电路（2）测试功能并观察CP和Q的同步波形，体会触发器的分频作用。
四、实验报告1、整理实验数据，结果填入各表格，画出要求的有关电路图；2、依实验结果总结触发器的逻辑功能。
五、思考题1、何谓基本RS触发器的记忆功能？2、D触发器翻转条件及特点是什么？3、*D触发器实现可靠计数的基本思想是什么？六、器件介绍1、D触发器74LS74图5.2上升沿触发D 触发器74LS74符号2、 JK 触发器74LS11274LS112是双主从下降沿触发JK 触发器，其逻辑符号和管脚引线排列如图5.5所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成触发器的应用主讲教师：张德华（电气工程学院）
eedhzh@
实验目的
▪掌握集成触发器的功能测试方法。
▪熟悉触发器的两种触发方式（电平触发和边沿触发）及其触发特点。
▪了解集成触发器的应用。
实验准备
▪阅读实验说明部分内容。
▪写出所选用集成触发器的功能测试方法。
▪设计D→T' 、JK→T' 、D→JK的转换电路。
▪完成用双D触发器组成一个单脉冲发生器的实验电路。
实验内容
1. 测试74LS74和74LS107的逻辑功能。
2. D→T′、JK→T′、D→JK的转换实验。
3. 用双D触发器设计一个单发脉冲发生器。
1. 测试74LS74双D触发器和74LS107双JK触发器的
逻辑功能。
▪测试直接复位端和置位端的功能。
▪测试逻辑功能，要求在不同输入状态和初始状态。
▪体会边沿触发的特点。
74LS107没有直接置位端，初态“1”可用J端置位。
D
Q n =+1
触发器：触发器：T ′触发器：
n Q =+1
n
n
n Q
K Q J Q
+=+1
FF 1
Q 1
Q 2
FF 2
▪单发脉冲发生器
▪Q 1、Q 2初态为0（若为1，则FF 1被复位）。
▪若加入手控脉冲(下降沿)，则Q 1=1；▪当下一个CP 脉冲来时，则Q =1；
实验报告
▪写出触发器转换电路的设计过程。
▪分析单发脉冲发生器电路的工作原理。
▪记录实验现象、数据和结果。
▪实验调试过程、实验体会及收获。
▪思考题：
74LS74和74LS107的触发方式是哪一种？分别是上升沿触发还是下降沿触发？
由74LS74 转换成的JK触发器是上升沿触发还是下降沿触发？。