实验四 触发器 实验报告
触发器功能实验报告
触发器功能实验报告触发器功能实验报告引言：触发器是数字电路中常见的重要元件，它能够在特定的输入条件下产生稳定的输出信号。
本实验旨在通过构建不同类型的触发器电路，探究触发器的基本原理和功能。
实验一：RS触发器RS触发器是最简单的一种触发器，由两个交叉连接的非门组成。
实验中我们使用了两个与非门来构建RS触发器电路，其中一个与非门的输出连接到另一个与非门的输入，反之亦然。
通过设置不同的输入状态，我们可以观察到RS触发器的两种稳定状态：置位和复位。
实验二：D触发器D触发器是一种常用的触发器，它具有单一输入和双输出。
实验中我们使用了两个与非门和一个或非门来构建D触发器电路。
通过输入信号的变化，我们可以观察到D触发器的工作原理：当输入信号为高电平时，输出保持之前的状态，当输入信号为低电平时，输出根据之前的状态进行切换。
实验三：JK触发器JK触发器是一种多功能的触发器，它具有两个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建JK触发器电路。
通过设置不同的输入状态，我们可以观察到JK触发器的四种工作模式：置位、复位、切换和禁用。
实验四：T触发器T触发器是一种特殊的JK触发器，它只有一个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建T触发器电路。
通过输入信号的变化，我们可以观察到T触发器的工作原理：当输入信号为高电平时，输出状态翻转，当输入信号为低电平时，输出保持不变。
实验五：应用实例在实验的最后，我们通过一个简单的应用实例来展示触发器的实际应用。
我们构建了一个二进制计数器电路，使用了多个D触发器和与非门。
通过输入脉冲信号，我们可以观察到计数器的工作原理：每次接收到脉冲信号，计数器的输出状态按照二进制规律进行变化。
结论：通过本次实验，我们深入了解了不同类型的触发器的功能和工作原理。
触发器在数字电路中具有重要的应用价值，能够实现各种逻辑功能和时序控制。
进一步的研究和实践将有助于我们更好地理解和应用触发器，提高数字电路设计的能力。
触发器及其应用实验报告
触发器及其应用实验报告一、实验目的通过本次实验，我们的目标是：1.了解触发器的基本原理。
2.学习触发器的分类及其应用场景。
3.通过实验了解触发器的使用方法。
二、实验器材1.示波器。
2.信号发生器。
3.逻辑门芯片。
4.电源。
5.电线、面包板等。
三、实验原理触发器是由逻辑门电路组成的电子器件，具有存储和控制的功能，它能够接收一个或多个输入信号，通过逻辑门电路进行处理，并输出结果。
因为具有存储和控制的功能，所以可以被广泛应用于数字电路中。
触发器分为锁存触发器和触发器两种。
锁存触发器存在一个叫做钟脉冲的输入信号，这个输入信号决定了锁存触发器是否工作。
当输入一个高电平的钟脉冲时，锁存触发器将会把它的输入信号“锁定”，并输出相应的结果；当钟脉冲为低电平时，锁存触发器会维持自己的状态不变。
触发器一般也有两个输入信号，分别是时钟和数据。
当时钟为高电平的时候，数据会被写入到触发器中，并且继续保存下来；当时钟为低电平的时候，触发器会维持自己的状态不变。
四、实验步骤1、搭建RS锁存器电路图将R、S两个输入端接到逻辑门芯片上，并将输出端接上示波器，调整示波器参数，实时观察输出波形。
在示波器上显示R、S各种输入波形，了解电路的工作原理和特性。
4、测试D触发器电路五、实验结果通过本次实验，我们成功地实现了RS锁存器和D触发器的搭建和测试。
我们通过不同的输入信号波形测试了电路的各种工作特性，如RS锁存器的存储和控制特性以及D触发器的时序控制特性等。
六、实验分析触发器是数字电路中的关键元件之一，它可以实现数字信号的存储和控制。
本次实验通过搭建RS锁存器和D触发器电路，并通过逻辑门芯片实现，得出了两种触发器的不同工作原理和特性。
同时，我们还通过不同的输入波形测试了它们的各种工作状态，进一步了解和掌握触发器的应用技巧和调试方法。
这对于我们深入理解和掌握数字电路原理以及实际应用具有重要意义。
同时，我们还通过实际操作锻炼了自己的实验技能，深入理解了数字电路的原理和应用。
触发器逻辑功能测试实验报告
触发器逻辑功能测试实验报告
触发器逻辑功能测试实验报告
一、实验目的
本实验旨在验证触发器在设计电路中能够准确地实现其逻辑功能，以验证设计的正确性。
二、实验流程
1.组装电路：将实验装置、电源、电路板等按照实验原理图中的连接方式安装在实验板上。
2.设定输入端信号：将输入端口的接口接上合适的电压信号，调节电位器，将输入电位调节至指定电位。
3.测量输出端电压：将万用表的探头接到输出端口，调节电位器，将输入电位调节至指定电位。
4.结果分析：根据实验波形及输入输出电压差值，分析结果，判断触发器是否能正确实现其逻辑功能。
三、实验结果
1.输入端电压：
触发端：2V
放电端：0V
2.输出端电压：
触发端：8V
放电端：0V
四、结论
本次实验证明触发器能准确地实现其逻辑功能。
触发器实验报告
触发器实验报告一、实验目的本次实验的主要目的是深入了解和掌握触发器的工作原理、功能特点以及其在数字电路中的应用。
通过实际操作和观察，提高对触发器逻辑功能的理解和运用能力，为进一步学习数字电路的相关知识打下坚实的基础。
二、实验设备与器材1、数字电路实验箱2、双踪示波器3、集成电路芯片：74LS74（D 触发器）、74LS112（JK 触发器）4、若干导线三、实验原理（一）D 触发器D 触发器是一种在时钟脉冲上升沿或下降沿触发的触发器，其逻辑功能为：当 D 端输入为 1 时，在时钟脉冲的作用下，输出 Q 变为 1；当 D 端输入为 0 时，在时钟脉冲的作用下，输出 Q 变为 0。
其逻辑表达式为：Q(n+1) ＝ D。
（二）JK 触发器JK 触发器也是一种在时钟脉冲上升沿或下降沿触发的触发器，具有置 0、置 1、保持和翻转四种功能。
当 J=1、K=0 时，在时钟脉冲作用下，输出 Q 置 1；当 J=0、K=1 时，在时钟脉冲作用下，输出 Q 置 0；当 J=K=0 时，输出保持不变；当 J=K=1 时，输出翻转。
其逻辑表达式为：Q(n+1) ＝ JQ' ＋ K'Q。
四、实验内容与步骤（一）D 触发器实验1、按照实验电路图，在数字电路实验箱上正确连接 74LS74 芯片和其他相关元件。
2、将 D 端分别接高电平（1）和低电平（0），用示波器观察时钟脉冲和输出 Q 的波形，记录实验结果。
3、改变时钟脉冲的频率，观察输出 Q 的变化，分析时钟频率对触发器工作的影响。
（二）JK 触发器实验1、依照实验电路图，在实验箱上连接 74LS112 芯片及相关元件。
2、分别设置 J、K 的不同输入组合，如 J=0、K=0；J=1、K=0；J=0、K=1；J=1、K=1，用示波器观察时钟脉冲和输出 Q 的波形，并做好记录。
3、调整时钟脉冲的占空比，观察输出 Q 的变化，探讨占空比对触发器工作的影响。
五、实验数据与结果分析（一）D 触发器1、当 D 端接高电平时，在时钟脉冲上升沿，输出 Q 变为高电平；当 D 端接低电平时，在时钟脉冲上升沿，输出 Q 变为低电平。
实验四 基本RS触发器和D触发器
实验四基本RS触发器和D触发器一、实验目的1.熟悉并验证触发器的逻辑功能；2.掌握RS和D触发器的使用方法和逻辑功能的测试方法。
二、实验预习要求1．预习触发器的相关内容；2．熟悉触发器功能测试表格。
三、实验原理触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
1．基本RS触发器图实验4.1为由两个与非门交叉耦合构成的基本RS触发器。
基本RS触发器具有置“0”、置“1”和“保持”三种功能。
通常称S为置“1”端，因为S=0时触发器被置“1”；R端为置“0”端，因为R=0时触发器被置“0”；当S =R =1时，触发器状态保持。
基本RS触发器也可图实验4.1 基本RS触发器以用两个“或非门”组成，此时为高电平有效置位触发器。
2. D触发器D触发器的状态方程为：Q n+1=D。
其状态的更新发生在CP脉冲的边沿，74LS74（CC4013）、74LS175（CC4042）等均为上升沿触发，故又称之为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态。
D触发器应用很广，可用做数字信号的寄存、移位寄存、分频和波形发生器等。
四、实验仪器设备1、TPE-AD数字实验箱1台2、双D触发器74LS74 2片3、四两输入集成与非门74LS00 1片4、双通道示波器 1台五、实验内容及方法1．测试基本RS 触发器的逻辑功能按图实验4.1连接电路，用两个与非门组成基本RS 触发器，输入端S 、R 接逻辑开关的输出口，输出端Q 、Q 接逻辑电平显示灯输入接口，按表实验4.1的要求测试并记录。
表实验4.1 RS 触发器的逻辑功能2．测试D（1）测试D R 、D S 的复位、置位功能。
在D R =0，D S =1作用期间，改变D 与CP 的状态，观察 Q 、Q 状态。
在D R =1，D S =0作用期间，改变D 与CP 的状态，观察Q 、Q 状态。
实验4触发器及其应用
实验四 触发器及其应用一、实验目的1、 掌握基本RS 、JK 、D 、T 触发器的逻辑功能；2、 熟悉集成触发器的逻辑功能及使用方法；3、 学会不同逻辑功能触发器之间的转换方法。
二、实验仪器及设备1、 EEL-II 型电工电子实验台2、 数字电路实验箱3、 万用表4、 直流稳压电源5、 参考元件 三、实验内容1、 基本RS 触发器逻辑功能测试，元件用74LS00QDDQQ(a)(b)图5.1基本RS 触发器结构图2、 D 触发器逻辑功能测试，元件用74LS74（双上升沿触发D 触发器） （1） 直接复位端R D 和直接置位端S D 的功能测试 （2） D 触发器的逻辑功能测试直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变D 的状态，将测试结果填入表5.2中。
3、 JK 触发器功能测试，选用74LS112直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变J 、K 的状态，将测试结果填入表5.3中。
4、用D触发器构成T’触发器Q 将D触发器的D端与Q端相连，构成T’触发器。
其逻辑功能为：Q n+1=n表示每来一个CP脉冲翻转一次。
有计数功能。
（1）在CP加入单脉冲观察翻转次数和CP输入正脉冲个数间的关系。
（2）CP端加连续脉冲，用示波器观察Q与Q波形，记录填表5.4，并画出波形图。
如图5.4所示。
CPQQ图5.3波形图5、用JK触发器接T和T’触发器（1）设计电路（2）测试功能并观察CP和Q的同步波形，体会触发器的分频作用。
四、实验报告1、整理实验数据，结果填入各表格，画出要求的有关电路图；2、依实验结果总结触发器的逻辑功能。
五、思考题1、何谓基本RS触发器的记忆功能？2、D触发器翻转条件及特点是什么？3、*D触发器实现可靠计数的基本思想是什么？六、器件介绍1、D触发器74LS74图5.2上升沿触发D 触发器74LS74符号2、 JK 触发器74LS11274LS112是双主从下降沿触发JK 触发器，其逻辑符号和管脚引线排列如图5.5所示。
实验四触发器及其应用
实验四触发器及其应用实验四实验四实验目的1.掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。
2.熟悉各类触发器之间逻辑功能的相互转换方法。
3.了解触发器的应用。
实验四实验内容1.测试基本RS触发器的逻辑功能★选做2.测试双JK触发器74LS73逻辑功能3.测试双D触器74LS74的逻辑功能★选做4.触发器的转换①②将JK触发器加上门电路转化成D触发器。
将D触发器加上连接，构成T’触发器。
5.触发器的应用，利用74175的D触发器构成下面电路。
①竞赛抢答电路①移位寄存器实验四实验原理触发器是组成时序逻辑电路的基本单元之一，具有记忆功能的二进制信息存贮器件。
在外加信号的作用下，触发器可以从一个稳定状态转变为另一个稳定状态。
RS触发器：图6—1所示电路为由两个“与非”门交叉耦合而成的基本RS触发器，它是无触发器：触发器时钟控制低电平低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器低电平的最基本单元。
基本RS触发器也可以用两个“或非”门组成，它是高电平高电平直接触发的触高电平发器。
011100011置1保持置零保持实验四实验原理JK触发器：JK触发器：本实验采用74LS73型双JK触发器，其引脚排列如图6-3所示。
它是下降边沿触发器触发的边沿触发器，即在CP脉冲下降沿(“1→0”)触发翻转，有强迫置“0”功能R(RD),没有强迫置“1”的功能，在置D=1时，根据下表可以测试出其逻辑功能。
保持置1置0翻转翻转异步清零实验四实验原理D触发器：是另一种使用广泛的触发器，它的基本结构多为维持阻塞型。
D触发器触发器：触发器是在CP脉冲上升沿触发翻转，触发器的状态取决于CP脉冲到来之前D端的状态，状态方程为Qn+1=D本实验采用74LS74型双D触发器,是上升边沿触发的边沿触发器。
它采用维持阻塞结构，在CP脉冲上升沿(“0→1”)触发翻转。
触发器的次态Qn+1取决于CP脉冲的上升来到之前D的状态，但是S=0,R=1时强行置1,S=1,R=0时强行置0。
实验4 双稳态触发器
实验四 双稳态触发器一、实验目的1．熟悉并验证触发器的逻辑功能和触发方式。
2．掌握集成JK 和D 触发器的使用方法和逻辑功能的测试方法。
3．掌握用JK 或D 触发器组成分频器的方法。
二、实验原理及实验资科触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。
触发器具有两个稳定状态，即"0"和"1"，在适当触发信号作用下，触发器的状态发生翻转,即触发器可由一 个稳态转换到另一个稳态.当输入触发信号消失后,触发器翻转后的状态保持不变(记忆功能)。
根据电路结构的不同，触发器的触发方式不同，有电平触发，主从触发和边沿触发。
根据功能的不同,触发器有RS 触发器,JK 触发器,D 触发器,T 触发器,T ′触发器等类型。
集成触发器的主要产品是JK 触发器和D 触发器,其他功能的触发器可由JK , D 触发器进行转换。
电路结构和触发方式与功能无必然联系。
比如JK 触发器既有主从式的，又有边沿式的，而主从触发器和边沿触发器都有RS 、JK 、D 触发器。
1．带清除和预置端的高速CMOS 双JK 负沿触发器CC74HC112（74HC112) (1) 功能如表5-1所示。
(2) 外引线排列见图5-3。
2．带清除和预置端的TTL 维持一阻塞双D 触发器74LS74 (1) 功能见表5-2。
(2) 外引线排列见图5-2。
表5-1 74HC112功能表图5-3 74HC112外引线排列图表5-2 74LS74 功能表三、实验内容与步骤 (一) TTL 双D 触发器74LS74 1．复位、置位功能将芯片中一个触发器的R D 、S D 和D 端各接到实验箱的一个“0”、“1”电平开关或常“1”单次脉冲上，Q 和Q 各接到一个电平指示灯上。
接通芯片电源。
操作电平开关，仿照表5-3，完成D 触发器的复位、置位实验。
2．逻辑特性接线同1。
操作电平开关和按钮开关，完成表5-5规定的实验内容。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
74LS00 二输入端四与非门
1片
74LS74 双 D 触发器
1片
74LS76 双 J-K 触发器
1片
三、实验内容步骤及记录
1. 基本 RS 触发器功能测试： 两个 TTL 与非门首尾相接构成的基本 RS 触发器的电路。如图 5.1 所示。
（1）试按下面的顺序在 S R 端加信号：
S d =0 S d =1 S d =1
_
（2）当 S d 、 Rd 都接低电平时，观察 Q、Q 端的状态，当 S d 、 Rd 同时由低电平跳
_
_
为高电平时，注意观察 Q、Q端的状态，重复 3～5 次看 Q、Q端的状
态是否相同，以正确理解“不定” 状态的含义。
_
结论： 当 S d 、 Rd 都接低电平时，Q 和Q 端的状态不定。
2. 维持-阻塞型 D 触发器功能测试 双 D 型正边沿维持－阻塞型触发器 74LS74 的逻辑符号如图 4.2 所示。
实验四 触发器 实验报告
徐旭东 11180243
物理 112 班
一、实验目的
1. 熟悉并掌握 R-S、D、J－K 触发器的特性和功能测试方法。 2. 学会正确使用触发器集成芯片。 3. 了解不同逻辑功能 FF 相互转换的方法。
二Hale Waihona Puke 实验仪器及材料1. 实验仪器设备：双踪示波器、数字万用表、数字电路实验箱 2. 器件
四、实验结论
通过本次实验对各触发器得到的更加具体的了解。基本 RS 触发器是由两个与非门首尾交 叉构成的触发器，对输入信号具有置位、保持、复位的逻辑功能,有约束。同步 D 型触发器
有跟随和锁存功能，无约束问题。D 型边沿触发器由 CP 边沿触发逻辑功能，S d 、 Rd 端分
别具有异步置 1，置 0 功能，J-K 边沿触发器有保持，翻转 同步置 1 置 0 的功能，逻辑表
图中 S d 、 Rd 端为异步置 1 端，置 0 端（或称异步置位，复位
端），CP 为时钟脉冲端。试按下面步骤做实验：
图 4.2D 逻辑符号
_
（1）分别在 S d 、 Rd 端加低电平，观察并记录 Q、Q端的状态。
（2）令 S d 、 Rd 端为高电平，D 端分别接高，低电平，用点动脉
冲作为 CP，观察并记录当 CP 为 0、 、1、 时 Q 端状态的变化。
波形图
结论
图中上端波形为 cp，下端为 Qn 波形。由图可以看出 Q 为 下降沿有效，周期变为 cp 的 2 倍。
J-K 触发器与 D 触发器波形比较： 相同：两者的 Qn 周期都为 cp 的二分之一。 不同：对于 D 触发器，其 CP 为上升沿有效。对于 J-K 触发器，其 CP 为下降沿有效。
（3）当 S d ＝ Rd ＝1、CP＝0（或 CP＝1），改变 D 端信号，观察 Q 端的状态是否变化？
整理上述实验数据，将结果填入下表 4.2 中。
表 4.2
Sd Rd
CP
D
01
X
X
10
X
X
11
0
11
1
11
0（1）
X
Qn
Qn+1
0
1
1
1
0
0
1
0
0
0
1
0
0
1
1
1
0
0
1
1
3. 边沿 J-K 触发器功能测试 双 J－K 负边沿触发器 74LS76 芯片的逻辑符号如图 4.3 所示。自拟实验步骤，测试其功 能，并将结果填入表 4.3 中，
达式为 Q n1 J Q n KQ n ，由 CP 边沿触发逻辑功能。T 型触发器是具有保持和翻转功
能的电路。T 等于 0 时状态不变，T=1 时状态翻转。T’触发器只有翻转功能，用 cp 控制。 由 2 种简便的方法可以构造。
R d =1 R d =1 R d =0
S d =1 R d =1
_
观察并记录触发器的 Q、Q端的状态，将结果填入
图 4.1 基本 RS 触发器电 路
下表 4.1 中，并说明在上述各种输入状态下，RS 执行的是什么逻辑功能？
Sd
Rd
表 4.1
Q
逻辑功能
0
1
1
0
置1
1
1
1
0
保持
1
0
0
1
置0
1
1
0
1
保持
图 4.3 J-K 逻辑符号
试按下面步骤做实验：
（1）分别在 S d 、 Rd 端加低电平，观察并记录 Q 端的状态。 （2）令 S d 、 Rd 端为高电平，J、K 端分别接高，低电平，用点动脉冲作为 CP，观察
并记录当 CP 为 0、、 1、 时 Q 端状态的变化。 整理上述数据并填写下表 4.3。
Sd
Rd
0
1
1
0
1
1
1
1
1
1
1
1
表 4.3
CP
J
K
Q
Qn+1
X
X
X
X
1
X
X
X
X
0
0
X
0
0
1
X
0
1
X
0
1
1
X
1
1
0
4. 触发器功能转换
_
将 D 与Q连接, J=K=1 形成 T’触发器。 接入连续脉冲，观察各触发器 CP 及 Q 端波形，比较两者关系。
波形图
结论
图中上端的波形为 cp，底下 的波形为 Qn，由图可以看到， Q 为上升沿有效，且周期为 cp 周期的 2 倍。