锁相环技术
锁相环控制技术
锁相环控制技术
锁相环控制技术（PLL）是一种用于同步电路的技术，它可以将不稳定的高频信号转换为稳定的低频信号，并将此信号与参考时钟同步。
在现代的电子系统中，PLL被广泛应用于时钟和频率合成器、相位偏振调制器和数字通信系统等方面。
PLL的基本原理是将输入信号通过相移器、低通滤波器和反馈路径输入到相频检测器中，相频检测器会将输入信号与参考时钟进行比较，以产生控制电压，调节相位，使输入信号同步于参考时钟。
PLL具有快速锁定、高精度、低抖动、宽锁定范围等优点，可以在不同频率范围内实现同步。
PLL控制技术在数字通信领域中的应用比较广泛，特别是在高速调制解调中。
PLL可以统一不同速率的数字数据信号，实现位同步，在光通信和宽带通信等领域起到了重要的作用。
另外，PLL还可以用于数字音频应用和稳定化射频源。
值得注意的是，PLL控制技术虽然具有较高的性能，但也存在一些缺点。
例如，PLL对于输入信号幅度和相位偏差的灵敏度较高，所以需要对输入信号进行预处理和加入缓冲电路等措施，以保证稳定性和性能。
在未来的发展趋势中，PLL控制技术将继续深入研究和应用。
随着数
字通信和无线通信等领域的发展，PLL技术将越来越受到重视。
同时，PLL控制技术的创新和发展也会促进数字电路和通信系统的进一步发展，为人们带来更多的便利和创新。
总之，作为一种重要的同步控制技术，PLL具有广泛的应用和前景。
未来的研究和发展将进一步推动其在不同领域中的应用和创新，为数
字电路和通信系统的发展带来更多的机遇和挑战。
锁相环原理及锁相环原理图
问题:什么是锁相环（PLL）？锁相环的工作原理是什么？锁相环电路对硬件电路连接有什么要求？解答:锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。
PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。
在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。
因此，所有板卡上各自的本地80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。
因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。
通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件板卡的不同而不同。
对于基于PCI总线的产品（M系列数据采集卡，PCI数字化仪等），所有的同步都是通过RTSI总线上的时钟和触发线来实现的；这时，其中一块版板卡会作为主卡并且输出其内部时钟，通过RTSI线，其他从板卡就可以获得这个用于同步的时钟信号，对于基于PXI总线的产品，则通过将所有板卡的时钟于PXI内置的10MHz背板时钟同步来实现锁相环同步的。
关于更多的不同仪器的锁相环技术，请点击下面相关的连接。
锁相环原理及锁相环原理图1．锁相环的基本组成锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相（t）电压信号输出，该信号经低通滤位差，并将检测出的相位差信号转换成uD波器滤波后形成压控振荡器的控制电压u（t），对振荡器输出信号的频率实施C控制。
2．锁相环的工作原理（8-4-1）（8-4-2）0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。
则模拟乘法器的输出电压u D 为：C （t ）。
即u C （t ）为：（8-4-3）i 为输入信号的瞬时振荡角频率，θi （t ）和θO （t ）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即 （8-4-4）d 为（8-4-5）（8-4-6）c （t ）为恒定值。
锁相技术知识点
第一章锁相环路的基本工作原理：1.锁相环路是一个闭环的相位控制系统；锁相环路（PLL）是一个相位跟踪系统，它建立了输出信号顺时相位与输入信号瞬时相位的控制关系。
2. 若输入信号是未调载波，θi(t)即为常数，是u i(t)的初始相位；若输入信号时角调制信号（包括调频调相），θi(t)即为时间的函数。
3．ωo是环内被控振荡器的自由振荡角频率；θo(t)是以自由振荡的载波相位ωo t为参考的顺时相位，在未受控制以前它是常数，在输入信号控制之下，θo(t)即为时间的函数。
4. 输入信号频率与环路自由振荡频率之差，称为环路的固有频率环路固有角频差：输入信号角频率ωi与环路自由振荡角频率ωo之差。
瞬时角频差：输入信号频率ωi与受控压控振荡器的频率ωv之差。
控制角频差：受控压控振荡器的频率ωv与自由振荡频率ωo之差。
三者之间的关系：瞬时频差=固有频差-控制频差。
5. 从输入信号加到锁相环路的输入端开始，一直到环路达到锁定的全过程，称为捕获过程。
6. 对一定环路来说，是否能通过捕获而进入同步完全取决于起始频差。
7. 锁定状态又叫同步状态：①同频②相位差固定8. 锁定之后无频差，这是锁相环路独特的优点。
9. 捕获时间T p的大小除决定于环路参数之外，还与起始状态有关。
10.若改变固有频差∆ωo，稳定相差θe(∞)会随之改变。
11.锁相环路基本构成：由鉴相器（PD）、环路滤波器（LF）和电压控制振荡器（VCO）组成。
12.鉴相器是一个相位比较装置，鉴相器的电路总的可以分为两大类：第一类是相乘器电路，第二类是序列电路。
13.环路滤波器具有低通特性。
常见的环路滤波器有RC积分滤波器、无源比例积分滤波器和有源比例积分滤波器三种。
（会推导它们的传输算子）14.电压振荡器是一个电压-频率变换装置，它的振荡频率应随输入控制电压u c(t)线性的变化。
15.压控振荡器应是一个具有线性控制特性的调频振荡器。
要求压控振荡器的开环噪声尽可能低，设计电路时应注意提高有载品质因素和适当增加振荡器激励功率，降低激励级的内阻和振荡管的噪声系数。
快速锁定锁相环的设计与分析
快速锁定锁相环的设计与分析一、FPLL的基本原理话说回来快速锁定锁相环(FPLL)这个家伙可不简单。
它是一种用于同步和锁定信号的电子设备，广泛应用于通信系统、雷达系统等领域。
那么FPLL到底是怎么工作的呢？咱们就来慢慢道来吧！首先我们要知道FPLL的基本原理就是利用一个环形反馈网络来实现信号的锁定。
这个环形网络由多个相位比较器和一个低通滤波器组成，其中相位比较器的作用是将输入信号与参考信号进行比较，从而得到误差信号。
然后误差信号经过低通滤波器处理后，再被送回到相位比较器中，形成一个闭环回路。
这样一来输入信号与参考信号之间的差异就会被不断修正，最终实现锁定。
说起来可能有点晦涩难懂，但是咱们可以用一个简单的例子来帮助大家理解。
假设我们有两个小朋友，小明和小红，他们想要一起做一件事情，但是他们的速度不一样。
这时候我们就可以利用FPLL来帮助他们同步。
我们先让小明跑一圈，然后让小红跑同样的距离。
接下来我们把小明跑的距离作为参考信号，然后让小红在相同的时间内跑完剩下的距离。
通过不断地比较和调整，我们就能让小明和小红的速度保持一致了。
1. 锁相环的工作原理锁相环是一种在数字通信和信号处理中常见的同步技术，其基本工作原理就是通过比较两个信号的相位差，来实现对一个信号的锁定。
听起来有点复杂？没关系咱们就把它比作是一个“手电筒”的游戏。
想象一下你有一个手电筒，上面有两个开关，一个是“开”，一个是“关”。
当你打开“开”的开关时手电筒就会发出光；而当你打开“关”的开关时手电筒就不会发光。
现在我们假设你把这个手电筒连接到一个电路上，并且在电路中加入一个噪声源。
噪声源会随机地改变“开”和“关”的状态也就是说，它会随机地让手电筒亮或灭。
那么问题来了，你怎么才能确定哪个开关对应着“亮”，哪个开关对应着“灭”呢？这就是锁相环的基本工作原理，通过不断地比较和调整，它就能锁定一个信号，使得我们能够准确地接收和处理这个信号。
这也是为什么锁相环在许多重要的领域里都有着广泛的应用，比如无线通信、雷达、GPS等等。
锁相环技术的应用和发展
在社会的很多领域中锁相环技术得到了 广泛应用，这主要是因为锁相环路与其他控制 系统相比，优越性能较多，以下为其具体是我 性能。
4.1 跟踪性能
在锁定环路的情况下，如果频率输入发 生变化，那么压控振荡器就将会对这个变化有 所响应，从而及时对这一频率进行跟踪，从而 使输入以及输出能够同步。比较常见类型是锁 相接收机。
5 锁相环技术的实际应用
5.1 方波发生器
图 1 所示的电路是一个方波发生器，由 一个集成的 VCO 和一个锁相环 CD4046 组成。
图 1：双音频报警电路
只要 9 引脚连接器连接到电源，就可以实现基 本的方波振荡器。引脚 6 和引脚 7 之间的电容 器 C1 的功能是对振荡器进行加载和放电。可 以调节可变电阻 R1 的电阻对振荡器振荡频率 进行控制，并且通过 4 个引脚发射所需的方波 信号。
1 锁相环的原理
锁相环利用检测对信号的相位差进行输 入、输出，同时通过鉴相器将其向电压形式进 行转换，从而输出信号，再使用低通滤波器进 行滤波，将这一期间的信号当做压控振荡器的 电压控制，进而能够实现控制振荡器信号输出 的频率。接着通过反馈通道，在鉴相器输入端 接到振荡器信号输出的频率以及相位的反馈， 进而出现闭环控制。若是信号的输出频率和信 号的输入频率成正比，则电压输出和电压输入 间的相位差会保持恒定，从而实现电压输出和 电压输入的“锁相”。环路信号的输入如果在 相位以及频率上都是瞬变的，则压控振荡器相 位以及频率也是能够持续地跟踪信号输入的相 位以及频率变化，这一状态又叫做跟踪状态。
馈，并连续调节压控振荡器信号所产生的相位 , 以满足 VCO 信号输出相位和参考频率相位保 持常数或者是一致。
3 锁相环类型和特点
锁相环技术在频率跟踪中的应用研究
锁相环技术在频率跟踪中的应用研究1. 应用背景随着科学技术的不断进步，对高精度频率跟踪技术的需求越来越高。
频率跟踪在通信、雷达、导航、测量等领域都有广泛的应用，例如无线通信系统中需要实时跟踪载波频率，雷达系统中需要实时跟踪回波信号的频率等。
而锁相环（Phase Locked Loop，PLL）技术由于其快速、准确和稳定的特性，成为了频率跟踪中最常用的技术之一。
锁相环是一种用于提取和稳定输入信号频率的闭环控制系统。
它通过不断调整自身产生的参考信号与输入信号之间的相位差，使得两者保持同步。
锁相环由相位比较器、低通滤波器、电压控制振荡器和分频器等组成。
2. 应用过程锁相环技术在频率跟踪中的应用过程可以分为以下几个步骤：2.1 输入信号采样需要对输入信号进行采样。
这可以通过模数转换器（ADC）来实现，将连续的输入信号转换为离散的数字信号。
采样频率需要满足奈奎斯特采样定理，即采样频率至少是输入信号最高频率的两倍。
2.2 相位比较接下来，将采样得到的输入信号与锁相环内部产生的参考信号进行相位比较。
相位比较器通常采用乘法器或者差分放大器等电路实现，其输出为两个信号之间的相位差。
2.3 相位差检测与滤波将相位比较器的输出经过低通滤波器进行滤波处理，得到一个与相位差相关的直流电压。
低通滤波器可以有效地去除高频噪声，并保留低频分量。
2.4 控制振荡器调节通过调节控制振荡器（VCO）的频率，使其与输入信号保持同步。
控制振荡器是一种根据输入电压调整输出频率的振荡器，其输出频率与输入电压成正比。
2.5 反馈调整将控制振荡器的输出信号经过分频器进行降频，并作为反馈信号输入到相位比较器。
这样，控制振荡器的频率将根据相位比较器的输出进行调整，实现闭环控制。
2.6 输出频率跟踪锁相环通过不断调整控制振荡器的频率，使其与输入信号保持同步。
输出信号的频率可以通过控制振荡器的输出频率来获取，从而实现对输入信号频率的跟踪。
3. 应用效果锁相环技术在频率跟踪中具有以下优势和应用效果：3.1 快速跟踪锁相环技术能够快速地跟踪输入信号的频率变化。
变频器锁相环技术
各部分的作用
▲晶振——提供参考频率 ▲ 鉴相器——是一个相位比较装置，用 来检测输入信号相位与反馈信号相位之间 的相位差。输出的误差信号是相差的函数。 ▲ 环路滤波—— 低通滤波器的作用，更 重要的是它对环路参数调整起差决定性的 作用。 ▲ VCO——它的振荡频锁定时间的考虑
环路的锁定时间主要由环路带宽决定，与环路带 宽成反比关系。
四.实际应用
如何设计好相位噪声
1、电源选择
选用线性电源
2、PCB板布局 3、减小干扰增加反相隔离度
干扰的会增加是环路输出相位产生随机的抖动。频率稳定度 变差；则输出信噪比下降，较强的干扰与噪声还会使环路发生 失锁的概率加大。
变频器的锁相环技术
提纲
一、锁相环的原理框图 二、锁相环的工作原理 三.相位噪声分析 四.实际应用
一、锁相环的原理框图
二、锁相环的工作原理
锁相环是由鉴相器、环路滤波器和压控振 荡器组成，鉴相器又称为相位比较器，它 的作用是检测输入信号和输出信号的相位 差，并将检测出的相位差信号转换成电压 信号输出，该误差电压信号通过环路滤波 器滤除高频分量和噪声后，输出低频信号 作为VCO 的控制信号。在控制电压 作用 下， VCO 输出信号 的频率发生变化并反 馈到鉴相器。由此可知，锁相环是一传递 相位的反馈系统。
谢谢!
环路滤波器(LPF)目前 主要采用的是三阶环路 滤波器。如右图所示：
三.相位噪声分析
1、噪声的分析 环路的带内相位噪声由鉴相器、分频器和晶振的噪声决定， 而带外相位噪声 主要由VCO决定。 环路带宽的选择对环路带内噪声的影响很大，若环路带 宽选得过窄，会增加锁定时间，环路带宽选得过宽就会 引起带外噪声的恶化，而且也不利于鉴相频率纹波的滤 除。
第7章数字锁相环
第7章 数字锁相环
《锁相技术》
图7-11 数字环路滤波器一般形式
第7章 数字锁相环
3. 数字压控振荡器(DCO)数字压控振荡器的基本组 成如图7-13所示。它由频率稳定的信号钟、计数器与 比较器组成,其输出是一取样脉冲序列,脉冲周期受数字 环路滤波器送来的校正电压控制。前一个取样时刻的 校正电压将改变下一个取样时刻的脉冲时间的位置。 DCO在环路中又被称为本地受控时钟或本地参考时钟 信号。
第7章 数字锁相环
《锁相技术》
图7-2 触发器型鉴相器
第7章 数字锁相环
(2) 奈奎斯特速率抽样鉴相器。该型鉴相器组成如 图7-3所示。模数变换器(A/D)的抽样率按带通信号的取 样定理选择，以使取样后信号含有充分的输入信号相 位信息。
《锁相技术》
第7章 数字锁相环
《锁相技术》
图7-3 奈奎斯特速率抽样鉴相器
图7-15 超前—滞后数字锁相环基本组成 《锁相技术》
第7章 数字锁相环
一、电路组成与说明 电路实例是数字通信中常用的一种简单的超前—滞 后位同步环路,未用序列滤波器,电路组成如图7-16所示。
《锁相技术》
第7章 数字锁相环
《锁相技术》
图7-16 位同步数字环组成电路
第7章 数字锁相环
二、环路位同步原理 图7-18为图7-16方案内各点的波形图,这里为分析 简便,以均匀变换的数字脉冲序列作为输入信号,它与随 机的数字脉冲序列作用下环路取得位同步的原理是一 样的。
《锁相技术》
第7章 数字锁相环
《锁相技术》
图7-7 简单二元鉴相器
第7章 数字锁相环
图 7-8 上 的 中 相 积 分 — 抽 样 — 清 除 电 路 是 用 来 判 断 DCO输出与码元转换边沿之间相位关系的。例如,中相 积分区间跨在从正到负的两个码元之间,而积分结果为 正,说明DCO时钟超前;积分结果为负,说明DCO时钟滞 后;积分结果为零,相位准确对准。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PLL(Phase Locked Loop)锁相环
锁相环的基本组成
PLL(Phase Locked Loop)：为锁相回路或锁相环，用来统一整合时脉讯号，使内存能正确的存取资料。
PLL用于振荡器中的反馈技术。
许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环（PL L,Phase-Locked Loop）。
锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。
锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。
锁相环通常由鉴相器（PD,Phas e Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Control led Oscillator）三部分组成，锁相环组成的原理框图如图所示。
PLL原理框图
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。
锁相环的工作原理
锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。
P LL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。
在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。
因此，所有板卡上各自的本地80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。
因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。
通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件
板卡的不同而不同。
对于基于PCI总线的产品（M系列数据采集卡，PCI数字化仪等），所有的同步都是通过RTSI总线上的时钟和触发线来实现的；这时，其中一块版板卡会作为主卡并且输出其内部时钟，通过RTSI线，其他从板卡就可以获得这个用于同
步的时钟信号，对于基于PXI总线的产品，则通过将所有板卡的时钟于PXI内置的1 0MHz背板时钟同步来实现锁相环同步的。
简单的PLL由频率基准、相位检波器、电荷泵、环路滤波器和压控振荡器（VC O）组成。
基于PLL技术的频率合成器将增加两个分频器：一个用于降低基准频率，另一个则用于对VCO进行分频。
而且，将相位检波器和电荷泵组合在一个功能块中也很容易，以便进行分析（见图1）。
简单的PLL上所增设的这些数字分频器电路实现了工作频率的轻松调节。
处理器将简单地把一个新的分频值“写入”到位于PLL中的寄存器中，更新VCO的工作频率，并由此改变无线设备的工作信道。
图1
PLL是作为闭环控制系统工作，用于比较基准信号与VCO的相位。
增设基准和反馈分频器的频率合成器负责比较两个由分频器的设定值调节相位。
该相位比较在相位检波器中完成，在大多数系统中，这种相位检波器是一个相位和频率检波器。
该相位-频率检波器生成一个误差电压，此误差电压在±2π的相位误差范围内近似为线性，并在误差大于±2π的情况下保持恒定。
相位-频率比较器所采用的这种双模式操作可生成针对大频率误差（比如，当PLL在上电期间起动时）的较快的PLL锁定时间，并避免被锁定于谐波之上。
VCO利用调谐电压生成一个频率。
VCO可以是模块、IC，也可由分立元件来制成。
图2示出了一个位于MAX2361发送器IC内部的、采用有源元件制作的VCO。
谐振回路和变容二极管是外置的，使得设计工程师能够对IF（中频）LO（本机振荡器）进行独特的规定，以便对特定的无线电频率方案提供支持。
图2
--- 环路滤波器对由相位-频率检波器的电荷泵所产生的电流脉冲进行积分，以生成施加于VCO的调谐电压。
传统的做法是使来自环路滤波器的调谐电压升高（变为更大的正值），以使VCO的相位超前并提高VCO的频率。
环路滤波器可以采用诸如电阻器和电容器等无源元件来实现，也可采用一个运算放大器。
环路滤波器的时间常数以及VCO、相位检波器和分频器的增益将设定PLL带宽。
PLL带宽决定了瞬态响应、基准寄生电平和噪声滤波特性。
在PLL带宽之内，频率合成器输出端上的相位噪声主要是相位检波器相位噪声；而在PLL带宽之外，输出相位噪声则主要源自VC O相位噪声。
--- 频率合成器PLL基准输入是一个稳定、无干扰的恒定频率信号。
在大多数无线电设备中都采用了某种形式的晶体振荡器，原因是其相位噪声非常低，而且其频率稳定并进行了精确的规定。
PLL将对该基准进行分频，以提供一个用于相位-频率检波器的较低频率。
这一较低的频率将设定用于检波器的比较率，并通过使反馈分频器设定值以“1”的幅度递增的方法来设立可行的最小频率步进。
这变成了合成器的频率分辨率（即频率步长），它应该等于或小于正在设计之中的无线电系统的信道间隔。
利用由反馈分频器按比例缩小的VCO的输出，相位检波器和环路滤波器生成了一个调谐电压。
输入信号－> 鉴相器－> 低通滤波器－> 压控振荡器－> 输出信号。
鉴相器有两个输入，分别是输入信号和压控振荡器的输出信号，在二者相位差和频率差不是很大的情况下，鉴相器的输出与两输入信号之差成正比，鉴相器的输出为模拟信号，其通过低通滤波器虑除高频杂波，后进入压控振荡器，压控振荡器的输出频率随其输入电压的改变而改变。
从原理图上看，PLL实际上是一负反馈系统，只要输入信号在正常范围内，输出信号在“一定时间内”都能跟上。
输入信号发生变化后，输出信号跟踪输入信号的过程称之为捕获；输出信号跟踪完毕时称之为锁定；输入信号变化过快导致输出信号无法跟踪时称为失锁。
通过PLL可以方便实现N倍频，原理如下：输入信号－> 鉴相器－> 低通滤波器－> 压控振荡器－> 输出信号
^|______N分频器______________|
此外，可以实现小数倍频，原理如下：
输入信号－> 鉴相器－> 低通滤波器－> 压控振荡器－> 输出信号
^|________N分频器/N+1分频_________|
| |
|------ 模式控制――---------> |
模式控制模块可以选择分频器处于N分频器还是N+1分频，若通过模式控制模块实现
10个clk中有9个clk为N分频，1个clk为N+1分频，则实际输出信号频率为（N＋0.1）×
输入频率。
PLL电路本质是模拟电路，与ARM内核的数字电路截然不同，故在CPU中处于独立地
位，另外很多CPU的PLL供电为单独供电，且对PLL供电质量要求较高。