IC工艺技术11-IC制造中的质量控制
ic设计流程
IC设计流程介绍集成电路（Integrated Circuit, IC）设计流程是将电子电路设计转化为实际物理器件的过程。
它涵盖了从需求分析、设计规划、电路设计、布局布线、验证测试等一系列步骤。
本文将详细介绍IC设计流程的各个阶段及其重要性。
需求分析在进行IC设计之前，首先需要进行需求分析。
这一阶段的目标是明确设计的目标和约束条件，包括电路功能、性能指标、功耗、面积、成本等。
通过与客户、市场调研和技术评估，确定设计的需求。
需求分析是整个设计流程的基础，对后续的设计和验证都有重要影响。
需求分析流程1.客户需求收集和分析：与客户进行沟通，了解客户的需求和期望。
2.市场调研：了解市场的需求和竞争情况，为产品定位提供依据。
3.技术评估：评估技术可行性，包括电路、工艺、制程等方面的考虑。
设计规划在需求分析完成后，进行设计规划是非常重要的。
设计规划决定了整个设计流程的方向和目标，包括设计策略、设计流程、工具选择等。
一个好的设计规划可以提高设计效率和质量。
设计规划步骤1.系统级设计：确定整个系统的架构和功能划分，以及各个子系统之间的接口和通信方式。
2.芯片级设计：在系统级设计的基础上，进行芯片级功能划分和接口定义。
3.电路级设计：根据芯片级设计，完成电路的设计，包括电路框图设计、模拟电路设计等。
4.数字电路设计：根据系统需求和电路设计，进行数字电路设计，包括逻辑设计、时序设计等。
电路设计电路设计是IC设计流程中的核心环节，它将整个电路的功能通过逻辑、模拟电路转化为物理电路。
电路设计流程1.逻辑设计：将电路的功能描述为逻辑电路，使用HDL（HardwareDescription Language）进行描述。
2.逻辑综合：将逻辑电路转化为门级电路和电路层次结构，优化电路结构以满足时序、面积等要求。
3.时序设计：根据时序要求，对电路进行时序约束和时序优化，确保电路在时序上正确工作。
4.模拟电路设计：设计和优化模拟电路，包括模拟前端设计、放大器设计等。
电子行业电子级硫酸
电子行业电子级硫酸简介电子级硫酸（Electronic Grade Sulfuric Acid）是一种高纯度的化学品，广泛应用于电子行业中。
其主要用途包括清洗、刻蚀、湿法腐蚀等。
特点1.高纯度：电子级硫酸通常具有极高的纯度，不含大部分杂质。
2.低离子含量：硫酸中离子杂质的含量非常低，可以满足电子器件的高要求。
3.低金属离子含量：电子级硫酸中金属离子含量也非常低，以避免对电子器件产生污染。
4.低有机物含量：为保证在电子制造过程中的高度纯净，电子级硫酸中的有机物含量也要尽量低。
应用领域清洗电子级硫酸在电子器件生产过程中起到清洁的作用。
由于它的高纯度和低离子、金属离子、有机物含量，可以有效清除电子元件表面的污垢，保证元件质量和稳定性。
刻蚀电子级硫酸在制造半导体和集成电路（IC）的过程中起到刻蚀的作用。
它可以与电子元件上的特定材料发生反应，使其表面产生可控的刻蚀。
在这一过程中，电子级硫酸的高纯度和低离子、金属离子、有机物含量是确保刻蚀精确、不产生不良影响的关键。
湿法腐蚀电子级硫酸还用于湿法腐蚀，尤其在制造电容器和电阻器时。
它可以与特定材料反应，去除不需要的部分，并实现精确的腐蚀过程。
高纯度的电子级硫酸可以保证腐蚀的准确性和可控性。
生产工艺通常，电子级硫酸是通过硫矿石的炼制过程中得到的。
下面是电子级硫酸的主要生产工艺：1.矿石选矿：首先从硫矿石中提取硫酸盐。
2.氧化反应：将提取的硫酸盐氧化为亚硫酸盐。
3.氧化反应的化学反应方程式：SO3 + H2O→ H2SO4。
4.精制和纯化：通过对亚硫酸盐进行精制和纯化，得到高纯度的电子级硫酸。
质量与测试为了确保电子级硫酸的质量，通常需要进行各项测试和质量控制。
以下是一些常见的测试方法：1.电导率：测试电子级硫酸的电导率，以确定其离子含量。
2.金属离子含量：使用光谱分析等技术，测试电子级硫酸中金属离子的含量。
3.有机物含量：使用气相色谱-质谱联用等技术，测试电子级硫酸中有机物的含量。
IL-11产品工艺操作规程
IL-11产品工艺操作规程目录1. 投入与产出 (2)2. 质量控制点 (3)3. 酶切 (4)3.1 关键控制点 (4)3.2 设备 (4)3.3 缓冲液 (4)3.4 过滤捕获中间体 (4)3.5 酶切操作 (4)3.6 注意事项 (5)4. IL-11Ⅱ柱 (6)4.1 关键控制点 (6)4.2 设备 (6)4.3 缓冲液 (6)4.4 II柱层析操作 (6)4.5 注意事项 (7)5. IL-11 IIc柱 (9)5.1 关键控制点 (9)5.2 设备 (9)5.3 缓冲液 (9)5.4 IIc柱操作 (9)5.5 注意事项 (10)6. IL-11 Ⅱ柱 (11)6.1 关键控制点 (11)6.2 设备 (11)6.3 缓冲液 (11)6.4 Ⅱ柱层析操作 (11)6.5 注意事项 (12)7. 原液配制过滤分装 (13)7.1 润膜包液 (13)7.2 原液配制 (13)7.3 分装 (13)7.4 操作步骤 (13)7.5 注意事项 (14)8. IL-11产品简介 (15)8.1 产品描述 (15)8.2 原液关键质量属性（CQA）和关键工艺参数（CPP） (15)8.3 杂质去除过程（电泳、反相、排阻、内毒素） (15)1.投入与产出2.质量控制点3.酶切3.1关键控制点酶切的影响因素：底物浓度（含蛋白、咪唑、氯化钠和甘油浓度）、加酶量、酶切温度和时间、搅拌速度、充氮3.2设备200L带夹套不锈钢储罐（EP-132-02）3.3缓冲液3.4过滤捕获中间体3.4.1化冻：捕获中间体在K15水浴化冻，水浴温度不超过30℃。
保持瓶口朝上，经常换水，轻柔摇晃，快速解冻（缓慢解冻会损失蛋白）。
3.4.2合并复称：将化冻好的捕获中间体在层流下合并到20L PP桶中，复称。
3.4.3过滤：用酶切稀释液（C-G液）润洗赛多利斯10英寸过滤器（厂内编号GX-15-51，规格0.65μm，货号5557305P1--SS）约4-5L（10英寸过滤器死体积1.2-1.6L，首次充满需1.6L，打出只有1.2L），排掉多余稀释液（加稀释液体积=蛋白量/3-样品体积），以800-900ml/min流速过滤中间体，过滤结束，用不少于8L酶切稀释液冲洗滤芯（约7.8L稀释液冲洗滤芯后，流出液扫描0.07OD）。
半导体制造工艺_11刻蚀
反应离子刻蚀（RIE）：常用刻蚀气体为含卤素 的物质，如CF4，SiF6，Cl2，HBr等，加入添加 气体如：O2，H2，Ar等。O2 用于刻蚀光刻胶。
反应产物必须是气相或者易挥发（volatile）
SiCl4 TiCl4
等离子刻蚀基本原理
刻蚀方程式 为何处在等离子体环境下进行刻蚀
在我们的工艺中，是用CF4和O2来刻蚀扩散后的硅片，其刻蚀原理如下：
其他高密度等离子体刻蚀机
由于ULSI的线宽持续缩小，逼近传统的RIE系统极限，除了ECR系统外， 其他形式的高密度等离子体源（HDP），如电感耦合等离子体源 （ICP）、变压器耦合等离子体源（TCP）、表面波耦合等离子体源 （SWP）也已开始发展。这些设备拥有高等离子体密度与低工艺压强。
另外，HDP等离子体源对衬底的损伤较小（因为衬底有独立的偏压源与 侧电极电势），并有高的的各向异性（因为在低压下工作但有高活性的 等离子体密度）。
加入NH4F缓冲液：弥补 F和降低对胶的刻蚀
例2：Si采用HNO3和HF腐蚀（HNA）
各
向
例3：Si3N4采用热磷酸腐蚀
同 性
例4：Si采用KOH腐蚀 Si + 2OH- + 4H2O Si(OH)2++ + 2H2 + 4OH-
各向异性
硅湿法腐蚀由于晶向而产生的各向异性腐蚀
原子密度：<111> > <110> > <100> 腐蚀速度：R(100) 100 R(111)
增加F/C比（加氧气），可以增加刻蚀速率 减少F/C比（加氢气），刻蚀过程倾向于形成高分子膜
刻蚀方向性的增加
✓增加离子轰击（物理刻蚀分量） ✓侧壁增加抑制物（inhibitor）
集成电路制造工艺流程
集成电路制造工艺流程概述集成电路（Integrated Circuit, IC）是由几千个甚至是数十亿个离散电子元件，如晶体管、电容、电阻等构成的电路，在特定的芯片上进行集成制造。
IC制造工艺流程主要包括晶圆制备、晶圆加工、芯片制造、封装测试等几个环节，是一个非常严谨、复杂的过程。
晶圆制备晶圆制备是IC制造的第一步。
晶圆是用硅单晶或其他半导体材料制成的薄片，作为IC芯片的基础材料。
以下是晶圆制备的流程：1.单晶生长：使用气态物质的沉积和结晶方法，使单晶硅的原料在加热、冷却的过程中逐渐成为一整块的单晶硅材料。
2.切片：将生长好的单晶硅棒利用切割机械进行切片，制成形状规整的圆片，称为晶圆。
3.抛光：将晶圆表面进行机械研磨和高温氧化处理，使表面达到极高的光滑度。
4.清洗：用去离子水等高纯度溶剂进行清洗，清除晶圆表面的污染物，确保晶圆的纯度和光洁度。
晶圆加工晶圆加工是IC制造的关键环节之一，也是最为复杂的过程。
在晶圆加工过程中，需要通过一系列的步骤将原始的晶圆加工为完成的IC芯片。
以下为晶圆加工的流程：1.光刻：通过光刻机将芯片图案转移到光刻胶上，然后使用酸洗、去除光刻胶，暴露出芯片的表面。
2.蚀刻：利用化学蚀刻技术，在IC芯片表面形成电路图案。
3.离子注入：向芯片进行掺杂，改变材料的电学性质。
4.热处理：对芯片进行高温、低温处理，使其达到设计要求的电学性能。
5.金属沉积：在芯片表面沉积一层金属，用于连接芯片各个元件。
芯片制造芯片制造是最为核心的IC制造环节，主要将晶圆加工后的芯片进行裁剪、测试、绑定等操作，使其具备实际的电学性能。
以下是IC芯片制造的流程：1.芯片测试：对芯片的性能进行测试，找出不合格的芯片并予以淘汰。
2.芯片切割：将晶圆上的芯片根据需求进行切割。
3.接线：在芯片表面安装金线，用于连接各个器件。
4.包装：将芯片放入封装盒中，并与引线焊接，形成成品IC芯片。
封装测试封装测试是IC制造的最后一步。
IC封装工艺简介
IC封装工艺简介集成电路（IC）封装工艺是制造IC的重要步骤之一，它关系到IC的稳定性、散热效果和外形尺寸等方面。
通过不同的封装工艺，可以满足不同类型的IC器件的需求。
封装工艺分类目前常见的IC封装工艺主要有以下几种类型：1.贴片封装：是将IC芯片直接粘贴在PCB基板上的封装方式，适用于小型、低功耗的IC器件。
2.裸片封装：IC芯片和封装基板之间没有任何封装材料，可以获得更好的散热效果。
3.塑封封装：将IC芯片封装在塑料基板内部，并封装成标准尺寸的芯片，适用于多种场合。
4.BGA封装：球栅阵列封装是一种高端封装技术，通过焊接球栅来连接芯片和PCB基板，适用于高频高性能的IC器件。
封装工艺流程IC封装工艺包括以下几个主要步骤：1.芯片测试：在封装之前，需要对芯片进行测试，确保芯片的功能正常。
2.粘贴：在贴片封装中，IC芯片会被粘贴到PCB基板上，需要精确的定位和固定。
3.焊接：通过焊接技术将IC芯片和PCB基板连接起来，确保信号传输的可靠性。
4.封装：将IC芯片包裹在封装材料中，形成最终的封装芯片。
5.测试：封装完成后需要进行最终的测试，确保IC器件性能符合要求。
封装工艺发展趋势随着技术的不断进步，IC封装工艺也在不断发展，主要体现在以下几个方面：1.多功能集成：随着对IC器件功能和性能需求的提高，封装工艺需要支持更多的功能集成，如封装中集成无源器件或传感器等。
2.微型化：随着电子产品体积的不断缩小，IC封装工艺也在朝着微型化的方向发展，以满足小型化产品的需求。
3.高性能封装：为了提高IC器件的性能和可靠性，封装工艺需要支持更高频率、更高功率的IC器件。
综上所述，IC封装工艺在集成电路制造中扮演着重要的角色，通过不断的创新和发展，可以满足各类IC器件的需求，推动整个电子产业的不断进步。
IC工艺流程简介
IC工艺流程简介IC工艺流程简介 (1)工艺流程................................................................................................... 错误！未定义书签。
1) 表面清洗 (1)2) 初次氧化 (1)3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。
(2)4) 涂敷光刻胶 (4)5) 此处用干法氧化法将氮化硅去除 (7)6) 离子布植将硼离子(B+3) 透过SiO2膜注入衬底，形成P型阱 (8)7) 去除光刻胶，放高温炉中进行退火处理 (8)8)用热磷酸去除氮化硅层，掺杂磷(P+5) 离子，形成N型阱 (9)9) 退火处理，然后用HF去除SiO2层 (9)10) 干法氧化法生成一层SiO2层，然后LPCVD沉积一层氮化硅 (9)11) 利用光刻技术和离子刻蚀技术，保留下栅隔离层上面的氮化硅层 (10)12) 湿法氧化，生长未有氮化硅保护的SiO2层，形成PN之间的隔离区 (10)13) 热磷酸去除氮化硅，然后用HF溶液去除栅隔离层位置的SiO2，并重新生成品质更好的SiO2薄膜, 作为栅极氧化层。
(10)14) LPCVD 沉积多晶硅层，然后涂敷光阻进行光刻，以及等离子蚀刻技术，栅极结构，并氧化生成SiO2保护层。
(10)15) 表面涂敷光阻，去除P阱区的光阻，注入砷(As) 离子，形成NMOS的源漏极。
用同样的方法，在N阱区，注入B离子形成PMOS的源漏极。
(10)16) 利用PECVD 沉积一层无掺杂氧化层，保护元件，并进行退火处理。
(10)17) 沉积掺杂硼磷的氧化层 (10)18) 濺镀第一层金属 (10)19) 光刻技术定出VIA孔洞，沉积第二层金属，并刻蚀出连线结构。
然后，用PECVD法氧化层和氮化硅保护层。
IC基础知识及制造工艺流程
0.0008-cm（发射区）
第9页/共67页
2024/7/5
9
硅片主要技术指标
-晶向 (111)/(100) -掺杂类型／掺杂剂 P/N -电阻率 -直径／厚度 -平整度/弯曲度／翘曲度 -含氧量／含碳量 -缺陷（位错密度／层错密度） -表面颗粒
第10页/共67页
2024/7/5
10
目录
-最重要的半导体材料－硅 -构建集成电路的主要半导体器件 -关键的集成电路工艺制造技术 -集成电路技术发展趋势
第63页/共67页
2024/7/5
63
IC制造环境(3)
超纯化学药品
DRAM 64k 线宽(um) 3.0 试剂纯度 10pp
m 杂质颗粒 0.5u
颗粒含量 1000 （个／ ml) 金属杂质
256K 4M 2.0 1.0 5ppm 100pp
b
0.2u 0.1u
64M
0.5
80pp b 0.05u
等离子体 F*
扩散 吸附 反应
解吸附
第21页/共67页
2024/7/5
21
RIE刻蚀装置(Parallel Plate)
Gas
RF
2024/7/5
Pumping System
第22页/共67页
22
RIE刻蚀机 (AME8330)
第23页/共67页
2024/7/5
23
IC基础工艺(2)－刻蚀
被刻膜 SiO2 Si Al
第4页/共67页
2024/7/5
4
绝缘体／半导体／导体
－绝缘体 －半导体 －导体
电阻率=108-1018-cm 石英、玻璃、 塑料
电阻率=10-3-108-cm 锗、硅 、砷化镓 、磷化铟
半导体器件与工艺(11)
金属类型
硅化物的形成通常要求把难熔金属淀积在硅片上，接着进行高 温退火处理以形成硅化物。通常热退火步骤在一个多腔集成设备中 使用快速热退火（RTA）处理。硅化物不是阻挡层金属，在一些硅化 物中发现，硅迅速地扩散穿过硅化物。扩散发生在金属-硅化物-硅 系统的热处理过程中，硅扩散穿过硅化物进人到金属中，这降低了 系统的完整性。解决这个问题的方法是在硅化物和金属化层之间淀 积一层金属阻挡层。
金属类型
通常用作阻挡层的金属是具有高熔点的难熔金属。在芯片 制造业中，用于多层金属化的普通难熔金属有钛（Ti）、钨 （W）、钽（Ta）、钼（Mo等。用钛作为阻挡层的优点是增强 铝合金连线的附着、减小接触电阻、减小应力和控制电迁徙。 为了得到好的阻挡特性，在淀积之前，硅片在真空腔经历了清 除硅片上的自然氧化层和氧化物残留物等步骤（溅射刻蚀）。 钛钨（TiW）和氮化钛（TiN）也是两种普通的阻挡层金属 材料，它们禁止硅衬底和铝之间的扩散。TiN 具有作为钨和铝 间阻挡层金属的功能，然而TiN和硅之间的接触电阻较高。为 了解决这个问题，在TiN被淀积之前，一薄层钛被淀积，这层 Ti能与下层的材料（如硅）反应从而降低它的电阻。
金属类型
对于铜互连，钽、氮化钽和氮硅钽（TaSiN）都是阻挡层 金属的待选材料。这个扩散阻挡层必须很薄。当几何尺寸不 断缩小时，要求金属被淀积进具有高深宽比的通孔。研究表 明，Ta对铜来说有很好的阻挡和附着特性。如果用TaN，则通 过注入少量氮气或淀积钽氮化合物来获得。铜可通过高密度 等离子体CVD（HDPCVD）或者离子化了的金属等离子体物理气 相淀积生长。就钽而言，离子化了的金属等离子体PVD取得了 好的台阶覆盖。如果淀积进入具有高深宽比的间隙，那么 HDPCVD阻挡层淀积常被选择。
金属类型
ic名词解释
光刻三要素光刻三要素】光刻三要素：光刻胶、掩膜版和光刻机光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变正胶：分辨率高，在超大规模集成电路工艺中，一般只采用正胶负胶：分辨率差，适于加工线宽≥3微米的线条IC业界名词解释IC业界名词解释芯片我们通常所说的"芯片"是指集成电路,它是微电子技术的主要产品.所谓微电子是相对"强电"、"弱电"等概念而言,指它处理的电子信号极其微小.它是现代信息技术的基础,我们通常所接触的电子产品,包括通讯、电脑、智能化系统、自动控制、空间技术、电台、电视等等都是在微电子技术的基础上发展起来的.我国的信息通讯、电子终端设备产品这些年来有长足发展,但以加工装配、组装工艺、应用工程见长,产品的核心技术自主开发的较少,这里所说的"核心技术"主要就是微电子技术.就好像我们盖房子的水平已经不错了,但是,盖房子所用的砖瓦还不能生产.要命的是,"砖瓦"还很贵.一般来说,"芯片"成本最能影响整机的成本.微电子技术涉及的行业很多,包括化工、光电技术、半导体材料、精密设备制造、软件等,其中又以集成电路技术为核心,包括集成电路的设计、制造.集成电路(IC)常用基本概念有:晶圆,多指单晶硅圆片,由普通硅沙拉制提炼而成,是最常用的半导体材料,按其直径分为4英寸、5英寸、6英寸、8英寸等规格,近来发展出12英寸甚至更大规格.晶圆越大,同一圆片上可生产的IC就多,可降低成本;但要求材料技术和生产技术更高.前、后工序:IC制造过程中, 晶圆光刻的工艺(即所谓流片),被称为前工序,这是IC制造的最要害技术;晶圆流片后,其切割、封装等工序被称为后工序.光刻:IC生产的主要工艺手段,指用光技术在晶圆上刻蚀电路.线宽:4微米/1微米/0.6微未/0.35微米/035微米等,是指IC生产工艺可达到的最小导线宽度,是IC工艺先进水平的主要指标.线宽越小,集成度就高,在同一面积上就集成更多电路单元.封装:指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连接.存储器:专门用于保存数据信息的IC.逻辑电路:以二进制为原理的数字电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 积累电荷的硅片能吸引带电颗粒和中性 颗粒
•
静电释放(ESD)的防止
• 防静电的净化间材料 • 人员和设备接地 • 离子发射器－使空气电离－中和硅片上
静电荷
•
（三）工艺设计优化－试验 设计
•
试验设计
• 试验设计 DOE, Design of Experiments * 在诸多工艺参数中找出主要因素 * 用较少的工艺试验次数决定工艺条件 • Taguchi法
•
缺陷密度趋势图（例）
•
成品率和芯片面积（例）
•
（二）制造环境－沾污控制
•
沾污的类型
• 颗粒 • 金属杂质 • 有机物沾污 • 自然氧化层 • 静电释放
•
颗粒
• 悬浮在空气中的颗粒和黏附在硅片上的颗粒 • 颗粒能引起电路的开路和短路 • 可以接受的颗粒尺寸是必须小于最小器件特征
尺寸的一半 • 每步工艺引入到硅片的超过一定尺寸的颗粒数
1206 1233 1148
1793 1885 1736
•
spv
•
碱金属杂质沾污
• 形成氧化物中可动离子电荷，引起表面 漏电，开启电压变化
• 来源：石英器皿，人体，化学品，制造 工序
• 监控方法：CV+BT处理
•
氧化层沾污（可动电荷）监控
•氧化层 •陷阱
•Na＋ •＋ ＋ ＋
•可动离子电
荷
•K+
试1 L L 试2 L L 试3 L H 试4 L H 试5 H L 试6 H L 试7 H H 试8 H H
LL LH HL HH HL HH LL LH
L LL H HH L HH H LL H LH L HL H HL L LH
•
刻蚀试验的试验参数
变量
H级
L级
1
RF功率(w)
500
100
2
压力(mTorr) 50
•
前言
－质量目标
•产品指标符合客户（设计）要求 •参数一致性和重复性好 •成品率高 •可靠性高
•
前言－实现质量目标的措施
• 质量保证体系（ISO9000，ISO16949） 质量体系文件；人员培训；产品设计和 工艺开发的程序和评审；供应商评审和 进料检验；仪器计量；不合格品控制； 出厂检验；5S管理；内审制度
•
Etch rate (kA/min)
0.760 0.895 0.400 0.755 1.575 1.800 1.170 1.515
方差分析
• 试验偏差 • SS=[(H)- (L)]2/8 • 以因素1（射频功率）为例 • SSpower=(6.06-2.81)2/8＝1.32
•
数据分析例
变量
• Y=e-AD
• 也假设缺陷密度在硅片上和硅片间有变 化．适于预测VLSI和ULSI成品率
• Murphy/Seed组合模型
• Y=｛[(1-e-AD)/AD]2＋e-AD｝/2
•
缺陷尺寸和致命性
•2um •0.3um •Metal
•0.2um
•poly
• SiO2 •Sub
•500A
•100A
•
成品率
• 公司品牌产品 • Y=Y1*Y2*Y3 • Y1 (Line Yield)= 出片数/投入片数 • Y2 拣选测试合格率(Wafer Sort Yield) • =合格芯片数/总芯片数 • Y3 （封装合格率） • =封装合格数/合格芯片数
•
成品率趋势图（例）
•
成品率趋势图（例）
•
外延
厚度
外延
电阻率
隔离光刻 ADI.CD
隔离腐蚀 AEI.CD
基区光刻 AEI CD
基区推进 方阻
质量控制计划
参数范围
抽样
频率
控制方 行动计
法
划
8.0+/-0.5um 1p/lot SPC OCAP
1.7+/-0.2ohmcm 1p/lot SPC OCAP
4.0+/-0.4um 1p/lot SPEC NCR
影响成品率的因素
• 硅片直径 • 芯片尺寸 • 制造环境 • 工艺复杂性（光刻版数，工艺步数） • 特征尺寸 • 晶体缺陷 • 工艺成熟性
•
成品率模型－泊松模型
•
Y=e-AD
• A 芯片面积 D 缺陷密度
• 假设整个硅片的缺陷密度是均匀的，且硅 片之间完全相同
• 广义的缺陷包括材料缺陷，掩模版缺陷， 颗粒，各种沾污，工艺缺陷
• 平均值－标准差控制图(X--S)
•
SPC流程
• 确定关键工艺过程节点及其关键工艺参 数
• 采集工艺参数数据 • 工艺受控状态分析 • 控制图失控时，执行改进行动(OCAP)
•
控制图失控判据
• 1点超控制限 • 连续9点在目标值一侧 • 连续6点上升或下降 • 连续3点中有2点在2线以外 • 连续5点中有4点在1线以外 • 连续8点中无1点在1线以内
Y=Yi= e-ADii
• 不同层次缺陷的致命程度不一样，例如CMOS 工艺中，poly gate,contact,metal尺寸接近 光刻最小尺寸，小缺陷容易成为致命缺陷，这 些工艺步骤的成品率起主要作用。这些称关键 层。重点要控制关键层的缺陷
• 设备决定缺陷数量和大小分布，工艺和设计决 定缺陷的敏感度（积分核K）
•
Pinch电阻
•N Epi
•P base •
•Ｐ衬底
•
测埋层电阻和深磷电阻
•V2
•V
1
•RDN
•I1
•I2
•RBU •V1=I1(2RDN+RBU)
V2=I2(2RDN+2RBU)
4.9+/-0.5um 1p/lot SPEC NCR
4.6+/-0.5um/sq 1p/lot SPC OCAP
223+/-8ohm/sq 1p/lot SPC OCAP
•
基区刻蚀后CD控制图（例）
•
外延厚度控制图（例）
•
（七）PCM在质量控制 中的作用
•
•
•
•
•PCM图形
PCM图形
受控状态
光刻机 套准偏离 CD 腐蚀设备 腐蚀速率 CD 氧化扩散炉 氧化层厚度，Qss/Nion,颗粒 离子注入 方块电阻
• 设备必须定期进行维护保养(PM)
•
扩散炉温度稳定性
1175℃ 24hr T<1℃
•1175C, 24hr T<1℃
•
Boat in后温度变化
•Zone 1 ••ZZoOnNe E1! •进舟后温度稳定需15分钟
•
刻蚀试验的全因素试验
输入参数
1.RF功率(w)
2.压力(mTorr)
3.腔室温度(C) 4.CF4%
5.本底压力(Torr) 6.硅片数量
7.总气流量(slpm)
结果：刻蚀速率
全因素试验 每个参数（因子）取三个值 ，需做37即2187次试验
•
刻蚀试验的正交矩阵(OA)
因素 1 2 3 4 5 6 7
IC工艺技术11-IC制造中 的质量控制
2020年5月25日星期一
内容
前言 （一）成品率和成品率模型 （二）制造环境－沾污控制 （三）工艺优化和试验设计(DOE) （四）统计过程控制(SPC) （五）工艺设备状态的控制 (Off-line
QC) （六）产品工艺的控制 (On-line QC) （七）PCM在质量控制中的作用 （八）低合格率圆片原因分析统Fra bibliotek受控状态•
正态分布函数
•T=6
•TL
•TU
•-------
•99.73%
•-3
•X
•3
•
X 控制图
•UCL •X
•LCL
•
控制图
• 平均值－极差控制图(X--R) 平均值控制图的控制限计算 UCL=T+3 LCL=T-3 T:参数目标值 极差控制图的控制限计算 UCL=D4 R LCL=D3R R：极差平均值
•
缺陷的尺寸分布和致命性
• •1.
0 •0. 8 •0.6
Ｙ低
•0.4
•0.2
Ｙ高
•失效概率积分核
•K致(x命) 缺陷概率 •=Dsize(x)K(x)dx
•缺陷大小分布 Dsize(x)
•0.
•1.0
5 •缺陷大小
(uA)
•
•1.5
按层次细分的成品率模型
• 有时成品率公式细分为单个工艺步骤成品率的 乘积
(PWP)必须受控 • 颗粒检测：激光扫描硅片，检测颗粒散射的光
强及位置
•
金属杂质
• 重金属杂质 Fe,Ni,Cu,Cr,Ti,W
• 碱金属杂质 Na,K
•
重金属杂质沾污
• 重金属杂质具有深能级，它形成复合中 心．少数载流子寿命可反映沾污水平
• 重金属杂质引起击穿降低，漏电增加 • 重金属杂质来源
•PCM图形插在划片道内
•
PCM图形内容（双极）
• 晶体管 npn, pnp
• 二极管 • 电阻
基区电阻，发射区电阻，外延电阻，夹 断电阻，埋层电阻，隔离区电阻，深磷 电阻 • 电容
•
范德堡法测薄层电阻
•R=1/4[V12/I34+V23/I41+V34/I12+V41/I23] •Rs=(/ln2)FR
SS
1 功率
1.32.
2 压力
0.177
3 腔室温度 0.005