半导体专业词汇

合集下载

半导体mfg生产制造中常用的英文单词

半导体mfg生产制造中常用的英文单词

在半导体制造(Semiconductor Manufacturing)行业中,有许多专业术语和英文单词频繁出现,以下是一些常见的:1. Wafer - 晶圆,硅片2. Die - 芯片裸片3. Photolithography - 光刻技术4. Etching - 刻蚀5. Deposition - 沉积,包括物理气相沉积(PVD)、化学气相沉积(CVD)6. Ion Implantation - 离子注入7. Cleaning - 清洗8. Thermal Oxidation - 热氧化9. Diffusion - 扩散工艺10. Thin Film Transistor (TFT) - 薄膜晶体管11. Mask - 防护层、光罩12. Doping - 掺杂13. CMP (Chemical Mechanical Polishing) - 化学机械平坦化14. Sputtering - 溅射15. Bonding - 封装时的绑定过程16. Probe - 测试探针17. Final Test - 最终测试18. Packaging - 封装19. Silicon Wafer Fab - 晶圆厂20. Yield - 产出率,良率此外,还有许多与质量管理、设备维护、生产控制相关的词汇,例如:- Process Control - 工艺控制- Defect Inspection - 缺陷检测- Metrology - 测量科学- End-of-Line (EOL) Testing - 生产线末尾测试- Quality Assurance (QA) - 质量保证- Failure Analysis (FA) - 失效分析这些词汇共同构成了半导体制造行业的语言基础。

半导体专业词汇--汇总

半导体专业词汇--汇总

Lifting, peeling or flaking of the lead finish is rejectable excluding 0.2mm of the lead length from body. Any lead with dam bar step dimensions exceeding 0.1mm is rejectable. end plug (S) manager of XX department XX Electronics CO.Ltd X-ray yield X-ray X-ray inspection safety curtain safety stock safety glasses ammoniam water Press the emergency button. lot for lot lifted bond lifted wedge cavity plate,cavity block PPM (parts per million) Pareto chart plate mold semiconductor insufficient ball size off loader wrong orentation molding wrong orientation molding molding molding mold chase mold chase molding mismatch packing packing packing box packing defect criteria shipping box carrying cost carrying cost rate safety time holdup time shelf life scrap remark backside metal (Au/Ag) back side back marking chip package chips specific gravity specific gravity hydrometer closed loop MRP closing time bending side rail edge die reject die around slice edge side rail edge die Tape & Reel tape/real peel back force test braid flat cable,ribbon cable flat ball variation discoloration discolor(yellowish,blcken,water mark) discoloration/oxidation/lifting deformed

半导体专业词汇汇总

半导体专业词汇汇总

半导体专业词汇汇总
1. “晶圆”呀,这就像是半导体世界里的小舞台,所有的精彩都在这上面展开!比如,我们手机里的芯片就是在晶圆上制造出来的哦。

2. “晶体管”,那可是半导体的大功臣啊!就好像是电路里的小开关,控制着电流的通断呢。

你看电脑的运行不就靠它嘛!
3. “集成电路”简直太厉害啦!这不就是把好多好多的晶体管啥的都集成在一起嘛,就像一个超级团队一样!像我们家里的各种电器都有它的功劳呀。

4. “半导体材料”,这可是基础呀!没有它哪来的半导体器件呢?好比盖房子的砖头,没有砖头怎么能有坚固的房子呢?这半导体材料就类似于这样重要的存在啊。

5. “封装”,把芯片保护起来的重要一步呀!就如同给宝贝穿一件坚固的外衣,让它能更好地工作和发挥作用呢。

像我们平常看到的那些芯片,都是经过封装的哟。

6. “光刻”,哇,这可是个精细活呢!它就像是在晶圆上画画,得超级仔细才行。

这个步骤要是没做好,那后面可就都乱啦!
7. “掺杂”,这可是改变半导体性能的关键呀!就好像给它加点特别的调料,让它变得更独特和好用。

很多半导体器件的特性可都是靠掺杂来实现的呢!
8. “蚀刻”,把不需要的部分去掉,这就像是给半导体做一次精准的修剪。

有了它,才能让半导体呈现出我们想要的形状和功能呀!
总之,这些半导体专业词汇可都太重要啦,它们共同构建了半导体这个神奇的领域!。

半导体行业术语

半导体行业术语

半导体行业术语半导体行业术语是专门用于描述和解释半导体技术和相关概念的专业词汇。

在描述半导体行业的相关术语时,需要确保清晰度和准确性。

以下是一些常见的半导体行业术语及其解释:1.半导体:半导体是一种电子材料,具有介于导体和绝缘体之间的电导特性。

半导体材料通常可以控制电流的流动,是构成电子器件和集成电路的基本元件。

2.集成电路(IC):集成电路是一种由多个电子元件(如晶体管、电容、电阻等)以及连接器件(如导线、金属线等)组成的电路系统。

集成电路可用于执行各种计算、存储和处理任务。

3.晶体管:晶体管是一种半导体器件,可以放大和控制电流。

晶体管由三层材料组成,其中包括一个控制区域、一个输入区域和一个输出区域。

晶体管被广泛用于电子设备和电路中。

4.功耗:功耗是指半导体器件在正常运行时消耗的电能。

功耗通常以瓦特(W)为单位进行衡量,是半导体行业中一个重要的考虑因素。

5.时钟频率:时钟频率是计量半导体器件工作速度的指标,通常以赫兹(Hz)为单位。

时钟频率越高,半导体器件的数据处理和运行速度越快。

6.互连:互连是指将不同的半导体器件或电子组件连接在一起的过程。

互连通常使用导线、金属线、连接器等来完成。

7.工艺技术:工艺技术是指用于制造半导体器件和集成电路的特定技术过程。

包括一系列的步骤,如沉积、蚀刻、掩膜制备等,用于制造和构建电子器件。

8.掩膜:掩膜是一种用于制造半导体器件的模板。

掩膜通常是由光刻工艺制备的,可以在半导体材料上形成特定的图案和结构,用于制造电子器件的特定组件。

9.封装:封装是将半导体芯片和连接线封装在外壳中的过程。

封装有助于保护芯片和电路,并提供适当的物理连接和支持。

10.微纳加工技术:微纳加工技术是一种用于制造微小尺度结构和器件的技术。

在半导体行业中,微纳加工技术被广泛应用于制造芯片和集成电路,以及其他微小尺度的器件。

以上是一些常见的半导体行业术语及其解释。

了解和熟悉这些术语对于了解半导体技术和行业发展趋势非常重要。

半导体常用词汇汇总

半导体常用词汇汇总

1. accept‎a nce testin‎g (WAT: wafer accept‎a nce testin‎g)2. accept‎o r: 受主,如B,掺入Si中需‎要接受电子3. ACCESS‎:一个EDA(Engine‎e ring Data Analys‎i s)系统4. Acid:酸5. Active‎device‎:有源器件,如MOS FET(非线性,可以对信号放‎大)6. Align mark(key):对位标记7. Alloy:合金8. Alumin‎u m:铝9. Ammoni‎a:氨水10. Ammoni‎u m fluori‎d e:NH4F11. Ammoni‎u m hydrox‎i de:NH4OH12. Amorph‎o us silico‎n:α-Si,非晶硅(不是多晶硅)13. Analog‎:模拟的14. Angstr‎o m:A(1E-10m)埃15. Anisot‎r opic:各向异性(如POLY ETCH)16. AQL(Accept‎a nce Qualit‎y Level):接受质量标准‎,在一定采样下‎,可以95%置信度通过质‎量标准(不同于可靠性‎,可靠性要求一‎定时间后的失‎效率)17. ARC(Antire‎f lecti‎v e coatin‎g):抗反射层(用于META‎L等层的光刻‎)18. Antimo‎n y(Sb)锑19. Argon(Ar)氩20. Arseni‎c(As)砷21. Arseni‎c trioxi‎d e(As2O3)三氧化二砷22. Arsine‎(AsH3)23. Asher:去胶机24. Aspect‎ration‎:形貌比(ETCH中的‎深度、宽度比)25. Autodo‎p ing:自搀杂(外延时SUB‎的浓度高,导致有杂质蒸‎发到环境中后‎,又回掺到外延‎层)26. Back end:后段(CONTAC‎T以后、PCM测试前‎)27. Baseli‎n e:标准流程28. Benchm‎a rk:基准29. Bipola‎r:双极30. Boat:扩散用(石英)舟31. CD:(Critic‎a l Dimens‎i on)临界(关键)尺寸。

半导体常用词汇汇总

半导体常用词汇汇总

半导体常用词汇汇总1. 半导体 (semiconductor): 一种材料,具有介于导体和绝缘体之间的导电特性。

2. 硅 (silicon): 最常用的半导体材料之一,其化学符号为Si。

3. pn结 (pn junction): 由n型半导体和p型半导体结合而成的结构。

4. 栅极 (gate): 用于控制场效应晶体管(FET)的电流流动的电极。

5. 晶体管 (transistor): 一种用于放大和开关电信号的电子器件。

6. 集成电路 (integrated circuit): 由一系列电子器件(如晶体管、电容器等)组成的微小芯片。

7. 缺陷 (defect): 半导体中存在的材料缺陷,可以影响其性能。

8. 掺杂 (doping): 向半导体中引入杂质,以改变其电导率。

9. 导带 (conduction band): 半导体中的能带,其中电子可以自由移动。

10. 价带 (valence band): 半导体中的能带,其中电子处于较稳定的状态。

11. 能隙 (band gap): 价带和导带之间的能量差,决定了半导体的导电性质。

12. 内禀载流子 (intrinsic carrier): 在纯净半导体中由热激发产生的自由电子和空穴。

13. 唐氏理论 (Drift-Diffusion theory): 描述半导体中载流子扩散和漂移的物理模型。

14. 热噪声 (thermal noise): 由于温度引起的随机电信号。

15. 热扩散 (thermal diffusion): 载流子由高浓度区向低浓度区扩散的过程。

16. 绝缘体 (insulator): 电阻极高的材料,电流很难通过。

17. 金属 (metal): 电阻很低的材料,电流可以自由通过。

18. 肖克利效应 (Seebeck effect): 温差引起的电压差效应。

19. 过渡边沿 (rising edge): 信号从低电平向高电平变化的边缘。

半导体制造行业专业术语

半导体词汇‎1. a‎c cept‎a nce ‎t esti‎n g (W‎A T: w‎a fer ‎a ccep‎t ance‎test‎i ng) ‎2. a‎c cept‎o r: 受‎主,如B,‎掺入Si中‎需要接受电‎子3.‎ACCE‎S S:一个‎E DA(E‎n gine‎e ring‎Data‎Anal‎y sis)‎系统4‎. Aci‎d:酸‎5. Ac‎t ive ‎d evic‎e:有源器‎件,如MO‎S FET‎(非线性,‎可以对信号‎放大)‎6. Al‎i gn m‎a rk(k‎e y):对‎位标记‎7. Al‎l oy:合‎金8.‎Alum‎i num:‎铝9.‎Ammo‎n ia:氨‎水10‎. Amm‎o nium‎fluo‎r ide:‎N H4F ‎11. ‎A mmon‎i um h‎y drox‎i de:N‎H4OH ‎12. ‎A morp‎h ous ‎s ilic‎o n:α-‎S i,非晶‎硅(不是多‎晶硅)‎13. A‎n alog‎:模拟的‎14. ‎A ngst‎r om:A‎(1E-1‎0m)埃‎15. ‎A niso‎t ropi‎c:各向异‎性(如PO‎L Y ET‎C H)‎16. A‎Q L(Ac‎c epta‎n ce Q‎u alit‎y Lev‎e l):接‎受质量标准‎,在一定采‎样下,可以‎95%置信‎度通过质量‎标准(不同‎于可靠性,‎可靠性要求‎一定时间后‎的失效率)‎17.‎ARC(‎A ntir‎e flec‎t ive ‎c oati‎n g):抗‎反射层(用‎于META‎L等层的光‎刻)1‎8. An‎t imon‎y(Sb)‎锑19‎. Arg‎o n(Ar‎)氩2‎0. Ar‎s enic‎(As)砷‎21.‎Arse‎n ic t‎r ioxi‎d e(As‎2O3)三‎氧化二砷‎22. ‎A rsin‎e(AsH‎3)2‎3. As‎h er:去‎胶机2‎4. As‎p ect ‎r atio‎n:形貌比‎(ETCH‎中的深度、‎宽度比)‎25. ‎A utod‎o ping‎:自搀杂(‎外延时SU‎B的浓度高‎,导致有杂‎质蒸发到环‎境中后,又‎回掺到外延‎层)2‎6. Ba‎c k en‎d:后段(‎C ONTA‎C T以后、‎P CM测试‎前)2‎7. Ba‎s elin‎e:标准流‎程28‎. Ben‎c hmar‎k:基准‎29. ‎B ipol‎a r:双极‎30.‎Boat‎:扩散用(‎石英)舟‎31. ‎C D:(‎C riti‎c al D‎i mens‎i on)临‎界(关键)‎尺寸。

半导体专业词汇

1.acceptance testing (WAT: wafer acceptance testing)2.acceptor: 受主,如:8,掺入Si中需要接受电子3.ACCESS :一个EDA ( Engineering Data Analysis )系统4.Acid :酸5.Active device :有源器件,如MOS FET (非线性,能够对信号放大)6.Align mark(key):对位标志7.Alloy :合金8.Aluminum :铝9.Ammonia :氨水10.Ammonium fluoride : NH4F11.Ammonium hydroxide : NH4OH12.Amorphous silicon : a-Si,非晶硅(不是多晶硅)13.Analog :模拟的14.Angstrom : A ( 1E-10m )埃15.Anisotropic :各向异性(如POLY ETCH )16.AQL(Acceptance Quality Level):接受质量标准,在必定采样下,能够95%置信度经过质量标准(不一样于靠谱性,靠谱性要求一准时间后的无效率)17.ARC(Antireflective coating):抗反射层(用于METAL 等层的光刻)18.Antimony(Sb) 锑19.Argon(Ar) 氩20.Arsenic(As)砷21.Arsenic trioxide(As2O3) 三氧化二砷22.Arsine(AsH3)23.Asher :去胶机24.Aspect ration :容貌比(ETCH中的深度、宽度比)25.Autodoping :自夹杂(外延时SUB的浓度高,致使有杂质蒸发到环境中后,又回掺到外延层)26.Back end :后段(CONTACT 此后、PCM 测试前)27.Baseline :标准流程28.Benchmark :基准29.Bipolar :双极30.Boat :扩散用(石英)舟31.CD : (Critical Dimension )临界(重点)尺寸。

半导体专业英语词汇

半导体专业词汇1.a cceptance testing (WAT: wafer acceptance testing)2.a cceptor: 受主,如 B ,掺入 Si 中需要接受电子3.A CCESS :一个 EDA (Engineering Data Analysis )系统4.A cid :酸5.A ctive device :有源器件,如 MOS FET (非线性,可以对信号放大)6.A lign mark(key) :对位标记7.A lloy :合金8.A luminum :铝9.A mmonia :氨水10.A mmonium fluoride : NH4F11.A mmonium hydroxide : NH4OH12.A morphous silicon :α -Si ,非晶硅(不是多晶硅)13.A nalog :模拟的14.A ngstrom : A (1E-10m)埃15. Anisotropic :各向异性(如 POLY ETCH )16 . AQL(Acceptance Quality Level) :接受质量标准,在一定采样下,可以95%置信度通过质量标准(不同于可靠性,可靠性要求一定时间后的失效率)17 . ARC(Antireflective coating) :抗反射层(用于 METAL 等层的光刻)18.A ntimony(Sb) 锑19.A rgon(Ar) 氩20.A rsenic(As) 砷21.A rsenic trioxide(As2O3) 三氧化二砷22.A rsine(AsH3)23.A sher:去胶机24.A spect ration :形貌比( ETCH 中的深度、宽度比)25.A utodoping :自搀杂(外延时 SUB 的浓度高,导致有杂质蒸发到环境中后,又回掺到外延层)26.B ack end:后段( CONTACT 以后、 PCM 测试前)27.B aseline:标准流程28.B enchmark :基准29.B ipolar :双极30.B oat:扩散用(石英)舟31. CD :( Critical Dimension )临界(关键)尺寸。

半导体专业名词

tapeout 流片fabout 产出半导体英语词汇5. Active device:有源器件,如MOS FET(非线性,可以对信号放大)6. Align mark(key):对位标记8. Aluminum:铝9. Ammonia:氨水10. Ammonium fluoride:NH4F11. Ammonium hydroxide:NH4OH12. Amorphous silicon:α-Si,非晶硅(不是多晶硅)13. Analog:模拟的14. Angstrom:A(1E-10m)埃15. Anisotropic:各向异性(如POLY ETCH)16. AQL(Acceptance Quality Level):接受质量标准,在一定采样下,可以95%置信度通过质量标准(不同于可靠性,可靠性要求一定时间后的失效率)17. ARC(Antireflective coating):抗反射层(用于METAL等层的光刻)18. Antimony(Sb)锑19. Argon(Ar)氩20. Arsenic(As)砷21. Arsenic trioxide(As2O3)三氧化二砷22. Arsine(AsH3)23. Asher:去胶机24. Aspect ration:形貌比(ETCH中的深度、宽度比)25. Autodoping:自搀杂(外延时SUB的浓度高,导致有杂质蒸发到环境中后,又回掺到外延层)26. Back end:后段(CONTACT以后、PCM测试前)27. Baseline:标准流程28. Benchmark:基准32. Character window:特征窗口。

用文字或数字描述的包含工艺所有特性的一个方形区域。

36. CIM:computer-integrated manufacturing的缩写。

用计算机控制和监控制造工艺的一种综合方式。

37. Circuit design :电路设计。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

1 Active Area 主动区(工作区)主动晶体管(ACTIVE TRANSISTOR)被制造的区域即所谓的主动区(ACTIVE AREA)。

在标准之MOS制造过程中ACTIVE AREA是由一层氮化硅光罩即等接氮化硅蚀刻之后的局部场区氧化所形成的,而由于利用到局部场氧化之步骤,所以ACTIVE AREA会受到鸟嘴(BIRD’S BEAK)之影响而比原先之氮化硅光罩所定义的区域来的小,以长0.6UM之场区氧化而言,大概会有0.5UM之BIRD’S BEAK 存在,也就是说ACTIVE AREA比原在之氮化硅光罩所定义的区域小0.5UM。

2 ACTONE 丙酮1. 丙酮是有机溶剂的一种,分子式为CH3COCH3。

2. 性质为无色,具刺激性及薄荷臭味之液体。

3. 在FAB内之用途,主要在于黄光室内正光阻之清洗、擦拭。

4. 对神经中枢具中度麻醉性,对皮肤黏膜具轻微毒性,长期接触会引起皮肤炎,吸入过量之丙酮蒸汽会刺激鼻、眼结膜及咽喉黏膜,甚至引起头痛、恶心、呕吐、目眩、意识不明等。

5. 允许浓度1000PPM。

3 ADI 显影后检查1.定义:After Developing Inspection 之缩写2.目的:检查黄光室制程;光阻覆盖→对准→曝光→显影。

发现缺点后,如覆盖不良、显影不良…等即予修改,以维护产品良率、品质。

3.方法:利用目检、显微镜为之。

4 AEI 蚀刻后检查1. 定义:AEI即After Etching Inspection,在蚀刻制程光阻去除前及光阻去除后,分别对产品实施全检或抽样检查。

2.目的:2-1提高产品良率,避免不良品外流。

2-2达到品质的一致性和制程之重复性。

2-3显示制程能力之指针2-4阻止异常扩大,节省成本3.通常AEI检查出来之不良品,非必要时很少作修改,因为重去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加,生产成本增高,以及良率降低之缺点。

5 AIR SHOWER 空气洗尘室进入洁净室之前,需穿无尘衣,因在外面更衣室之故,无尘衣上沾着尘埃,故进洁净室之前,需经空气喷洗机将尘埃吹掉。

6 ALIGNMENT 对准 1. 定义:利用芯片上的对准键,一般用十字键和光罩上的对准键合对为之。

2. 目的:在IC的制造过程中,必须经过6~10次左右的对准、曝光来定义电路图案,对准就是要将层层图案精确地定义显像在芯片上面。

3. 方法:A.人眼对准B.用光、电组合代替人眼,即机械式对准。

7 ALLOY/SINTER 熔合Alloy之目的在使铝与硅基(Silicon Substrate)之接触有Ohmic特性,即电压与电流成线性关系。

Alloy也可降低接触的阻值。

8 AL/SI 铝/硅靶此为金属溅镀时所使用的一种金属合金材料利用Ar游离的离子,让其撞击此靶的表面,把Al/Si的原子撞击出来,而镀在芯片表面上,一般使用之组成为Al/Si (1%),将此当作组件与外界导线连接。

9 AL/SI/CU 铝/硅/铜金属溅镀时所使用的原料名称,通常是称为TARGET,其成分为0.5﹪铜,1﹪硅及98.5﹪铝,一般制程通常是使用99﹪铝1﹪硅,后来为了金属电荷迁移现象(ELEC TROMIGRATION)故渗加0.5﹪铜,以降低金属电荷迁移。

10 ALUMINUN 铝此为金属溅镀时所使用的一种金属材料,利用Ar游离的离子,让其撞击此种材料做成的靶表面,把Al的原子撞击出来,而镀在芯片表面上,将此当作组件与外界导线之连接。

11 ANGLE LAPPING 角度研磨Angle Lapping 的目的是为了测量Junction的深度,所作的芯片前处理,这种采用光线干涉测量的方法就称之Angle Lapping。

公式为Xj=λ/2 NF即Junction深度等于入射光波长的一半与干涉条纹数之乘积。

但渐渐的随着VLSI组件的缩小,准确度及精密度都无法因应。

如SRP(Spreading Resistance Prqbing)也是应用Angle Lapping的方法作前处理,采用的方法是以表面植入浓度与阻值的对应关系求出Junction的深度,精确度远超过入射光干涉法。

12 ANGSTRON 埃是一个长度单位,其大小为1公尺的百亿分之一,约为人的头发宽度之五十万分之一。

此单位常用于IC制程上,表示其层(如SiO2,Poly,SiN….)厚度时用。

13 APCVD(ATMOSPRESSURE)常压化学气相沉积APCVD为Atmosphere(大气),Pressure(压力),Chemical(化学),Vapor(气相)及Deposition(沉积)的缩写,也就是说,反应气体(如SiH4(g),B2H6(g),和O2(g))在常压下起化学反应而生成一层固态的生成物(如BPSG)于芯片上。

14 AS75 砷自然界元素之一;由33个质子,42个中子即75个电子所组成。

半导体工业用的砷离子(As+)可由AsH3气体分解得到。

砷是N-TYPE DOPANT 常用作N-场区、空乏区及S/D植入。

15 ASHING,STRIPPING 电浆光阻去除 1. 电浆预处理,系利用电浆方式(Plasma),将芯片表面之光阻加以去除。

2. 电浆光阻去除的原理,系利用氧气在电浆中所产生只自由基(Radical)与光阻(高分子的有机物)发生作用,产生挥发性的气体,再由帮浦抽走,达到光阻去除的目的。

3. 电浆光组的产生速率通常较酸液光阻去除为慢,但是若产品经过离子植入或电浆蚀刻后,表面之光阻或发生碳化或石墨化等化学作用,整个表面之光阻均已变质,若以硫酸吃光阻,无法将表面已变质之光阻加以去除,故均必须先以电浆光阻去除之方式来做。

16 ASSEMBLY 晶粒封装以树酯或陶瓷材料,将晶粒包在其中,以达到保护晶粒,隔绝环境污染的目的,而此一连串的加工过程,即称为晶粒封装(Assembly)。

封装的材料不同,其封装的作法亦不同,本公司几乎都是以树酯材料作晶粒的封装,制程包括:芯片切割→晶粒目检→晶粒上「架」(导线架,即Lead frame)→焊线→模压封装→稳定烘烤(使树酯物性稳定)→切框、弯脚成型→脚沾锡→盖印→完成。

以树酯为材料之IC,通常用于消费性产品,如计算机、计算器,而以陶瓷作封装材料之IC,属于高性赖度之组件,通常用于飞弹、火箭等较精密的产品上。

17 BACK GRINDING 晶背研磨利用研磨机将芯片背面磨薄以便测试包装,着重的是厚度均匀度及背面之干净度。

一般6吋芯片之厚度约20mil~30 mil左右,为了便于晶粒封装打线,故需将芯片厚度磨薄至10 mil ~15mil左右。

18 BAKE, SOFT BAKE,HARD BAKE 烘烤,软烤,预烤烘烤(Bake):在集成电路芯片上的制造过程中,将芯片至于稍高温(60℃~250℃)的烘箱内或热板上均可谓之烘烤,随其目的的不同,可区分微软烤(Soft bake)与预烤(Hard bake)。

软烤(Soft bake):其使用时机是在上完光阻后,主要目的是为了将光阻中的溶剂蒸发去除,并且可增加光阻与芯片之附着力。

预烤(Hard bake):又称为蚀刻前烘烤(pre-etch bake),主要目的为去除水气,增加光阻附着性,尤其在湿蚀刻(wet etching)更为重要,预烤不全长会造成过蚀刻。

19 BF2 二氟化硼·一种供做离子植入用之离子。

·BF2 +是由BF3 +气体晶灯丝加热分解成:B10、B11、F19、B10F2、B11F2 。

经Extract拉出及质谱磁场分析后而得到。

·是一种P-type 离子,通常用作VT植入(闸层)及S/D植入。

20 BOAT 晶舟Boat原意是单木舟,在半导体IC制造过程中,常需要用一种工具作芯片传送、清洗及加工,这种承载芯片的工具,我们称之为Boat。

一般Boat有两种材质,一是石英、另一是铁氟龙。

石英Boat用在温度较高(大于300℃)的场合。

而铁氟龙Boat则用在传送或酸处理的场合。

21 B.O.E 缓冲蚀刻液BOE是HF与NH4F依不同比例混合而成。

6:1 BOE蚀刻即表示HF:NH4F=1:6的成分混合而成。

HF为主要的蚀刻液,NH4F则作为缓冲剂使用。

利用NH4F固定〔H+〕的浓度,使之保持一定的蚀刻率。

HF会浸蚀玻璃及任何含硅石的物质,对皮肤有强烈的腐蚀性,不小心被溅到,应用大量水冲洗。

22 BONDING PAD 焊垫焊垫-晶利用以连接金线或铝线的金属层。

在晶粒封装(Assembly)的制程中,有一个步骤是作―焊线‖,即是用金线(塑料包装体)或铝线(陶瓷包装体)将晶粒的线路与包装体之各个接脚依焊线图(Bonding Diagram)连接在一起,如此一来,晶粒的功能才能有效地应用。

由于晶粒上的金属线路的宽度即间隙都非常窄小,(目前SIMC所致的产品约是微米左右的线宽或间隙),而用来连接用的金线或铝线其线径目前由于受到材料的延展性即对金属接线强度要求的限制,祇能做到 1.0~1.3mil (25.4~33j微米)左右,在此情况下,要把二、三十微米的金属线直接连接到金属线路间距只有3微米的晶粒上,一定会造成多条铝线的接桥,故晶粒上的铝路,在其末端皆设计成一个约4mil见方的金属层,此即为焊垫,以作为接线使用。

焊垫通常分布再晶粒之四个外围上(以粒封装时的焊线作业),其形状多为正方形,亦有人将第一焊线点作成圆形,以资辨识。

焊垫因为要作接线,其上得护层必须蚀刻掉,故可在焊垫上清楚地看到―开窗线‖。

而晶粒上有时亦可看到大块的金属层,位于晶粒内部而非四周,其上也看不到开窗线,是为电容。

23 BORON 硼自然元素之一。

由五个质子及六个中子所组成。

所以原子量是11。

另外有同位素,是由五个质子及五个中子所组成原子量是10(B10)。

自然界中这两种同位素之比例是4:1,可由磁场质谱分析中看出,是一种P-type的离子(B 11+),用来作场区、井区、VT及S/D植入。

24 BPSG 含硼及磷的硅化物BPSG乃介于Poly之上、Metal之下,可做为上下两层绝缘之用,加硼、磷主要目的在使回流后的Step较平缓,以防止Metal line溅镀上去后,造成断线。

25 BREAKDOWN VOLTAGE 崩溃电压反向P-N接面组件所加之电压为P接负而N接正,如为此种接法则当所加电压通在某个特定值以下时反向电流很小,而当所加电压值大于此特定值后,反向电流会急遽增加,此特定值也就是吾人所谓的崩溃电压(BREAKDOWN VOLTAGE)一般吾人所定义反向P+- N接面之反向电流为1UA时之电压为崩溃电压,在P+- N或N+-P之接回组件中崩溃电压,随着N(或者P)之浓度之增加而减小。

相关文档
最新文档