版图设计规范
版图设计规则
版图几何设计规则
版图几何设计规则可看作是对光刻掩 模版制备要求. 一般来讲,设计规则反映了性能和成 品率之间可能的最好的折衷.规则越保 守,能工作的电路就越多(即成品率越 高);然而,规则越富有进取性,则电路 性能改进的可能性也越大,这种改进可 能是以牺牲成品率为代价的.
版图几何设计规则
(1)微米规则 (2)λ规则
版图几何设计规则
大部分设计规则都可以归纳入以下描 述的四种规则之一. (1)最小宽度 (2)最小间距 (3)最小包围 (4)最小延伸
版图几何设计规则
设计规则(硅栅)举例:
0.6um 2p2m CMOS
0.6um 2p2m
版图几何设计规则-N阱
定义了P沟道器件的N阱尺寸,N型杂志注入该 区域形成N-well. N-well宽度 3.0 不同电势的N-well之间的距离-4.8 N-well中用于接触的N+与阱边沿的距离-0.4 N-well距阱外的N+的距离-4.0 N-well距阱外的P+的距离-0.4 N-well距阱内的P+的距离-1.8 距划线槽的距离8.0
版图几何设计规则-接触孔
0.6
0.6
0.4
0.6
0.7
0.4
0.6
0.4
版图几何设计规则
编号 1 2 描述 金属宽度 金属间距 尺寸 0.9 0.8 防止铝条接触 保证良好导电性
版图几何设计规则-金属1
metal1宽度:0.9 Metal1之间的距离:0.8 Metal1距接触孔的距离:0.3
版图几何设计规则-多晶硅
PMOS
NMOS
0.6
0.6
0.6
0.75
0.5
版图设计规则
精选ppt
12
设Байду номын сангаас规则
3、最小交叠(minOverlap) 交叠有两种形式： a)一几何图形内边界到另一图形的内边界长度(overlap)，
如图 (a) b)一几何图形外边界到另一图形的内边界长度(extension)，
如图 (b)
精选ppt
13
TSMC_0.35μm CMOS工艺版图 各层图形之间最小交叠
精选ppt
14
设计规则举例
Metal相关的设计规则列表
编号 描 述 尺 寸
5a 金属宽度 2.5
5b 金属间距 2.0
目的与作用
保证铝线的良好 电导
防止铝条联条
精选ppt
15
设计规则举例
精选ppt
16
tf文件(Technology File)和display.drf文件
这两个文件可由厂家提供，也可由设计人员根 据design rule自已编写。
•Sizing Commands（尺寸命令）
把整个图形扩展
扩展边沿
线扩精选展ppt
26
Layer Processing（层处理命令）
•Selection Commands（选择命令）
顶点
octagon
图形
精选ppt
27
Layer Processing（层处理命令）
(NM OMS/1P-MM5O(7S8防m止O穿h通m/注sq入) T）hickVTN/VtoPpN-m=eNta/l P(1C8hmaOnhnmel/sq)
Threshold Voltage Adjust
（NMOS阈值电压调节注入）
精选ppt
6
设计规则(design rule)
版图设计
2. 设计规则
违背设计规则带来的误差（1）
若两层掩膜未对准会产生问题，如金属塞图形与n+区未 对准会导致n+有源区与p型衬底之间发生短路
2. 设计规则
符合设计规则
违背设计规则带来的误差（2）
不符合设计规则 源、漏短路
符合设计规则
不符合设计规则 源、漏变窄
2. 设计规则
违背设计规则带来的误差（3） Nhomakorabea2. 设计规则
CMOS反相器版图设计
确定晶体管最小尺寸的设计规则
2. 设计规则
CMOS反相器版图设计
• P型MOS管必须放在n阱区。 MOS管必须放在n • PMOS的有源区、n阱和n＋区的最小重叠区决定n PMOS的有源区、n阱和n＋区的最小重叠区决定n • •
阱的最小尺寸。 n＋有源区同n阱间的最小间距决定了nMOS管和 ＋有源区同n阱间的最小间距决定了nMOS nMOS管和 pMOS管间的距离。 pMOS管间的距离。 通常，将nMOS管和pMOS管的多晶硅栅极对准， 通常，将nMOS管和pMOS管的多晶硅栅极对准， 这样可以由最小长度的多晶硅线条组成栅极连线。 在一般版图中要避免出现长的多晶硅连接的原因 在于多晶硅线条过高的寄生电阻和寄生电容会导 致明显的RC延时。 致明显的RC延时。
VLSI设计 VLSI设计
1、版图设计
• 版图设计入门 • 版图设计规则 • 基本工艺层版图 • 设计举例
1. 版图设计入门
版图设计的定义 版图（layout）：
版图是集成电路从设计走向制造的桥梁，它包含了集 成电路尺寸、各层拓扑定义等器件相关的物理信息数 据。 集成电路制造厂家根据这些数据来制造掩膜。
CMOS反相器中 决定nMOS和 pMOS管的间 距的设计规 则
大型展版设计规则
大型展版设计规则
大型展版设计规则主要包括以下几个方面：
1. 版面布局：版面布局要合理，以逻辑性为先，让展板看起来舒适简洁。
展示顺序一定要有逻辑，根据主题的清晰度和简略度来安排。
重心位置要放在展板上的中心点上，能够吸引更多人的目光。
2. 标题设计：标题要简洁明了，字体要大，有吸引力，易于吸引人的注意力。
副标题要突出展板的主题，不要太长，字体大小与标题相匹配。
3. 文字设计：文字要简明扼要，字体大小不宜过小，同时也要注意排版的规范性，尽量使各个方面的信息量均衡。
4. 插图设计：插图一定要与主题相关，形象生动，不要太小，同时避免太多干扰人眼。
5. 色彩搭配：色彩搭配要和谐统一，不要过于花哨，也不要过于单调。
可以使用色彩心理学来选择适合主题的颜色。
6. 展版材质：选择合适的材质可以让展板更耐用，更易于维护。
比如可以选择塑料板、玻璃板、木板等不同材质。
7. 灯光设计：灯光设计要合理，能够突出展品的特色和优势。
可以使用不同的灯光效果来营造氛围。
8. 版面尺寸：展板尺寸一定要经过精心考虑，不要太小，避免人看不清，同时也不能太大，造成视觉上的冲撞。
9. 版面留白：展板四周留边距，不要过于拥挤。
适当的留白可以让版面更加整洁，易于观看。
10. 统一性：整个展版的风格、色彩、字体等都要统一，避免给观众带来视觉上的混乱。
以上是大型展版设计规则的一些基本要素和注意事项，希望对你有所帮助。
版图设计
2．λ准则：用单一参数λ表示版图规则， 所有的几何尺寸都与λ成线性比例。
2. 设计规则
设计规则分类
最小宽度
最小间距 拓扑设计规则（绝对值）
最短露头
离周边最短距离
λ设计规则（相对值）
最小宽度w=mλ 最小间距s=nλ 最短露头t=lλ 离周边最短距离d=hλ
2. 设计规则 违背设计规则带来的误差（3）
符合设计规则
不符合设计规则 有源区接触不良
2. 设计规则 违背设计规则带来的误差（4）
接触孔下不得有多晶或有源区边缘
3. 基本工艺层版图
N阱
3. 基本工艺层版图
有源区
用于制作nFET和pFET 有源区（Active） 被场氧（FOX）所隔开
3. 基本工艺层版图
尺寸确定：确定晶体管尺寸（W、L）、互连尺 寸（连线宽度）以及晶体管与互连之间的相对 尺寸等
1. 版图设计入门 版图设计的目标
设计目标：
满足电路功能、性能指标、质量要求 尽可能节省面积，以提高集成度，降低成本 尽可能缩短连线，以减少复杂度，缩短延时、
改善可靠性
1. 版图设计入门 EDA工具的作用
有源区上多晶硅层（晶体管的栅极）的宽度通常取最 小宽度。
2. 设计规则
CMOS反相器版图设计
确定晶体管最小尺寸的设计规则
2. 设计规则
CMOS反相器版图设计
P型MOS管必须放在n阱区。
PMOS的有源区、n阱和n＋区的最小重叠区决定 n阱的最小尺寸。
n＋有源区同n阱间的最小间距决定了nMOS管和 pMOS管间的距离。
掩膜版图的最后一步是在金属中形成输出节点 VDD和GND接触孔间的局部互连。
eetop[1].cn_【版图设计的一般规则】
![eetop[1].cn_【版图设计的一般规则】](https://img.taocdn.com/s3/m/bb5233a1284ac850ad024290.png)
【版图设计的一般规则】版图设计总的原则是既要充分利用硅片面积，又要在工艺条件允许的限度内尽可能提高成品率．版图面积(包括压焊点在内)尽可能小而接近方形，以减少每个电路实际占有面积；生产实践表明，当芯片面积降低10%，则每个大圆片上的管芯成品率可以提高15％~25%。
下面讨论版图设计时所应遵循的一般原则。
①隔离区的数目尽可能少pn结隔离的隔离框面积约为管芯面积的三分之一，隔离区数目少，有利于减小芯片面积。
集电极电位相同的晶体管，可以放在同一隔离区。
二极管按晶体管原则处理。
全部电阻可以放在同一隔离区内，但隔离区不宜太大，否则会造成漏电大，耐压低。
为了走线方便，电阻也可以分别放在几个隔离区内。
各压焊块(地压焊块除外)都故在隔离区内，以防止压焊时压穿SiO2，造成与衬底短路，管芯外围也要进行大面积隔离扩散，以减少输入端箝位二极管的串联电阻。
②注意防止各种寄生效应隔离槽要接电路最负电位，电阻岛的外延层接最高电位。
这是保证pn隔离效果的必要条件，使pn隔离区结始终处于反偏置状态。
输入与输出端应尽可能远离，以防止发生不应有的影响。
电阻等发热元件要故在芯片中央。
使芯片温度分布均匀。
设计铝条时，希望铝条尽量短而宽。
铝条本身也要引入串连电阻，因此也需计算铝条引入的串联电阻对线路的影响。
铝条不能相交，在不可避免的交叉线时，可让一条或几条铝条通过多发射极管的发射极区间距或发射区与基区间距，也可从电阻上穿过，但不应跨过三次氧化层。
必须采用“磷桥”穿接时，要计算“磷桥”引入的附加电阻对电路特性的影响。
一般不允许“磷桥”加在地线上。
但是在设计IC时应尽可能避免使用扩散条穿接方式，因为扩散条不仅带来附加电阻和寄生电容，同时还占据一定面积。
在LSI中，当一层布线无法保证实现元件之间的必要联接时，普遍使用多层布线，如图所示。
铝条压焊点电极要有合理分布，应符合引出脚排列。
④保证元件的对称性参数要求相互一致的元件，应放在邻近的区域。
几何结构尽可能对称，不能只考虑走线方便而破坏对称性。
版图设计需要的知识点
版图设计需要的知识点在进行版图设计时，我们需要掌握一些基本的知识点，以确保设计出整洁美观、功能合理的版图。
以下是一些常用的版图设计知识点。
一、版图设计的基本原则1. 对齐原则：确保版面上的元素在水平和垂直方向上保持对齐，使版面看起来整齐有序。
2. 平衡原则：在版面上合理分布内容，避免让某些部分显得过于空旷或过于拥挤。
3. 留白原则：适当运用留白，使版面更加清晰和易读，也能凸显出重要信息。
4. 重点突出原则：通过字体、颜色、大小等手段，突出版面中的重点内容，引导读者关注。
二、版图设计的基本要素1. 标题：标题应该简洁明了，具有吸引力，能够准确传达信息。
2. 副标题：副标题可以补充主标题的内容，增加版面的丰富度。
3. 正文：正文的排版要求清晰易读，段落之间要有适当的间距，字体大小要一致，文字要有层次感。
4. 图片和插图：图片和插图的使用可以使版面更加生动有趣，但要注意与正文的配合，避免过于拥挤。
5. 表格和图表：表格和图表的使用可以清晰地展示数据，但要保持简洁明了，避免信息过多造成混乱。
6. 色彩和字体：选择合适的色彩和字体可以增加版面的美观度，但要注意搭配的和谐性和统一性。
三、版图设计的流程1. 确定需求：根据设计的目的，明确版图所要传达的信息和目标群体。
2. 规划布局：根据版图的内容和要求，合理规划版面，确定各部分的位置和大小比例。
3. 设计元素：根据布局确定的位置和大小比例，安排标题、副标题、正文、图片等元素的分布。
4. 调整细节：对版面的各个部分进行微调，使之更符合设计要求和审美标准。
5. 审核修改：对设计的版图进行审核，并根据需要进行适当修改，以确保版面的质量和可读性。
6. 最终呈现：将设计好的版图输出为相应的格式，准备用于印刷或网络发布。
四、版图设计的软件工具1. Adobe InDesign：广泛应用于版面设计，具有丰富的功能和灵活的排版方式。
2. Adobe Photoshop：用于图像处理和编辑，可用于调整图片大小、裁剪、色彩处理等。
版图设计规则
精选课件
14
设计规则举例
Metal相关的设计规则列表
编号 描 述 尺 寸
5a 金属宽度 2.5
5b 金属间距 2.0
目的与作用
保证铝线的良好 电导
防止铝条联条
精选课件
15
设计规则举例
精选课件
16
tf文件(Technology File)和display.drf文件
这两个文件可由厂家提供，也可由设计人员根 据design rule自已编写。
• 版图的设计有特定的规则，规则是集成
电路制造厂家根据自已的工艺特点而制定
的。因此，不同的工艺就有不同的设计规
则。设计者只有得到了厂家提供的规则以
后，才能开始设计。
精选课件
7
设计规则(design rule)
两种规则： (a) 以λ(lamda)为单位的设计规则—相对单位 (b) 以μm（micron)为单位的设计规则—绝对单位 如果一种工艺的特征尺寸为S μm,则λ=S/2 μm， 选用λ为单位的设计规则主要与MOS工艺的成比例 缩小有关。
设计规则主要包括各层的最小宽度、层与层之 间的最小间距、最小交叠等。ห้องสมุดไป่ตู้
精选课件
8
设计规则(design rule)
1、最小宽度(minWidth) 最小宽度指封闭几何图形的内边之间的距离
在利用DRC(设计规则检查)对版图进行几何规则检查时，对于宽度低 于规则中指定的最小宽度的几何图形，计算机将给出错误提示。
原始层
poly
diff
精选课件
23
Layer Processing（层处理命令）
•Relational Commands （关系命令）
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Q/AT 中国电子科技集团公司第十三研究所企业标准Q/AT 43016.×××-2005第十六专业部薄膜电路版图设计规范拟制：审核：批准：2005-9-6版中国电子科技集团公司第十三研究所批准目录•1.版图一般要求•2.版图元件要求•3.基片和组装材料选择•4.薄膜电阻最大允许电流•5. 版图和组装图审核要求•附录1 元器件降额准则（摘要）•附录2 版图和组装图审核表•附录3 组装图模版（AUTOCAD格式）薄膜电路版图设计规范版本：2005-9-61版图一般要求：1.1基片和掩模版尺寸1.3非标准尺寸基片：50mm×60mm。
图形阵列最大尺寸不应大于46mm×56mm。
采用非标准基片要与工艺负责人商量。
1.4划线框尺寸：微晶玻璃基片200um，陶瓷基片 300um。
1.5基片厚度进口瓷片厚度 0.38mm 0.25mm。
国产瓷片厚度0.4mm 0.5mm， 0.8mm，1.0mm。
需要其它厚度陶瓷基片时，要提前预订。
1.6单元基片最大尺寸（包括划线槽）必须同时满足以下两个要求:（1）单元基片的每个边（角）到管座台面对应边（角）的最小距离0.5mm，（D-C>1）（2）单元基片边长比管壳对应管柱中心距应小1.5mm以上（A-B >1.5）。
表2 TO-8系列管壳对应最大正方形基片尺寸1.7常规生产应采用铬版。
1.8有薄膜电阻的版，要制作三层版。
第1层负版。
金块图形。
第2层正版。
金块图形加上电阻图形。
第3层正版。
仍为金块图形。
1.9没有薄膜电阻的版，制作2块版。
第1层负版。
金块图形第2层正版。
仍为金块图形。
1.10带金属化通孔的版，制作2层版。
，第1层正版。
金块图形，包括孔焊盘。
第2层正版。
金块图形加上电阻图形。
1.10.1小孔的位置在正式的版图中不应画出，也不用标记。
可以在不制版的图层中标出。
1.10.2版图上应设计一个十字对位标记，用于孔化基片光刻对位，如下图所示。
1.11掩模版要有标识：在版图的空隙应加上版号或更新的编号。
比如，版号为741，一次改版时，标示为 741A。
旧版仍沿用旧的版号。
新版号由各研究室主任给出1个3位数版号，遇到旧版号跳过。
1.12标准薄膜电阻。
在电阻图形中，应包含一个较宽的正方形电阻，以便精确地测量方块电阻。
比如：200μm×200μm。
1.13方块电阻标准值微晶玻璃上方块电阻R□=100Ω；陶瓷基片上方块电阻R□=50Ω。
应当尽量使用标准方块电阻，特殊的要求与工艺负责人商量。
1.14负版增加对位图形。
负版精缩时应在的图形阵列对角外，多曝光6个单元图形，如图A所示。
负版直扫时应在的图形阵列对角外作“L”图形，条宽1mm，长度5mm。
如图B所示。
1.15采用新材料和新工艺（精细线条，通孔，安装孔，焊接或烧结等）时，制版前要与工艺室负责人商讨工艺途径。
2版图元件要求2.1金条宽度要求精确时（比如lange耦合器）。
2.1.1如果电镀版用负版正胶时，金条图形应减少6um。
2.1.2如果电镀版为正版负胶时，金条图形应减少4um。
2.1.3第2、3块版金条图形条宽按正常要求设计。
2.2电阻，电感，导线的条宽表3 条宽与间隔2.2.1特殊要求时，金条宽度可以成25um，间距25um。
2.2.2螺旋电感条宽推荐40-60um,间距40-60um。
2.2.3电阻条在拐弯处应用金块覆盖，以防电流分布不均匀，造成局部烧毁。
2.3电阻值设计2.3.1要用键合调阻时版图上的电阻值应比目标值大20%。
2.3.2要用激光调阻时版图上的电阻值应比目标值低20%。
2.3.3激光调阻后电阻条宽度仍要满足功率密度降额要求。
2.4激光调阻2.4.1光修调薄膜电路时，激光刻蚀的宽度为20～30um。
2.4.2版图设计时要留有调阻探针的电极，尺寸不小于300um×300um。
2.4.3多个电阻相连时不要形成环路，否则无法修调。
2.4.4修调以前要注明精度要求，比如±2%，±1%，±0.5%。
2.4.5有特殊要求的注明修调方式。
2.4.6可以在划片以前，对阵列图形修调，利于提高效率。
2.5 对焊盘的要求2.5.1相同类型的元件取向应尽量在相同方向，这样组装时不易出错。
2.5.2所有芯片边取向应与基片的边平行。
2.5.3用环氧胶粘接时，焊盘的边长应比芯片对应边长200um以上。
2.5.4用共熔焊贴片时，焊盘的边长应比芯片对应边长300um以上。
2.5.5焊盘尺寸应比片状元件的尺寸大200um以上。
2.5.6贴片焊盘边缘到相邻图形的间距，推荐200um以上，最小100um。
2.6 常用MINI管焊盘参考尺寸：SOT-143封装mini管（如415）：4电极外形尺寸2.6×2.63电极mini管外形尺寸（如R25）：2.6×3.062.7 常用的SMT元件尺寸和最小焊盘尺寸：2.8与键合有关的规定2.8.1键合点与贴装元件（如0805）边缘的距离应大于0.4mm。
2.8.2芯片边到基片上键合点的最小距离是0.3mm。
2.8.3键合点到管壳壁的最小距离是1.0mm。
2.8.4布线图上从点到点测量的线焊最大长度应小于2.5mm。
2.8.5键合丝尽量设计在X,Y方向上，尽量减少斜线。
2.8.6键合丝禁止跨过贴装元器件。
2.9 键合丝额定电流2.9.1金丝的熔断电流： 17.5um～0.3A，30um～0.6A，50um～1.4A。
额定电流: 25um～250mA。
2.9.2硅铝丝熔断电流： 25um～0.5A。
额定电流: 25um～200mA。
2.10通孔的要求2.10.1半孔，浅槽常被用来侧壁接地2.10.2共享通孔：如果电路空间不足，可以在两个电路间打共享通孔来接地。
划片后，留在电路里面的部分不小于150um。
.2.10.3孔尺寸的规定圆孔主要是接地。
方孔用来贴装某些元件或芯片，有利接地或散热。
2.10.4采用氧化铝陶瓷基片小孔金属化有利于提高电路组装效率，性能和可靠性。
多基片模块可以利用小孔金属化实现单基片模块（如“对瓣”VCO）。
基片孔中贴装元器件的情况也可采用通孔方式贴装在基片上表面。
3基片和组装材料选择表8 微晶玻璃基片与Al2O3陶瓷基片比较4薄膜电阻的最大电流按照GJB/Z 35-93 元器件降额准则，混合集成电路薄膜功率密度为6W/cm2。
注：电流单位（mA），方块电阻100Ω/□（1）上表的数据是孤立的电阻条实验结果。
没有考虑相邻电阻或大功率器件的热区叠加的影响。
实际设计时，必须考虑电阻的散热范围。
如果电阻附近（相当于基片厚度范围）有大功耗器件或电阻时，电阻的最大电流必须进一步降额设计。
（2）电阻条宽加倍，要保持同样结温,通过的电流并非加倍。
上表中微晶玻璃为例，在Ⅰ级降额时，100un条宽通过最大8mA电流，而500un条宽只能通过最大18mA电流。
条宽增加到5倍，电流仅增加到2.25倍。
（3）在高可靠电路设计时，电阻推荐使用Ⅰ级降额。
若电路功耗较大时,必须对样品进行结温和电阻温度测试.（4）采用氧化铝陶瓷基片上烧结的芯片结温明显低于微晶玻璃基片粘接芯片结温.。
以HE391为例，芯片和基片都采用烧结工艺，管芯功耗为0.9W时结温为125.2℃；若采用粘接工艺，结温达到146.9℃;若用微晶玻璃基片结温可达250℃以上。
大于1W的管芯应采用散热更好的材料作基片,比如氧化铍。
5版图和组装图的审核要求由于版图设计问题，常常造成基片制作和电路组装困难。
为此特作如下要求:5.1 版图画完后必须经过富有经验的工程师的认真审核,包括从电路到版图。
5.2 交付制版前，先画出组装图。
在征求装架组和键合组意见后，交工艺室负责人审核签字，方可制版。
5.3 组装图应包括：1)管壳的管柱和内部轮廓线;2)基片版图;3)所有要贴装的元器件;4)键合引线。
（注意元器件尺寸与版图尺寸成比例）5.4 组装图中版图部分应采用填充图。
1)薄膜电阻图形用青色填充;2)金块图形用黄色填充;3)元器件用黑色粗线框图;4)键合引线用黑色的弧线;5)键合引线在显示顺序中放在最前面。
5.5 把图纸模版复制到组装图旁边。
调整图纸模版大小以适应组装图。
然后将组装图移动到图纸模版内。
组装图应尽量大点。
5.6 按序号填写元器件表中内容，将表格多余部分删除。
打印时按“范围”打印。
5.7 图纸模版分为长方形模版和正方形模版两种供选用。
为AUTOCAD格式。
附录1 GJB/Z 35-93 元器件降额准则（摘要）表1. 不同应用的降额等级表6. 混合集成电路降额准则组成混合集成电路的器件均应按本标准有关规定实施降额。
混合集成电路基体上的互连线，注：1）直流，交流和瞬态电压或电流的最坏组合不大于降额后的极限值（包括感性负载）。
2）适用于MOSFET栅-源电压降额。
附录2. 混合电路版图和组装图设计评审表版图型号/名称：设计者：日期：请回答下列问题, “是”划“V ”,“否”划“×”, “不适用”划“0”。
1、 线条宽度要求非常精确吗？ ——2、 最小键合焊盘是100um ×100um 吗？ ——3、 全部线长都小于2.5mm 吗？ ——4、 从芯片的边到键合点的最小距离是0.3mm 吗？ ——5、 从键合点到管壳壁的距离>1.0mm 吗？ ——6、 片状元件到键合点的距离>0.4mm 吗？ ——7、 电路引出端焊盘与管壳引脚对准了吗? ——8、 有从芯片到芯片的线焊吗？ ——9、 有任何焊线跨过另一条键合线或另一芯片吗？ ——10、 有微调探针的金属化盘吗？ ——11、 有足够的微调面积使阻值达到标称值吗？ ——12、 电阻功耗符合降额要求吗？ ——13、 有较宽（200um 以上）的正方形测试电阻吗？ ——14、 贴装元件的下面有电路吗？ ——15、 全部方形芯片都在X-Y 轴方向上吗？ ——16、 全部环氧贴装的焊盘比芯片尺寸大200um 吗？ ——17、 烧结的焊盘比芯片尺寸大300um 吗？ ——18、 片状元件焊盘比元件长度大200um 吗？ ——19、 贴装焊盘边缘与相邻图形的距离大于200um 吗？ ——20、 孔化的版有孔对位标记吗? ——21、 考虑过烧结的基片太大会裂吗? ——22、图纸标识了“静电敏感”吗？ ——23、 可靠性考虑过吗？ ——附录3 组装图模版_________________________________________ 拟制：王合利日期：2005-9-7。